KR20010026786A - 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법 - Google Patents

수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법 Download PDF

Info

Publication number
KR20010026786A
KR20010026786A KR1019990038222A KR19990038222A KR20010026786A KR 20010026786 A KR20010026786 A KR 20010026786A KR 1019990038222 A KR1019990038222 A KR 1019990038222A KR 19990038222 A KR19990038222 A KR 19990038222A KR 20010026786 A KR20010026786 A KR 20010026786A
Authority
KR
South Korea
Prior art keywords
hydrogen plasma
crystallizing
amorphous
amorphous film
electric field
Prior art date
Application number
KR1019990038222A
Other languages
English (en)
Other versions
KR100413473B1 (ko
Inventor
장진
박성진
Original Assignee
장진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장진 filed Critical 장진
Priority to KR10-1999-0038222A priority Critical patent/KR100413473B1/ko
Publication of KR20010026786A publication Critical patent/KR20010026786A/ko
Application granted granted Critical
Publication of KR100413473B1 publication Critical patent/KR100413473B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming

Abstract

저온 다결정 실리콘은 형성온도가 낮아 제조단가가 낮고, 대면적화가 가능하다. 본 발명은 수소 플라즈마를 사용하여 니켈 등의 아주 얇은 전이금속층을 비정질 실리콘 박막 위에 형성시킨 후, 전계를 인가한 상태에서 열처리하여 비정질 실리콘을 다결정 실리콘으로 결정화시키는 방법에 관한 것으로, 상기 방법으로 제작된 다결정 실리콘 박막은 박막트랜지스터와 태양전지, 이미지 센서 등의 실리콘 반도체 소자 제작에 사용될 수 있다.

Description

수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법{Crystallization method for amorphous silicon using hydrogen plasma and electric field}
본 발명은 수소 플라즈마와 전기장을 이용하여 비정질막을 다결정 실리콘(polycrystalline silicon)으로 결정화시키는 방법에 관한 것이다. 본 발명의 목적은 수소 플라즈마와 전기장을 이용하여 비정질 실리콘 막의 결정화를 가속시키고, 결정화 온도를 낮추는 데에 있다. 또한 플라즈마의 밀도 및 노출시간, 노훌 시 기판온도 등을 조절하여 제작된 다결정질 실리콘 박막 표면과 내부에 존재하는 금속양을 최소화시키는데 있다.
저온 다결정 실리콘은 형성온도가 낮아 제조단가가 낮고, 대면적화가 가능하며, 성능 면에서 고온 다결정 실리콘과 대등하다. 이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상결정화(solid phase crystallization ; SPC), 레이저 결정화(laser crystallization) 등이 있다. 레이저를 이용한 결정화 방법은 400℃ 이하의 저온결정화가 가능하고 [Hiroyaki Kuriyama, et al., Jpn. J. Appl. Phys. 31, 4550 (1992)] 우수한 특성을 갖는 장점이 있으나, 결정화가 불균일하게 일어나고 고가의 장비와 낮은 생산성으로 인하여 대면적의 기판 위에 다결정 실리콘을 제작하는 경우에 어려움이 있다. 또한 고상결정화 방법은 저가의 장비를 사용하여 결정질 실리콘을 얻을 수 있으나, 결정화온도가 높고 결정화 시간이 길기 때문에 유리기판을 사용할 수 없다는 단점을 가지고 있다.
낮은 온도에서 비정질 실리콘을 결정화시키는 다른 방법으로는 금속유도 결정화법이 있다[M. S. Haque, et al., J. Appl. Phys. 79, 7529(1996)]. 금속유도 결정화 방법은 특정한 종류의 금속을 비정질 실리콘에 접촉하게 하여 비정질 실리콘의 결정화 온도를 낮추는 방법이다. 니켈에 의한 금속유도 결정화는 니켈 실리사이드의 마지막 상인 NiSi2가 결정화 핵[C. Hayzelden, et al., J. Appl. Phys. 73, 8279 (1993)]으로 작용하여 결정화를 촉진한다. 실제로 NiSi2는 실리콘과 같은 구조를 갖으며, 격자상수는 5.406Å으로 실리콘의 5.430Å과 매우 비슷하여, 비정질 실리콘의 결정화 핵으로 작용하여 ＜111＞ 방향으로 결정화를 촉진한다[C. Hayzelden, et, al, Appl. Phys. Lett. 60, 225 (1992)]. 비정질 실리콘의 결정화는 금속에 의해 촉진된다. 이러한 금속유도 결정화 방법은 금속이 포함된 비정질 실리콘 박막에 전기장을 인가할 경우 기존의 금속유도 결정화 방법에서 요구되는 어닐링 시간이 극적으로 짧아지고, 어닐링 온도도 대폭 낮아진다[Jin Jang, et al., Nature, Vol. 395, pp. 481-483 (1998)]. 일반적으로 금속유도 결정화 방법은 금속의 양에 영향을 받는데, 금속의 양이 증가함에 따라 결정화 온도도 낮아지는 경향이 있다.
최근 들어 금속을 사용하지 않고 비정질 실리콘 박막에 수소(H2) 플라즈마 처리를 하여 일반적인 고상결정화에 의한 방법보다 짧은 시간에 다결정 실리콘 박막으로 결정화하였다는 보고도 있다.[K. Pangal, et al., J. Appl. Phys. 85, 1900(1999)].
금속유도 결정화는 저온 결정화라는 장점에도 불구하고, 결정화를 위해서는 500℃ 이상에서 20시간 이상의 열처리 시간이 필요하다. 이를 양산에 적용하기에는 여전히 결정화온도가 높고, 20시간 이상 장시간의 열처리가 요구된다. 또한, 결정화에 사용된 금속이 결정화된 실리콘 박막내에 남아 있게 되어 금속에 의한 오염으로 실리콘 박막 본래의 특성이 변화한다는 단점을 가지고 있다. 따라서, 현재 사용되고 있는 반도체 소자에 응용하기 위해서는 금속유도 결정화된 실리콘 박막의 표면 근처에 잔류하는 금속의 양을 최소화시키고 결정화에 필요한 시간을 단축시키는 것이 매우 중요하다. 또한, 대면적 공정에 있어서 저가의 유리기판을 사용하기 위해서는 결정화 온도는 유리기판의 변형온도 보다 낮아질수록 좋다.
도 1 은 고정식 금속전극(12)을 이용 수소 플라즈마(11) 처리중인, 절연막(10) 위에 형성된 비정질 실리콘 박막(3).
도 2 는 수소 플라즈마 인가시 사용되는 여러 가지 모양의 고정식 금속 전극(12).
도 3 은 이동식 금속전극(12)을 이용 수소 플라즈마(11) 처리중인, 절연막(10) 위에 형성된 비정질 실리콘 박막(3).
도 4 는 절연막(10) 위에 형성된, 전이금속층(2)이 도포된 비정질 실리콘 박막(3)의 양단에 전계를 걸어주어 결정화시키는 방법
도 5 는 본 발명의 실시 예에 의해 절연막(10) 위에 제작된 다결정 실리콘 박막(6).
도 6 은 본 발명의 실시 예에 의해 절연막(10) 위에 제작된 다결정 실리콘 박막(6)의 라만 스펙트럼.
도 7 은 본 발명의 실시 예에 의해 절연막(10) 위에 제작된 다결정 실리콘 박막(6)의 전기전도도 특성
도 8 은 본 발명의 실시 예에 의해 절연막(10) 위에 제작된 다결정 실리콘 박막(6)의 투과전자현미경(transmission electron microscopy) 사진
도 9 는 본 발명의 실시 예에 의한 다결정 실리콘 박막을 이용해 제작한 박막트랜지스터의 전이(transfer) 특성
도 10 은 본 발명의 실시 예에 의한 다결정 실리콘 박막을 이용해 제작한 박막트랜지스터의 전이(transfer) 특성과 전계효과 이동도
* 도면의 주요 부분에 대한 부호의 설명
1 : 절연기판 2 : 전이금속층
3 : 비정질 실리콘 4 : 전극
5 : 전원 6 : 다결정 실리콘
7 : 바늘 모양의 결정립 10 : 절연막 (실리콘 산화막)
11 : 플라즈마 노출 12 : 플라즈마 형성 전극(금속봉/판)
상기와 같은 목적을 달성하기 위한 본 발명에 따른 다결정 실리콘의 특징은 수소(H2) 플라즈마와 전기장을 이용하여 저온에서 짧은 시간 내에 비정질막을 결정화하는데 있다.
유리등의 절연기판(1) 위에 비정질 실리콘 박막을 증착하고, 상기 반도체 층위에 수소(H2)가스를 사용하여 RF 또는 DC 플라즈마를 노출시킨 후, 전기장을 가해주면서 열처리하여 비정질 실리콘 박막을 결정화한다. 이 때, RF 또는 DC 플라즈마의 세기, 노출시간, 반응로 내부의 압력등을 조절하여 박막내의 금속량을 조절하게 된다. 결정화 속도를 증가시키기 위하여 DC 또는 AC 전압을 플라즈마 노출상태에서 가하거나, 플라즈마 노출이 종료된 후에 비정질 실리콘의 양단에 가해준다. 플라즈마에 의해 특정 금속만이 비정질 실리콘 층위에 도포하기 위하여, 반응로 내부에 금속봉 또는 금속판을 통해 플라즈마를 생성시킨다. 이 때 사용되는 금속물질로는 Au, Ag, Al, Sb, In 등의 귀금속과 Ni, Mo, Pd, Ti, Cu, Fe, Cr 등의 실리사이드를 형성하는 전이금속을 사용한다.
도 1 은 본 발명의 실시 예에 의해서 결정화되기 전 비정질 실리콘(3)에 수소 플라즈마(11) 처리를 하는 것을 나타낸다. 절연막(10) 위에 비정질 실리콘 박막이 형성되어 있고 상기의 비정질 실리콘(3) 위에 고정된 금속전극(12)으로부터 유도된 수소 플라즈마(11) 처리에 의해 얇은 전이금속층(2)이 형성되고 있다.
도 2 는 본 발명의 실시 예에 의해서 사용되어질 고정식 금속전극(12)의 여러 형태중 기본적인 것을 나타내고 있다. (a)는 금속봉 또는 튜브를 사각형 모양으로 감아 위에서 본 모양이고, (b)는 금속봉을 평행하게 구부린 것이다. (c)는 봉이나 튜브타입 대신, 금속판 자체를 전극으로 쓴 것이다. 이러한 고정식 금속전극의 경우 반응로 내부에 설치하는 것만으로 별다른 공정 없이 플라즈마 발생원과 금속층 도포라는 소기의 목적을 달성할 수 있다.
도 3 은 본 발명의 실시 예에 의해서 결정화되기 전 비정질 실리콘(3)에 수소 플라즈마(11) 처리를 하는 또 다른 방법을 나타낸다. 절연막(10)위에 비정질 실리콘 박막이 형성되어 있고 상기의 비정질 실리콘(3) 위에 금속전극(12)으로부터 유도된 수소 플라즈마(11) 처리에 의해 얇은 전이금속층(2)이 형성되고 있다. 금속전극을 기판의 한 쪽 끝에서부터 일정한 속도로 다른 쪽까지 주사(scanning)함으로써 박막 전체를 균일한 플라즈마에 노출시킬 수 있고, 동시에 균일한 금속층을 박막위로 도포할 수 있게 된다. 이 방법은 실제 공정에 있어서 대면적 기판을 결정화할 때 특히 용이할 것으로 생각된다.
도 4 는 본 발명의 실시 예에 의해서 절연막(10) 위에 형성된 비정질 실리콘 박막(3)을 결정화시키는 실험장치를 나타낸다. 도 1에서 설명된 비정질 실리콘 박막 위의 양단에 전극(4)을 접촉시키고 이들 전극 사이에 전압을 인가한 상태에서 450℃ 정도로 온도를 급속히 올린 후에 내리는 급속 열처리 방법을 사용하거나 또는 서서히 온도를 450℃ 정도까지 올린 후에 온도를 내린다. 이 때, 박막에 인가되는 전기장의 세기는 통상적으로 2V/cm 에서 350 V/cm 사이의 값을 갖는다.
도 5 는 본 발명의 실시 예에 의해서 절연막(10) 위에 400℃에서 결정화된 다결정 실리콘 박막(6)이다.
도 6 은 본 발명의 실시 예에 의해서 절연막(10) 위에 400℃에서 결정화된 다결정 실리콘 박막(6)의 라만 스펙트럼이다. 결정질에 의한 라만피크는 ∼ 520 cm-1부근의 TO(transverse optical) 포논모드(phonon mode)에 의한 날카로운 피크와 ∼500 cm-1부근의 미세 결정입자에 의한 넓은 피크가 나타나고 있다. 비정질 실리콘 상에 의하여 생기는 480 cm-1피크가 없다는 사실은 시료 내에, 남아 있는 비정질 실리콘이 없이 100% 결정화가 이루어졌음을 나타낸다.
도 7 은 본 발명의 실시 예에 의해서 절연막(10) 위에 400℃에서 결정화된 50 nm 두께의 다결정 실리콘 박막(6)의 전기적 특성을 나타낸다. (a)420℃, (b)380℃에서 결정화된 다결정 실리콘 박막의 전기전도도 활성화에너지는 각 각 0.44 eV, 0.55 eV 이고 호핑(hopping) 전도는 나타나고 있지 않으며, 활성화된 형태(activated form)를 나타낸다.
도 8 은 본 발명의 실시 예예 의해서 절연막(10) 위에 400℃에서 결정화된 다결정 실리콘 박막(6)의 투과 전자 현미경 (transmission electron microscopy)사진이다. 바늘모양으로 형성된 결정립(7)으로 박막이 구성되었음을 확인할 수 있고, 사진 영역의 전자회절무늬(SAD)로 비정질 실리콘 전체가 균일하게 결정화되었다는 것을 알 수 있다.
도 9 는 본 발명의 실시 예에 의해서 절연막(10) 위에 400℃에서 결정화된 두께 500Å 다결정 실리콘 (6)으로 제작한 박막 트랜지스터의 전이특성을 나타낸다.
도 10 은 본 발명의 실시 예에 의해서 절연막(10) 위에 400℃에서 결정화된 두께 500Å 다결정 실리콘 (6)으로 제작한 박막 트랜지스터의 전이특성으로 드레인 전압 0.1V에서 전계효과 이동도 102 cm2//Vs, 임계전압(Vth) -1.5V 의 특성을 나타내고 있다.
본 발명에 의하면 수소(H2) 플라즈마와 전기장을 이용하여, 결정화시간을 단축시키고, 낮은 온도에서 박막전체를 균일하게 결정화시킬 수 있다. 또한 다결정실리콘 표면 혹은 바닥에 존재하는 니켈량을 수소(H2) 플라즈마의 조건으로부터 조절할 수 있으며, 최소화시킬 수 있다. 따라서, 현재 사용되어 지고 있는 레이저 다결정 실리콘을 대신해서 박막트랜지스터 액정디스플레이(TFT-LCD), 태양전지에 필요한 다결정 실리콘으로 사용될 수 있고, 나아가서 저온에서 제작할 수 있다는 이점으로 인해 현재 사용되고 있는 고온 고상결정화에 의한 다결정 실리콘의 대체도 가능하다.

Claims (19)

  1. 기판 위에 형성된 비정질막을 결정화시키기 위하여 비정질막이 수소 플라즈마에 노출된 후에, 수소 플라즈마가 노출된 비정질막에 전계를 인가한 상태에서 열처리(annealing)하는 단계를 포함하는 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  2. 기판 위에 형성된 비정질막을 결정화시키기 위하여 비정질막에 수소 플라즈마를 노출시키는 단계와 수소 플라즈마에 노출된 비정질 막에 전계를 인가한 상태에서 어닐링하는 단계가 동시에 행하여지는 것을 포함하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  3. 제 1 항 내지 제 2 항에 있어서,
    비정질 막위에 부분적으로 수소플라즈마에 노출되는 것을 특징으로 하는 비정질 막을 결정화시키는 방법.
  4. 제 1 항, 제 2 항 내지 제 3 항에 있어서,
    기판 상부에 균일한 수소 플라즈마를 형성하기 위하여 사용되는 전극으로 니켈 봉 또는 니켈 튜브를 원형으로 감아 사용하는 것을 특징으로 하는 비정질 막을 결정화시키는 방법.
  5. 제 1 항, 제 2 항 내지 제 3 항에 있어서,
    전극으로 니켈 봉 또는 니켈 튜브를 사각형으로 감아 사용하는 것을 특징으로 하는 비정질 막을 결정화시키는 방법
  6. 제 1 항, 제 2 항 내지 제 3 항에 있어서,
    전극으로 사각형 또는 원형의 니켈판을 사용하는 것을 특징으로 하는 비정질 막을 결정화시키는 방법.
  7. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항 내지 제 6 항에 있어서,
    수소 플라즈마를 이동시켜 스캐닝(scanning)하는 단계를 포함하는 것을 특징으로 하는, 수소 플라즈마 노출에 의해 비정질 막을 결정화시키는 방법.
  8. 제 1 항, 제 2 항 내지 제 3 항에 있어서,
    전기장이 직류 전기장인 것을 특징으로 하는 비정질 막을 결정화시키는 방법.
  9. 제 1 항, 제 2 항 내지 제 3 항에 있어서,
    수소 플라즈마 형성시에 시간에 따라서 변화하는 전압을 인가하는 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  10. 제 1 항, 제 2 항 내지 제 3 항에 있어서,
    수소 플라즈마 형성시에 DC전압을 인가하는 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  11. 제 8 항 내지 제 9 항에 있어서,
    전기장의 세기가 1∼1,000 V/cm 인 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  12. 제 1 항, 제 2 항, 제 9 항 내지 제 11 항에 있어서,
    비정질 실리콘 양단에 전기장을 가하기 위한 전극이 금속인 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  13. 제 1 항, 제 2 항, 제 3 항 내지 제 7 항에 있어서,
    수소 플라즈마에 노출된 시간이 0.1초 부터 1,000초 인 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  14. 제 1 항, 제 2 항, 제 3 항 내지 제 7 항에 있어서,
    수소 플라즈마를 형성하기 위한 가스 압력이 0.5 mTorr에서 100 Torr 사이인 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  15. 제 1 항, 제 2 항 내지 제 3 항에 있어서,
    비정질막이 비정질 실리콘인 것을 특징으로 하는 비정질막을 결정화시키는 방법
  16. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항, 제 6 항 내지 제 7 항에 있어서,
    비정질막의 두께가 1,000Å 이하인 것을 특징으로 하는 비정질막을 결정화시키는 방법
  17. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항, 제 6 항, 제 7 항 내지 제 8 항에 있어서,
    수소플라즈마를 형성하기 위한 전극이 니켈(Ni) 혹은 니켈합금인 것을 특징으로 하는 비정질막을 결정화시키는 방법
  18. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항, 제 6 항, 제 7 항 내지 제 8 항에 있어서,
    수소 플라즈마 대신에 수소와 다른 가스(예 He, Ne, Ar, N2)와 혼합된 기체를 이용한 플라즈마를 비정질 물질 위에 노출시키는 것을 특징으로 하는 비정질 막을 결정화시키는 방법.
  19. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항, 제 6 항 내지 제 7 항에 있어서,
    결정화 온도가 350℃에서 500℃인 것을 특징으로 하는 비정질 실리콘을 결정화시키는 방법.
KR10-1999-0038222A 1999-09-08 1999-09-08 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법 KR100413473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0038222A KR100413473B1 (ko) 1999-09-08 1999-09-08 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0038222A KR100413473B1 (ko) 1999-09-08 1999-09-08 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법

Publications (2)

Publication Number Publication Date
KR20010026786A true KR20010026786A (ko) 2001-04-06
KR100413473B1 KR100413473B1 (ko) 2003-12-31

Family

ID=19610660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0038222A KR100413473B1 (ko) 1999-09-08 1999-09-08 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법

Country Status (1)

Country Link
KR (1) KR100413473B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662492B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
WO2009094578A2 (en) * 2008-01-24 2009-07-30 Applied Materials, Inc. Improved hit solar cell structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959754B1 (ko) * 2018-02-27 2019-03-19 한국과학기술원 비냉각형 적외선 센서용 감지막 형성방법과 그에 따라 형성된 비냉각형 적외선 센서용 감지막 및 비냉각형 적외선 센서 제조방법과 그에 따라 제조된 적외선 센서

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
KR100469503B1 (ko) * 1997-08-14 2005-05-27 엘지.필립스 엘시디 주식회사 비정질막을결정화하는방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662492B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
WO2009094578A2 (en) * 2008-01-24 2009-07-30 Applied Materials, Inc. Improved hit solar cell structure
WO2009094578A3 (en) * 2008-01-24 2009-10-15 Applied Materials, Inc. Improved hit solar cell structure

Also Published As

Publication number Publication date
KR100413473B1 (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
JP3586359B2 (ja) パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法
US6524662B2 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
KR100653263B1 (ko) 실리콘막의 결정화 방법
KR20030060403A (ko) 비정질 실리콘의 결정화 방법
US7390727B2 (en) Polycrystalline silicon film containing Ni
JP2007502025A (ja) シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜
KR100671824B1 (ko) 역 스태거드 박막 트랜지스터 제조 방법
JP2001094109A (ja) 半導体装置およびその製造方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
US20060286780A1 (en) Method for forming silicon thin-film on flexible metal substrate
US20020086469A1 (en) Method for fabricating polysilicon thin film transistor
JP4026009B2 (ja) 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
KR100480367B1 (ko) 비정질막을결정화하는방법
US6818059B2 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
KR100316270B1 (ko) 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
KR100469503B1 (ko) 비정질막을결정화하는방법
JP3392325B2 (ja) 液晶表示装置
KR100769201B1 (ko) 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자
US6451637B1 (en) Method of forming a polycrystalline silicon film
JP3090847B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JPH11102861A (ja) 多結晶シリコン薄膜の製造方法
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
KR100371096B1 (ko) 플라즈마와 전계를 이용한 비정질막의 결정화 장비 및 결정화방법
KR100650402B1 (ko) 실리콘 박막의 금속 불순물 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 16

EXPY Expiration of term