JP3392325B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3392325B2 JP3392325B2 JP23436897A JP23436897A JP3392325B2 JP 3392325 B2 JP3392325 B2 JP 3392325B2 JP 23436897 A JP23436897 A JP 23436897A JP 23436897 A JP23436897 A JP 23436897A JP 3392325 B2 JP3392325 B2 JP 3392325B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- silicon film
- liquid crystal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
関し、特に、絶縁表面を有する基板上に設けられた薄膜
トランジスタ等に用いられる半導体薄膜を用いたアクテ
ィブマトリクス型の液晶表示装置に関する。
高速で高解像度の密着型イメージセンサ、三次元IC等
の実現に向けて、ガラス等の絶縁基板上や絶縁膜上に高
性能な半導体素子を形成する試みがなされている。これ
らの装置に用いられる半導体素子には、ケイ素半導体薄
膜を用いるのが一般的である。上記ケイ素半導体薄膜と
しては、非晶質ケイ素半導体(a−Si)からなる薄膜と
結晶性を有するケイ素半導体からなる薄膜の2つに大別
される。
作製温度が低く、気相法で比較的容易に作製することが
可能で量産性に富むため、最も一般的に用いられてい
る。しかしながら、上記非晶質ケイ素半導体からなる薄
膜は、結晶性を有するケイ素半導体からなる薄膜に比べ
て導電性等の物性が劣るため、より高速な特性を得るた
めには、結晶性を有するケイ素半導体からなる薄膜の製
造方法の確立が強く求められている。なお、結晶性を有
するケイ素半導体としては、多結晶ケイ素、微結晶ケイ
素等が知られている。
製造方法としては、次の(1)〜(3)がある。
膜する方法。
熱エネルギーを加えることにより結晶性化する方法。
レーザー光等の強光のエネルギーにより結晶化する方
法。
晶化が進行するので、大粒径の結晶性ケイ素膜を得るこ
とが難しく、結晶粒径を大きくするには、ケイ素膜の厚
膜化が不可欠となる。しかしながら、例え厚膜化したと
しても、基本的には膜厚と同程度の結晶粒径しか得られ
ず、この(1)の方法により良好な結晶性を有するケイ素
膜を作製することは原理的にほとんど不可能である。
0℃以上の高温で数十時間にわたって加熱処理を行う必
要があるため、生産性に非常に乏しい。また、固相結晶
化現象を利用するため、結晶粒は基板面に平行に拡がり
数μmの粒径を有するものも現れるが、成長した結晶粒
同士がぶつかり合って粒界が形成され、その粒界がキャ
リアに対するトラップ準位として働き、薄膜トランジス
タの移動度を低下させる大きな原因となっている。さら
に、それぞれの結晶粒は双晶構造を示し、一つの結晶粒
内においても、いわゆる双晶欠陥と呼ばれる結晶欠陥が
多量に存在している。
ている。この(3)の方法では、溶融固化過程を利用して
結晶化するので、個々の結晶粒内の結晶性は非常に良好
である。また、照射光の波長を選ぶことで、アニールの
対象であるケイ素膜のみを効率的に加熱し、下層のガラ
ス基板等への熱的損傷を防ぐことができると共に、(2)
の方法のような長時間にわたる加熱処理が不要である。
また、製造に用いられる装置面でも、高出力のエキシマ
レーザーアニール装置等が開発され、大面積基板に対し
ても対応可能になりつつある。
薄膜を形成する方法が、特開平6−163588公報に
示されている。上記結晶性ケイ素薄膜を形成する方法で
は、結晶化された結晶性ケイ素膜に対して、研磨剤を用
いてその表面を研磨して、結晶性ケイ素膜表面の凹凸を
低減している。
れている結晶性ケイ素薄膜を形成する方法では、5×1
020atoms/cm3以下の低水素濃度の非晶質ケイ素膜を形
成した後、エキシマレーザーや連続発振Arレーザー等
のレーザー光を照射し、上記非晶質ケイ素膜を溶融固化
過程において結晶化している。
高性能な薄膜半導体装置を実現するためには、その活性
領域を構成するケイ素半導体薄膜の作製において、少な
くとも上記(3)の方法を用いざるをえない。ところが、
上記(3)の方法で得られる結晶性ケイ素膜では、その表
面ラフネスの大きさに大きな問題がある。すなわち、上
記(3)の方法では、非晶質ケイ素膜は、強光のエネルギ
ーにより、その融点1414℃以上まで瞬時に加熱さ
れ、数十nsec程度の冷却時間で室温付近まで冷却されて
固化する。このとき、あまりにも固化速度が速いので、
ケイ素膜は過冷却状態となり、一瞬にして固化される結
果、一般的に結晶粒径は100〜200nm程度と非常に
小さくなると共に、結晶粒がぶつかり合った点、すなわ
ち結晶粒界は山状に盛り上がる。この現象は、特に3つ
の結晶粒がぶつかり合った三極点で顕著となる。この結
晶成長に起因する山状の盛り上がりを以後「リッジ」と
呼ぶ。
結晶性ケイ素膜の表面状態の原子間力顕微鏡(AFM)像
を示している。図7において、X−Y方向のフルスケー
ルは1μmであり、Z方向のフルスケールは100nmで
ある。図7に示すように、結晶性ケイ素膜の表面には、
多くのリッジが存在する。このような結晶性ケイ素膜に
より、MOS型トランジスタ等の薄膜半導体装置の活性
領域を作製すると、結晶性ケイ素膜表面のリッジに電界
集中が起こるため、上層の絶縁膜の耐圧低下やリーク電
流の原因となる。したがって、薄膜半導体装置としての
信頼性が大きく低下し、実用に耐える薄膜半導体装置を
得ることは非常に困難である。
クス基板においては、液晶容量と並列に補助容量が設け
られているが、画素用薄膜トランジスタのチャネル部と
共にその補助容量の電極として、上記結晶性ケイ素膜を
用いた場合、そのリッジによる表面積率の変化のため、
容量は設計値からずれて、表示むらやフリッカ等の表示
不良を引き起こす原因となる。
び特開平7−38110号公報は、上記問題点に対して
の一つの解決策として提案されているが、実際にはこれ
らの技術を用いても上記問題点の解決にはならない。
の半導体薄膜の製造方法では、研磨剤により結晶性ケイ
素膜の表面凹凸を研磨しているが、上記結晶性ケイ素膜
は薄膜半導体装置の活性領域であり、MOSトランジス
タにおいてはその表面はチャネル面を構成するため、こ
の面に対してダメージを与えることは、好ましくない。
上記研磨工程においては、結晶性ケイ素膜表面はかなり
の研磨ダメージを受け、このようなケイ素膜を活性領域
を用い薄膜半導体装置を製造したとしても、高品質な半
導体薄膜およびそれを用いた高信頼性および高性能な薄
膜半導体装置は全く得られない。
体薄膜の製造方法は、薄膜トランジスタにおける電界効
果移動度の向上に注目したものであり、結晶性ケイ素膜
の表面ラフネス(リッジ)について考慮されたものではな
い。実際に、本出願人が特開平7−38110号公報に
従って薄膜トランジスタを作製し、評価を行ったとこ
ろ、その活性領域となる結晶性ケイ素膜表面のラフネス
は従来法に比べて大差なく、トランジスタ特性において
は、高信頼性と高性能は両立できず、トレードオフの関
係を示すことがわかっている。したがって、特開平7−
38110号公報の技術だけでは、この発明の目的とす
る高品質な半導体薄膜を用いた高信頼性を有する高性能
な液晶表示装置を得ることはできない。
を低減できる高品質な半導体薄膜を用いて、表示品位の
高い液晶表示装置を提供することにある。
より高解像度のアクティブマトリクス液晶表示装置、同
一基板上に液晶駆動用のドライバを作り込むドライバモ
ノリシック型アクティブマトリクス液晶表示装置を実現
することを目的とする。すなわち、この発明は、上述の
ようにレーザー光等の強光照射により得られる高品質な
半導体薄膜における従来の問題点を解決するものであ
る。具体的には、この発明は以下の特徴を有する。
を有する基板上に構成された画素電極を駆動する薄膜ト
ランジスタを有し、上記薄膜トランジスタに上記画素電
極による液晶容量と並列に補助容量が接続された液晶表
示装置において、上記薄膜トランジスタのチャネル領域
とその薄膜トランジスタに接続された上記補助容量を構
成する一方の電極は、膜中水素濃度が2×10 19 atoms
/cm 3 以下の非晶質または微結晶状態のケイ素膜にエネ
ルギービームを照射することによって平均結晶粒径25
0〜400nmに結晶化させたケイ素膜であり、かつ、上
記エネルギービーム照射後のケイ素膜表面の平均面粗さ
Raが5nm以下である半導体薄膜を用いて形成されてい
ることを特徴としている。
結晶化された結晶性ケイ素半導体薄膜において、上述の
問題点を解決することで、高性能な薄膜半導体装置や高
表示品位の液晶表示装置等様々な分野に応用される高品
質な結晶性ケイ素膜について研究した。その結果、つい
に、上記ケイ素膜表面のリッジによる問題点が解決で
き、目的とする高品質な結晶性ケイ素膜である半導体薄
膜およびそれを用いた高信頼性で高性能な薄膜半導体装
置を実現できることがわかった。
ム照射後におけるケイ素膜の表面ラフネスすなわちリッ
ジの大きさは、エネルギービーム照射前のケイ素膜(出
発膜)の水素濃度に大きく左右され、水素含有量が多い
ほど表面ラフネスも大きくなった。これだけなら、一般
的にも考えられていることであるが、さらに膜中の水素
濃度が極めて低くなったときに、全く考えられなかった
ような表面ラフネスの減少傾向を示すことがわかった。
ギービームに波長308nmのXeClエキシマレーザーを
用いた場合のレーザー光の照射エネルギー密度に対する
結晶化後のケイ素膜表面の平均面粗さRaの変化を示し
ている。なお、図1の横軸は結晶化のときにケイ素膜に
照射されるレーザーの照射エネルギー密度を表し、縦軸
はレーザー照射後のケイ素膜表面の平均面粗さRaを表
している。
られている非晶質ケイ素膜は、一般的にプラズマCVD
法により基板上に堆積させたものであり、膜中水素濃度
は1×1022atoms/cm3程度と非常に高濃度である。こ
のような膜にレーザー光を照射すると、その照射エネル
ギー密度に対する結晶化後のケイ素膜表面の平均面粗さ
Raは、照射エネルギー密度に対して図1のAで表され
るような関係を示している。すなわち、ある照射エネル
ギー密度aより急激に表面ラフネスが大きくなり、それ
以上の照射エネルギー密度では膜自身が飛散する。この
原因としては、結晶化工程におけるリッジの発生に加え
て、膜中水素の突沸が考えられる。
られた非晶質ケイ素膜に対して、450℃程度の熱処理
を行って、脱水素化してからレーザー光照射を行うのが
望ましい。上記熱処理後に得られたa−Si膜の膜中水
素濃度は、5×1020atoms/cm3程度である。この膜に
レーザー光を照射したとき、その照射エネルギー密度に
対するケイ素膜表面の平均面粗さRaは、図1のBのよ
うな関係を示している。すなわち、急激に表面ラフネス
が大きくなる点が、照射エネルギー密度bで示されるよ
うに、照射エネルギー密度のより高い側にシフトし、結
果としてAに比べて、より高い照射エネルギー密度でレ
ーザー光照射が行えるようになる。
以下のケイ素膜を出発膜としてレーザー照射した場合
が、図1におけるCである。上記Bに比べ、急激なケイ
素膜表面ラフネスの増大が全く見られないことがわか
る。明らかに、BからCへの過程で大きな変化が生じて
いることが予想される。
がb以上の大きさとなる点(具体的には照射エネルギー
密度350mJ/cm2)において、出発膜の膜中水素濃度
と、レーザー照射後のケイ素膜表面の平均面粗さRaと
の関係を示している。なお、図2の横軸は出発膜の膜中
水素濃度、縦軸はレーザー照射後のケイ素膜表面の平均
面粗さRaを表している。
素濃度が減少するに従って、レーザー照射後の表面ラフ
ネスも減少するが、膜中水素濃度が1×1020atoms/c
m3より小さくなったときに、表面ラフネスを表す平均面
粗さRaが急激に減少し、さらに、膜中水素濃度が2×
1019atoms/cm3以下では、平均面粗さRaが飽和して
安定している。
1019atoms/cm3以下とすることで、レーザー照射後の
ケイ素膜において、劇的に表面ラフネスが低減できる。
これにより、レーザー照射工程における処理マージンが
拡大すると共に、結晶化後のケイ素膜において膜質の均
一性が向上する。さらに当然のことながら、表面ラフネ
スが低減でき、半導体素子における信頼性低下を防ぐこ
とができ、また、結晶化のためのエネルギーを大きくす
ることができるため、より高品質な結晶性を有するケイ
素膜が得られ、それを利用してより高性能な薄膜半導体
装置を実現することが可能となる。
以下とすることで、図1のCに見られるようにエネルギ
ービーム照射時の照射エネルギー密度に依存せず、ケイ
素膜の表面ラフネスを一定値以下に抑えることができ
る。
薄膜トランジスタにこの半導体薄膜を用いた場合では、
活性領域表面(チャネル面)の平均面粗さRaが5nmを境
として、それ以上の値となった場合には、急激な素子の
信頼性低下(例えばゲート絶縁膜を介したりーク電流増
大等)が生じる。しかしながら、活性領域であるケイ素
膜の結晶性が向上するにつれて、素子性能が向上するた
め、従来法においては、ケイ素膜表面の平均面粗さRa
が5nm程度となるようにしていた。これでは、ケイ素膜
の結晶性を、ある程度以上に向上することはできず、ま
た、ケイ素膜表面の平均面粗さRaを5nm程度となるよ
うにしても、エネルギービーム照射工程におけるばらつ
きのため、局所的にケイ素膜表面の平均面粗さRaが大
きくなる領域が存在し、そこに形成された薄膜トランジ
スタは、信頼性が他の薄膜トランジスタに比べて劣って
いる。この発明の半導体薄膜では、例えエネルギービー
ム照射工程において照射エネルギーがばらついても、ケ
イ素膜表面の平均面粗さRaを5nmにするので、全ての
半導体素子において同様の高い信頼性が得られると共
に、表面ラフネスにかかわらず、ケイ素膜の結晶化エネ
ルギーを最適化できるため、所望の高品質な結晶性ケイ
素膜である半導体薄膜およびそれを用いた高性能な薄膜
半導体装置を得ることができる。
ス基板では、ゲートパルス信号がオフされたときに発生
する画素電極部における電圧降下現象を緩和するため、
液晶画素容量と並列に補助容量を設けている。この補助
容量が大きいほど上記電圧降 下を小さくできるため、ま
た、製造プロセス簡略の面からも、薄膜トランジスタの
ゲート絶縁膜と同一層により構成するのが最も望まし
い。しかしながら、上記補助容量のばらつきは、画面上
にフリッカ等の表示むらを引き起こす原因となる。従来
のエネルギービーム照射により得られる結晶性ケイ素膜
を用い補助容量電極を作製した場合には、リッジによる
表面ラフネスのため補助容量がばらつき、良好な表示品
位の液晶表示装置を得ることは難しかった。これに対し
て、上記液晶表示用のアクティブマトリクス基板におい
て、上記半導体薄膜を用いて、画素用薄膜トランジスタ
のチャネル領域に加え、液晶画素容量と並列に接続され
た補助容量の一方の電極を構成することによって、表面
ラフネスの絶対値およびばらつきが大きく低減されるた
め、補助容量のばらつきを抑え、表示むらのない表示品
位の高い液晶表示装置が得られる。したがって、基板上
に複数の薄膜トランジスタが配置された液晶表示装置に
おいて、上記半導体薄膜を用いることによってさらにこ
の発明の効果が発揮できる。
面を有する基板上に構成された画素電極を駆動する薄膜
トランジスタを有し、上記薄膜トランジスタに上記画素
電極による液晶容量と並列に補助容量が接続された液晶
表示装置において、上記薄膜トランジスタのチャネル領
域とその薄膜トランジスタに接続された上記補助容量を
構成する一方の電極は、膜中水素濃度が2×10 19 atom
s/cm 3 以下の非晶質または微結晶状態のケイ素膜にエネ
ルギービームを照射することによって平均結晶粒径25
0〜400nmに結晶化させたケイ素膜であって、上記エ
ネルギービーム照射後のケイ素膜表面の平均面粗さRa
が5nm以下である半導体薄膜を用いて形成され、上記ケ
イ素膜表面の平均面粗さRaは、原子間力顕微鏡によっ
て10μm□以下の測定エリアに対して測定された値で
あることを特徴としている。
記半導体薄膜を用いて、画素用薄膜トランジスタのチャ
ネル領域に加え、液晶画素容量と並列に接続された補助
容量の一方の電極を構成することによって、表面ラフネ
スの絶対値およびばらつきが大きく低減されるため、補
助容量のばらつきを抑え、表示むらのない表示品位の 高
い液晶表示装置が得られる。したがって、基板上に複数
の薄膜トランジスタが配置された液晶表示装置におい
て、上記半導体薄膜を用いることによってさらにこの発
明の効果が発揮できる。また、上記ケイ素膜表面の平均
面粗さRaとは、基準面(指定面の高さの平均値となるフ
ラット面)から指定面までの偏差の絶対値を平均した値
であり、 Ra=1/S0∫∫|F(X,Y)−Z0|dXdY で表される。なお、S0は基準面の面積、Z0は基準面の
高さ、F(X,Y)は座標(X,Y)における指定面の高さ
を表している。この発明の半導体薄膜において定義され
る平均面粗さRaが、原子間力顕微鏡(AFM)で10μm
□以下の測定エリアに対して測定された値であれば、サ
ブnmオーダーまでの測定信頼性があり、この発明の主旨
を損なうことはない。
面を有する基板上に構成された画素電極を駆動する薄膜
トランジスタを有し、上記薄膜トランジスタに上記画素
電極による液晶容量と並列に補助容量が接続された液晶
表示装置において、上記薄膜トランジスタのチャネル領
域とその薄膜トランジスタに接続された上記補助容量を
構成する一方の電極は、膜中水素濃度が2×10 19 atom
s/cm 3 以下の非晶質または微結晶状態のケイ素膜にエネ
ルギービームを照射することによって平均結晶粒径25
0〜400nmに結晶化させたケイ素膜であって、上記エ
ネルギービーム照射後のケイ素膜表面の平均面粗さRa
が5nm以下である半導体薄膜を用いて形成され、上記非
晶質または微結晶状態のケイ素膜の厚さが20nmから6
0nmの範囲内であることを特徴としている。
記半導体薄膜を用いて、画素用薄膜トランジスタのチャ
ネル領域に加え、液晶画素容量と並列に接続された補助
容量の一方の電極を構成することによって、表面ラフネ
スの絶対値およびばらつきが大きく低減されるため、補
助容量のばらつきを抑え、表示むらのない表示品位の高
い液晶表示装置が得られる。したがって、基板上に複数
の薄膜トランジスタが配置された液晶表示装置におい
て、上記半導体薄膜を用いることによってさらに この発
明の効果が発揮できる。また、厚さ60nm以下にケイ素
膜を薄膜化することによって、レーザー光等のエネルギ
ービームを照射し、溶融固化過程で結晶化するときに、
ケイ素膜全体(表面から下層界面にわたって)が均一に溶
融し、結晶粒が大きく成長すると共に、結晶粒径のばら
つきも小さく抑えることができる。さらに、上記ケイ素
膜を60nm以下に薄膜化することによって、上述のよう
にエネルギービーム照射後に得られる結晶性ケイ素膜表
面の平均面粗さRaを、その照射エネルギーによらず、
5nm以下に抑えることが可能となる。しかし、上記非晶
質または微結晶状態のケイ素膜の厚さが20nm以下にな
ると、エネルギービームの照射エネルギーが低い領域で
も、ケイ素膜の膜飛びや膜剥がれが発生するようにな
り、半導体薄膜として用いるのは困難となる。
体薄膜の製造方法としては、膜中水素濃度が2×1019
atoms/cm3以下の非晶質または微結晶状態のケイ素膜を
堆積する工程と、上記ケイ素膜に対してエネルギービー
ムを照射することによって、上記ケイ素膜を結晶化さ
せ、その表面の平均面粗さRaを5nm以下にする工程と
を有することが望ましい。
膜の膜中水素濃度を2×1019atoms/cm3以下とするこ
とで、エネルギービーム照射後のケイ素膜において、劇
的に表面ラフネスが低減できる。これにより、エネルギ
ービーム照射工程における処理マージンが拡大すると共
に、結晶化後のケイ素膜において膜質の均一性が向上す
る。さらに当然のことながら、表面ラフネスが低減で
き、半導体素子における信頼性低下を防ぐことができる
と共に、結晶化のためのエネルギーを大きくすることが
できるため、より高品質な結晶性ケイ素膜が得られ、そ
れを利用してより高性能な薄膜半導体装置を実現するこ
とが可能となる。
以下とすることで、エネルギービーム照射時の照射エネ
ルギーに依存せず、ケイ素膜の表面ラフネスを一定値以
下に抑えることができる。
薄膜トランジスタにこの半導体薄膜を用いた場合では、
活性領域表面(チャネル面)の平均面粗さRaが5nmを境
として、それ以上の値となった場合には、急激な素子の
信頼性低下(例えばゲート絶縁膜を介したりーク電流増
大等)が生じる。しかしながら、活性領域であるケイ素
膜の結晶性が向上するにつれて、素子性能が向上するた
め、従来法においては、ケイ素膜表面の平均面粗さRa
が5nm程度となるようにしていた。これでは、ケイ素膜
の結晶性を、ある程度以上に向上することはできず、ま
た、ケイ素膜表面の平均面粗さRaを5nm程度となるよ
うにしても、エネルギービーム照射工程におけるばらつ
きのため、局所的にケイ素膜表面の平均面粗さRaが大
きくなる領域が存在し、そこに形成された薄膜トランジ
スタは、信頼性が他の薄膜トランジスタに比べて劣って
いる。この発明の半導体薄膜では、例えエネルギービー
ム照射工程において照射エネルギーがばらついても、ケ
イ素膜表面の平均面粗さRaを5nmにするので、全ての
半導体素子において同様の高い信頼性が得られると共
に、表面ラフネスにかかわらず、ケイ素膜の結晶化エネ
ルギーを最適化できるため、所望の高品質な結晶性ケイ
素膜である半導体薄膜およびそれを用いた高性能な薄膜
半導体装置を得ることができる。
て、上記非晶質または微結晶状態のケイ素膜を結晶化す
るためのエネルギービームは、波長500nm以下のレー
ザー光とするのが望ましい。
水素濃度が所定値の非晶質または微結晶状態のケイ素膜
を絶縁性基板等に堆積し、その後にエネルギービームを
照射して結晶化させるとき、上記非晶質または微結晶状
態のケイ素膜を結晶化するためのエネルギービームに波
長500nm以下のレーザー光を用いる。そうすると、上
記波長500nm以下のレーザー光は、ケイ素膜に対する
吸収係数が極めて高いため、絶縁性基板に熱的ダメージ
を与えることなく、ケイ素膜のみを瞬時に加熱すること
ができる。また、上記レーザー光を用いることで、非晶
質ケイ素膜を瞬時に、融点1414℃に加熱するだけの
高出力化が可能となる。
て、上記波長500nm以下のレーザー光は波長308nm
のXeClエキシマレーザー光であって、上記ケイ素膜に
対して照射エネルギー密度が250〜400mJ/cm2の
範囲内の上記XeClエキシマレーザー光を照射すること
によって、上記ケイ素膜を結晶化させるのが望ましい。
波長308nmのXeClエキシマレーザー光は、出力が大
きいため、ケイ素膜を形成する基板に照射するときのビ
ームサイズを大きくでき、大面積基板に対応しやすく、
また出力も比較的安定しており、量産装置に適用する上
で最も望ましい。また、上記エキシマレーザー光をケイ
素膜に照射して結晶化するとき、250mJ/cm2以上の
照射エネルギー密度であれば、薄膜ケイ素膜がほぼ完全
に下層まで溶融し、高品質な結晶性ケイ素膜が得られ
る。しかしながら、400mJ/cm2以上の照射エネルギ
ー密度においては、ケイ素膜の膜飛びや膜剥がれが発生
するため、これ以上エネルギーアップしても良好な状態
の結晶性ケイ素薄膜は得られない。
て、上記膜中水素濃度を有する非晶質または微結晶状態
のケイ素膜を堆積する工程において、シリコンターゲッ
トを用いたスパッタリング法により上記ケイ素膜を堆積
するのが好ましい。
段階において膜中に取り込まれた水素原子は、その後に
熱処理を行っても、所望の低濃度までは低減することは
できないので、結晶化の出発膜としての非晶質ケイ素膜
の形成は、堆積段階において十分に低水素濃度化してお
く必要がある。上記シリコンターゲットを用いたスパッ
タリング法では、水素を用いることなく膜形成が行える
ため、極めて低水素濃度の非晶質ケイ素膜が得られる。
なお、このシリコンターゲットを用いたスパッタリング
法では、ソースとなるシリコンターゲット自身の純度
と、成膜前の装置チャンバー内の到達真空度の高さがポ
イントであり、ターゲットに高純度単結晶シリコンを用
いて、成膜前の到達真空度を1×10-7Torr以下にする
ことによって、膜中の水素濃度をさらに低減できると共
に、より緻密な非晶質あるいは微結晶状態のケイ素膜が
得られる。この場合、結晶成長に悪影響を与える酸素等
の不純物も低減できる。
て、上記膜中水素濃度を有する非晶質または微結晶状態
のケイ素膜を堆積する工程を、SiH4ガスを用いて、温
度550℃以上の化学気相成長法により上記ケイ素膜を
堆積するのが好ましい。
水素濃度のケイ素薄膜の形成するには、SiH4ガスを用
いて、温度550℃以上の化学気相成長(CVD)法が有
効である。このCVD法は、その成膜過程において水素
が存在するため、スパッタリング法に比べて膜中の膜中
水素濃度は必然的に多くなる。したがって、Si2H6に
比べ、反応性の低いSiH4ガスを用いることによって、
成膜温度を高めると共に成膜速度を低減し、得られるケ
イ素膜の膜中濃度を低減できる。また、所望の極低水素
濃度のケイ素膜を得るためには、成膜時の温度が550
℃以上である必要がある。また、熱CVD法は、常圧状
態と減圧状態で行うものに大別できるが、膜中の水素濃
度低減とケイ素膜の繊密性を高める意味から、減圧状態
でのCVD法がより望ましい。このようにして形成した
ケイ素膜は、より低水素濃度という面ではスパッタリン
グ法により形成されたケイ素膜には及ばないが、その他
の不純物元素濃度は低くなる。
たトップゲート型薄膜トランジスタを有する薄膜半導体
装置において、上記薄膜トランジスタの活性領域を、上
記半導体薄膜を用いて形成するのが好ましい。
ゲート型薄膜トランジスタでは、活性領域表面に存在す
るリッジは、電界集中が生じるウィークポイントとな
り、ゲート絶縁膜の耐圧特性を大きく損なわせ、また、
リッジが存在する活性領域表面がトランジスタ動作にお
けるチャネル面となるため、キャリアに対する散乱中心
ともなり、電界効果移動度の低下を招く。ところが、上
記半導体薄膜を、MOS構造を有するトップゲート型薄
膜トランジスタの活性領域として利用することによっ
て、そのような耐圧不良や電界効果移動度の低下を防止
できる。上記トップゲート型薄膜トランジスタは、この
発明の半導体薄膜の効果を最も享受することができる薄
膜半導体装置である。また、従来のレーザー結晶化の問
題点である照射エネルギーのばらつきによる複数の薄膜
トランジスタ間での特性ばらつきに対して、そのマージ
ンを広げ、複数の薄膜トランジスタ間での特性ばらつき
を最低レベルに抑えることができる。上記高品質な結晶
性ケイ素膜である半導体薄膜は、上記トップゲート型薄
膜トランジスタを初めとする薄膜半導体装置全般におい
て、その活性領域に利用できる。
図示の実施の形態により詳細に説明する。
る。この第1実施形態では、ガラス基板上に高品質な結
晶性を有するケイ素膜を作製し、さらにそのケイ素膜を
用いて、液晶表示装置用のアクティブマトリクス基板を
作製する工程について説明する。なお、上記アクティブ
マトリクス基板には、各画素電極をスイッチングするた
めの素子としてN型薄膜トランジスタを形成している。
また、実際のアクティブマトリクス基板では、数十万個
以上の薄膜トランジスタが配列しているが、この第1実
施形態では、説明を簡略化するために、任意の画素用薄
膜トランジスタ一つに注目して説明を行う。
リクス基板の画素用薄膜トランジスタの作製工程を示す
図であり、(A)から(E)の順に作製工程が順次進行す
る。また、図4はこの発明による結晶性ケイ素薄膜を形
成するときの、レーザー光照射工程における概略図であ
る。そして、図3および図4において、3aで示される
のがこの発明により得られる高品質な半導体薄膜として
の結晶性ケイ素膜であり、完成した画素用薄膜トランジ
スタ17の断面を図3(E)に示している。
1上に例えばスパッタリング法等によって厚さ300nm
程度の酸化ケイ素からなる下地膜2を形成する。この酸
化ケイ素膜は、ガラス基板からの不純物の拡散を防ぐた
めに設けられる。次に、同じくスパッタリング法によっ
て、厚さ20〜60nm(例えば30nm)の非晶質ケイ素
(以下、a−Siという)膜3を成膜する。上記下地膜2
とa−Si膜3は、マルチチェンバー型スパッタリング
装置を用い、大気中に出すことなく連続して形成するの
がより望ましい。このようにすることで、上記下地膜2
とa−Si膜3の界面特性が向上し、より安定した特性
の薄膜トランジスタを得ることができる。上記a−Si
膜3の成膜条件としては、基板全体を200℃に加熱
し、成膜前の到達真空度を1×10-7Torr以下としてか
ら、アルゴンガス雰囲気中にて成膜を行う。上記成膜ソ
ースとしては、単結晶シリコンを用いた。このようにし
て得られたa−Si膜3の膜中水素濃度は、二次イオン
質量分析法(SIMS)により測定した結果、5×1018
〜1×1019atoms/cm3であった。なお、上記a−Si
膜3の膜中水素濃度は、二次イオン質量分析法により測
定されて、定義される値であるので、データの再現性も
良好で、この発明に適用するのに十分な測定精度(測定
下限は、1×1018atoms/cm3程度)を有しており、膜
中水素濃度の値としての信頼性が高い。
4をa−Si膜3に照射し、a−Si膜3を結晶化して、
高品質な結晶性ケイ素膜3aを形成する。このときのレ
ーザー光として、XeClエキシマレーザー(波長308n
m、パルス幅40nsec)を用いる。上記レーザー光4の照
射条件は、照射時に基板を200〜500℃(例えば4
00℃)に加熱し、照射エネルギー密度250〜400m
J/cm2(例えば320mJ/cm2)とした。実際には、図4
に示すように、長尺型ビーム形状を有するパルスレーザ
ー光を順次走査することで、基板全面にわたってa−S
i膜3を結晶化する。上記レーザー光は、図4におい
て、基板表面におけるビームサイズが長辺W×短辺L
(具体的には例えば150mm×lmm)の長尺矩形状となる
ように、ホモジナイザーによって成型されており、その
短辺方向20に順次走査される。また、上記レーザー光
は、走査方向20に対して台形状の強度プロファイル1
9を有しており、a−Si膜3に対する溶融しきい値の
強度が21のラインで示されている。したがって、その
強度値でのビーム幅22が実際に結晶化に寄与する範囲
であり、レーザー光の1パルスにて結晶化されるケイ素
膜3aの幅は、ビーム幅22となる。
23にて20の方向に走査しながら照射し、目的とする
高品質な結晶性ケイ素膜3aを基板1全面に形成する。
上記レーザー光19では、走査ピッチを0.1mmと設定
したため、ケイ素膜3の任意の一点につき計10回のレ
ーザー照射が行われる。このようにして得られた結晶性
ケイ素膜3a表面の平均面粗さRaを原子間力顕微鏡(A
FM)にて、5μm□以下のエリアに対して測定すると
3.5〜4.5nm程度と、従来に比べ非常にスムースな
表面となった。また、上記結晶性ケイ素膜3aを構成す
る各結晶粒をTEM(透過型電子顕微鏡)にて観察する
と、平均結晶粒径は250〜300nm程度であり、結晶
粒内の結晶欠陥が低く抑えられていた。また、上記結晶
性ケイ素膜3aにおいて、ガラス基板1全面にわたる膜
質の均一性を評価するため、ラマン分光法により結晶S
iのフォノンピークを基板内の任意の100点で測定
し、その均一性を評価した。その結果、そのピーク半値
全幅は4.6〜4.8cm-1の範囲内であり、非常に良好
な均一性を示した。これに対して、従来の結晶性ケイ素
膜では、同様の測定にてピーク半値全幅は4.6〜5.
1cm-1程度を示している。以上の工程により、高品質な
結晶性ケイ素膜3aが得られる。
分を除去することで、図3(C)に示すような素子間分離
を行って、後に薄膜トランジスタの活性領域(ソース/
ドレイン領域、チャネル領域)を構成する島状のケイ素
膜5を形成する。
活性領域となる島状のケイ素膜5を覆うように厚さ20
〜150nm、ここでは100nmの酸化ケイ素膜をゲート
絶縁膜7として成膜する。上記酸化ケイ素膜の形成に
は、ここではTEOS(Tetra Ethoxy Ortho Silicate)
を原料とし、酸素とともに基板温度150〜600℃
(好ましくは300〜450℃)で、RF(高周波)プラズ
マCVD法で分解・堆積した。あるいは、TEOSを原
料としてオゾンガスとともに減圧CVD法または常圧C
VD法によって、基板温度を350〜600℃(好まし
くは400〜550℃)として形成してもよい。
厚さ300〜600nm(例えば400nm)のアルミニウム
膜を成膜する。そして、上記アルミニウム膜をパターニ
ングして、ゲート電極8を形成する。上記ゲート電極8
は、同層で形成されるゲートバスライン(図示せず)に接
続されており、このゲートバスラインを介してゲート信
号がゲート電極8に入力される。さらに、このアルミニ
ウムのゲート電極8の表面を陽極酸化して、表面に酸化
物層9を形成する。この状態が図3(D)に相当する。上
記ゲート電極8の陽極酸化は、酒石酸が1〜5%含まれ
たエチレングリコール溶液中で行い、最初一定電流で2
20Vまで電圧を上げ、その状態で1時間保持して終了
させる。このようにして得られた酸化物層9の厚さは2
00nmである。なお、上記酸化物層9は、後のイオンド
ーピング工程において、オフセットゲート領域を形成す
る厚さとなるので、オフセットゲート領域の長さを上記
陽極酸化工程で決めることができる。上記オフセットゲ
ート領域によって、薄膜トランジスタのオフ動作時のリ
ーク電流を低減する。
ピング法によって、ゲート電極8とその周囲の酸化物層
9をマスクとして活性領域に不純物(リン)10を注入す
る。このときのドーピングガスとして、フォスフィン
(PH3)を用い、加速電圧を60〜90kV(例えば80
kV)、ドーズ量を1×1015〜8×1016cm-2(例えば
2×1015cm-2)とする。この工程により、不純物が注
入された領域12,13は、後に薄膜トランジスタのソ
ース/ドレイン領域となり、ゲート電極8およびその周
囲の酸化層9にマスクされ不純物が注入されない領域1
1は、後に薄膜トランジスタのチャネル領域を形成す
る。
ルを行って、イオン注入した不純物の活性化を行うと同
時に、上記の不純物導入工程で結晶性が劣化した部分の
結晶性を改善する。このとき、使用するレーザーとして
XeClエキシマレーザー(波長308nm、パルス幅40n
sec)を用い、照射エネルギー密度150〜400mJ/cm
2(好ましくは200〜250mJ/cm2)で照射を行う。こ
うして形成されたN型不純物(リン)領域12,13のシ
ート抵抗は、200〜800Ω/□であった。
0nm程度の酸化ケイ素膜を層間絶縁膜14として形成す
る。上記酸化ケイ素膜は、TEOSを原料として、これ
と酸素とのプラズマCVD法またはオゾンとの減圧CV
D法あるいは常圧CVD法によって形成すると、段差被
覆性に優れた良好な層間絶縁膜が得られる。
ールを形成して、ソース電極15と画素電極16を形成
する。上記ソース電極15は、金属材料、例えば窒化チ
タンとアルミニウムの二層膜によって形成する。上記室
化チタン膜は、アルミニウムが半導体層に拡散するのを
防止する目的のバリア膜として設けられる。また、上記
ソース電極15と同層でソースバスライン(図示せず)を
形成し、そのソースバスラインを介してソース電極15
に映像信号を入力する。上記画素電極16は、ITO等
の透明導電膜により形成される。
50℃で1時間程度のアニールを行い、図3(E)に示す
N型薄膜トランジスタ17を完成させる。上記アニール
処理には、薄膜トランジスタ17の活性領域/ゲート絶
縁膜の界面に水素原子を供給し、薄膜トランジスタ特性
を劣化させる不対結合手を低減する効果がある。なお、
さらに薄膜トランジスタ17を保護する目的で、必要な
箇所のみSiH4とNH3を原料ガスとしたプラズマCV
D法により形成された室化ケイ素膜でカバーしてもよ
い。
トランジスタ17は、電界効果移動度で80〜100cm
2/Vs、しきい値電圧1.5〜2Vという良好な特性を
示した。また、パネル内の薄膜トランジスタの均一性は
電界効果移動度で±8%程度、しきい値電圧で±0.2
V程度と非常に良好であり、繰り返し測定しても特性の
劣化は全く見られず、信頼性も非常に高いものであっ
た。その結果、この第1実施形態にて作製されたアクテ
ィブマトリクス基板を用いて、液晶表示パネルを作製
し、全面表示を行った結果、薄膜トランジスタ特性の不
均一性に起因する表示むらは大きく低減され、信頼性の
高い高表示品位の液晶表示装置ができた。
1019atoms/cm3以下とすることで、レーザー照射後の
結晶性ケイ素膜3aにおいて、劇的に表面ラフネスが低
減することができる。これによって、レーザー照射工程
における処理マージンが拡大すると共に、結晶化後の結
晶性ケイ素膜3aにおいて膜質の均一性が向上する。ま
た、表面ラフネスが低減でき、半導体素子における信頼
性低下を防止できると共に、結晶化のための照射エネル
ギーを大きくすることができるため、より高品質な結晶
性ケイ素膜3aである半導体薄膜を得ることができる。
そうして、その半導体薄膜を利用して、より高性能な薄
膜半導体装置を実現することができる。また、図2に示
すように、出発膜における膜中水素濃度が2×1019at
oms/cm3以下では、平均面粗さRaが飽和して安定する
ので、膜中水素濃度を2×1019atoms/cm3以下とする
ことによって、レーザー照射時の照射エネルギー密度に
依存せず、ケイ素膜の表面ラフネスを一定値以下に抑え
ることができる。
ルギーがばらついても、ケイ素膜表面の平均面粗さRa
が一定値の5nmを越えないので、全ての半導体素子にお
いて同様の高い信頼性が得られると共に、表面ラフネス
にかかわらず、ケイ素膜の結晶化エネルギーを最適化で
きるため、所望の高品質な結晶性ケイ素膜およびそれを
用いた高性能な薄膜半導体装置を得ることができる。
間力顕微鏡(AFM)にて、5μm□以下の測定エリアに
対して測定された値であるので、サブnmオーダーまでの
測定信頼性がある。
に薄膜化して、厚さ20nm〜60nmの範囲内にすること
によって、XeClエキシマレーザーを照射し、溶融固化
過程で結晶化するときに、ケイ素膜全体(表面から下層
界面にわたって)が均一に溶融し、結晶粒が大きく成長
すると共に、結晶粒径のばらつきも小さく抑えることが
できる。さらに、上記XeClエキシマレーザー照射後に
得られる結晶性ケイ素膜3a表面の平均面粗さRaを、そ
の照射エネルギーによらず、5nm以下に抑えることがで
きる。
ためのエネルギービームに波長500nm以下のXeClエ
キシマレーザー(波長308nm)を用いると、非晶質ケイ
素膜3に対する吸収係数が極めて高いため、ガラス基板
1に熱的ダメージを与えることなく、非晶質ケイ素膜3
のみを瞬時に加熱することができる。また、上記レーザ
ー光を用いることで、非晶質ケイ素膜3を瞬時に、融点
1414℃に加熱するだけの高出力化が可能となる。
パッタリング法では、水素を用いることなく膜形成が行
えるため、極めて低水素濃度の非晶質ケイ素膜3を得る
ことができる。
ト型薄膜トランジスタ17の活性領域を結晶性ケイ素膜
3aにより形成したので、活性領域表面がなめらかにな
り、電界集中が生じてゲート絶縁膜の耐圧特性を大きく
損うリッジを低減でき、薄膜トランジスタの電界効果移
動度が大きくなる。また、照射エネルギー密度のばらつ
きによる複数の薄膜トランジスタ間での特性ばらつきを
最低レベルに抑えることができる。したがって、このよ
うなガラス基板1上に複数の薄膜トランジスタ17が配
置された液晶表示装置において、さらにこの発明の効果
を発揮することができる。
る。この第2実施形態でも、ガラス基板上に液晶表示装
置用のアクティブマトリクス基板を作製するときの工程
について説明する。上記アクティブマトリクス基板は、
各画素電極をスイッチングするための素子としてN型薄
膜トランジスタを形成し、そのドレイン領域側には画素
液晶容量と並列に補助容量を設けている。
いたアクティブマトリクス基板の任意の一画素部分を示
す平面図である。図6(A)〜(E)は画素用薄膜トランジ
スタの製造工程を示し、図6(A)から(E)の順に工程が
順次進行する。図6(E)は図5のVIE−VIE線から見た断
面図を示し、47は画素スイッチング用のN型薄膜トラ
ンジスタ、48は補助容量である。また、この発明によ
る高品質な半導体薄膜としての結晶性ケイ素膜は、図6
(B)において示される35である。
31上に減圧CVD法によって厚さ300nm程度の酸化
ケイ素膜からなる下地膜32を形成する。そして、酸化
ケイ素膜32上に、減圧CVD法によって、厚さ40nm
程度の真性(I型)の非晶質ケイ素膜(a−Si膜)33を
成膜する。このときの成膜条件としては、成膜材料とし
てSiH4ガスを用い、基板温度(反応温度)550〜60
0℃(例えば580℃)として、ガス圧が0.05〜0.
3Torr(例えば0.15Torr)として、a−Si膜33の
堆積を行った。このようにして得られたa−Si膜33
の膜中水素濃度をSIMSにより分析した結果、2×1
019〜7×1019atoms/cm3程度であった。水素濃度の
絶対値としては、第1実施形態のスパッタリング法に比
較して大きいが、水素以外の元素として、結晶成長に悪
影響を与える酸素の膜中濃度は、5×1017〜1×10
18atoms/cm3と非常に低濃度であった。
方法を用い、a−Si膜33にXeClエキシマレーザー
(波長308nm、パルス幅40nsec)光34を順次走査し
ながら照射し、a−Si膜33の結晶化を行う。この工
程により、ケイ素膜は溶融・固化され、基板全面にわた
って膜質の均一性の良好な高品質な結晶性ケイ素膜とな
る。ここで、原子間力顕微鏡(AFM)により、結晶性ケ
イ素膜表面の平均面粗さRaを測定すると、4〜5nm程
度の値であり、基板全体においてほぼ同様の値を示し
た。同様のレーザー照射条件にて作製された従来の結晶
性ケイ素膜では、表面の平均面粗さRaが4〜9nmの範
囲内にわたって、特に絶対値が大きくなる方向に対して
大きくばらつく。この主なばらつきは局所的なばらつき
であり、この発明では、こういった局所的な特異点・異
常点等に起因するばらつきが大きく低減される。この第
2実施形態で得られた結晶性ケイ素膜の結晶粒径は30
0〜400nm程度であり、第1実施形態のスパッタリン
グ法により得られた結晶性ケイ素膜に比べて、若干大き
くなっている。
除去することで、図6(B)に示すような素子間分離を行
って、後に薄膜トランジスタの活性領域(ソース/ドレ
イン領域、チャネル領域)および補助容量の下部電極を
構成する島状の結晶性ケイ素膜35を形成する。このと
きの状態を基板上方より見ると、図5において35で示
されるような形状にケイ素膜が形成されている。
ケイ素膜35の島状領域上にフォトレジストを塗布し、
露光・現像してマスク36とする。上記マスク36によ
り、後に薄膜トランジスタのチャネル領域となる部分の
みが覆われた状態となっている。そして、イオンドーピ
ング法によって、フォトレジスト36をマスクとして不
純物(リン)40を注入する。このときのドーピングガス
として、フォスフィン(PH3)を用い、加速電圧を5〜
30kV(例えば15kV)、ドーズ量を1×1015〜8
×1015cm-2(例えば2×1015cm-2)とする。この工程
により、不純物が注入された領域42は、後の薄膜トラ
ンジスタ47のソース領域となると共に、不純物が注入
された領域43は、薄膜トランジスタ47のドレイン領
域と補助容量48の下部電極43を形成する。上記フォ
トレジスト36にマスクされ不純物が注入されない領域
41は、後に薄膜トランジスタ47のチャネル領域とな
る。
スト36を除去し、島状の結晶性ケイ素膜35を覆うよ
うに厚さ20〜150nm(ここでは100nm)の酸化ケイ
素膜をゲート絶縁膜37として成膜する。この酸化ケイ
素膜の形成には、TEOS(Tetra Ethoxy Ortho Silica
te)を原料とし、酸素とともに基板温度150〜600
℃(好ましくは300〜400℃)で、RFプラズマCV
D法で分解・堆積した。そして、成膜後、ゲート絶縁膜
37自身のバルク特性および結晶性ケイ素膜とゲート絶
縁膜との界面特性を向上するために、不活性ガス雰囲気
下で400〜600℃で数時間のアニールを行う。それ
と同時に、このアニール処理により、領域42および4
3にドーピングされた不純物が活性化され、領域42お
よび43が低抵抗化された結果、そのシート抵抗は80
0〜2000Ω/□となる。
厚さ300〜500nm(例えば400nm)のアルミニウム
膜を成膜する。そして、アルミニウム膜をパターニング
して、ゲート電極38aと補助容量48の上部電極38
bを形成する。ここで、ゲート電極38aは平面的に見
れば、図5に示すように、No.nのゲートバスラインを
構成しており、補助容量48の上部電極38bはNo.n
+1のゲートバスラインを構成する。
0nm程度の酸化ケイ素膜を層間絶縁膜44として形成す
る。上記酸化ケイ素膜は、TEOSを原料として、これ
と酸素とのプラズマCVD法またはオゾンとの減圧CV
D法あるいは常圧CVD法により形成することによっ
て、段差被覆性に優れた良好な層間絶縁膜が得られる。
を形成して、ソース電極45と画素電極46を形成す
る。ソース電極45は、金属材料、例えば窒化チタンと
アルミニウムの二層膜によって形成する。上記窒化チタ
ン膜は、アルミニウムが半導体層に拡散するのを防止す
る目的のバリア膜として設けられる。上記画素電極46
は、ITO等の透明導電膜により形成される。このとき
の状態を基板上方より見れば、図5に示すように、ソー
ス電極45は、薄膜トランジスタ47に映像信号を伝達
するソースバスラインを構成しており、各バスライン間
に画素電極46が配置されている。
50℃で1時間程度のアニールを行い、図6(E)に示す
薄膜トランジスタ47および補助容量48を完成させ
る。上記アニール処理により、薄膜トランジスタ47の
活性領域とゲート絶縁膜との界面へ水素原子を供給し、
薄膜トランジスタ特性を劣化させる不対結合手を低減す
る効果がある。さらに、上記薄膜トランジスタ47を保
護する目的で、必要な箇所のみプラズマCVD法により
形成された窒化ケイ素膜でカバーしてもよい。
トランジスタは、第2実施形態と同様の良好な特性を示
すのに加えて、そのチャネル領域41とその補助容量4
8の下部電極43の表面平均粗さRaを共に4〜5nm程
度の範囲内に全て抑えて、ゲート絶縁膜37を介したリ
ーク電流はほとんどなく、それぞれの容量の不均一性も
小さく抑えられる。その結果、この第2実施形態にて作
製されたアクティブマトリクス基板を用い、液晶表示パ
ネルを作製し、全面表示を行った結果、信頼性が高く、
表示むらの無い高表示品位の液晶表示装置ができた。
1020atoms/cm3以下とすることで、レーザー照射後の
結晶性ケイ素膜35において、劇的に表面ラフネスを低
減することができる。これによって、レーザー照射工程
における処理マージンが拡大すると共に、結晶化後の結
晶性ケイ素膜35において膜質の均一性が向上する。ま
た、表面ラフネスが低減でき、半導体素子における信頼
性低下を防止できると共に、結晶化のためのエネルギー
を大きくすることができるため、より高品質な結晶性ケ
イ素膜35である半導体薄膜を得ることができる。そう
して、その半導体薄膜を利用して、より高性能な薄膜半
導体装置を実現することができる。
ルギーがばらついても、ケイ素膜表面の平均面粗さRa
が一定値の5nmを越えないので、全ての半導体素子にお
いて同様の高い信頼性が得られると共に、表面ラフネス
にかかわらず、ケイ素膜の結晶化エネルギーを最適化で
きるため、所望の高品質な半導体薄膜としての結晶性ケ
イ素膜およびそれを用いた高性能な薄膜半導体装置を得
ることができる。
間力顕微鏡(AFM)にて、5μm□以下の測定エリアに
対して測定された値であるので、サブnmオーダーまでの
測定信頼性がある。
nmに薄膜化して、厚さ20nm〜60nmの範囲内にするこ
とによって、XeClエキシマレーザーを照射し、溶融固
化過程で結晶化するときに、ケイ素膜全体(表面から下
層界面にわたって)が均一に溶融し、結晶粒が大きく成
長すると共に、結晶粒径のばらつきも小さく抑えること
ができる。さらに、上記XeClエキシマレーザー照射後
に得られる結晶性ケイ素膜35表面の平均面粗さRa
を、その照射エネルギーによらず、5nm以下に抑えるこ
とができる。
るためのエネルギービームに波長500nm以下のXeCl
エキシマレーザー(波長308nm)を用いると、非晶質ケ
イ素膜33に対する吸収係数が極めて高いため、ガラス
基板31に熱的ダメージを与えることなく、非晶質ケイ
素膜33のみを瞬時に加熱することができる。また、上
記レーザー光を用いることで、非晶質ケイ素膜33を瞬
時に、融点1414℃に加熱するだけの高出力化が可能
となる。
を化学気相成長法により形成するとき、反応性の低いS
iH4ガスを用いることで、成膜温度を高めると共に成膜
速度を低減し、非晶質ケイ素膜33の膜中水素濃度を低
減することができる。また、成膜時の基板温度が550
℃以上にすることによって、極低水素濃度の非晶質ケイ
素膜33を得ることができる。このようにして形成され
た非晶質ケイ素膜33は、より低水素濃度という面では
スパッタリング法により形成された非晶質ケイ素膜には
及ばないが、その他の不純物元素濃度を低くすることが
できる。
ある半導体薄膜は、上記トップゲート型薄膜トランジス
タを初めとする薄膜半導体装置全般において、その活性
領域に利用できる一方、液晶表示用のアクティブマトリ
クス基板において、上記半導体薄膜を用いて、画素用薄
膜トランジスタ47のチャネル領域と共に、液晶画素容
量と並列に接続された補助容量48の一方の電極を構成
するので、その補助容量48の一方の電極の表面ラフネ
スの絶対値およびばらつきが大きく低減され、補助容量
48のばらつきを抑えて、表示むらのない表示品位の高
い液晶表示装置が得られる。
態について具体的に説明したが、この発明は上述の実施
形態に限定されるものではなく、この発明の技術的思想
に基づく各種の変形が可能である。
て、低水素濃度の非晶質ケイ素膜の形成方法として、ス
パッタリング法と550℃以上の熱CVD法を用いた
が、その他の方法でも、この発明における膜中水素濃度
を満足する方法であれば、特に問題なく、この発明の効
果が得られる。
有するケイ素膜を用いても、同様の効果が得られる。特
に、微結晶成分を有するケイ素膜を用いた場合には、レ
ーザー照射工程における溶融固化過程において微結晶成
分を核とした結晶化が行われ、結晶粒径がより大きく、
結晶粒径が揃った均一な結晶性ケイ素膜が得られる。
ネルギービームとしてXeClエキシマレーザーを用いた
が、その他のエネルギービームも勿論、利用可能であ
る。例えば、赤外光、フラッシュランプを使用して短時
間に1000〜1200℃まで上昇させて加熱するRT
A(ラピッド・サーマル・アニールまたはRTP(ラピッ
ド・サーマル・プロセスともいう))等のいわゆるレーザ
ー光と同等の強光を用いてもよい。さらに、レーザー光
としては、波長248nmのKrFエキシマレーザーや、
波長488nmの連続発振Arレーザー等も同様に適用可
能であり、同様の効果が得られる。
トランジスタを用いた液晶表示装置用のアクティブマト
リクス基板についての説明を行ったが、上記薄膜トラン
ジスタは、アクティブマトリクス基板以外に薄膜集積回
路全般に利用できる。すなわち、アクティブマトリクス
部の周辺に駆動用回路を同一形成するドライバモノリシ
ック型のアクティブマトリクス基板も同様に実現可能で
ある。勿論、上記N型薄膜トランジスタに加えて、P型
薄膜トランジスタを相補的に構成し、CMOS回路を作
製することも可能である。このように薄膜集積回路に上
記薄膜トランジスタを利用する場合は、第1実施形態に
おいて、画素電極16を金属による電極・配線とし、ゲ
ート電極8上にもコンタクトホールを形成して必要とす
る配線を施せばよい。また、CMOS回路を作製する場
合には、それぞれの不純物のドーピング工程において、
不必要な領域をフォトレジストで覆うことにより、N型
領域、P型領域を選択形成すればよい。さらに、液晶表
示用のアクティブマトリクス型基板以外に、例えば、密
着型イメージセンサ、ドライバ内蔵型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバ内蔵型の光
書き込み素子や表示素子、三次元IC等にこの発明を適
用してもよい。この場合、これらの素子の高速化、高解
像度化等の高性能化を実現することができる。さらにこ
の発明は、上述の第1,第2実施形態で説明したMOS
型トランジスタに限らず、結晶性半導体を素子材料とし
たバイポーラトランジスタや静電誘導トランジスタをは
じめとして幅広く半導体プロセス全般に応用することが
できる。
明の液晶表示装置は、絶縁表面を有する基板上に構成さ
れた画素電極を駆動する薄膜トランジスタを有し、上記
薄膜トランジスタに画素電極による液晶容量と並列に補
助容量が接続された液晶表示装置において、上記薄膜ト
ランジスタのチャネル領域とその薄膜トランジスタに接
続された補助容量を構成する一方の電極は、膜中水素濃
度が2×10 19 atoms/cm 3 以下の非晶質または微結晶状
態のケイ素膜にエネルギービームを照射することによっ
て平均結晶粒径250〜400nmに結晶化させたケイ素
膜であり、かつ、上記エネルギービーム照射後のケイ素
膜表面の平均面粗さRaが5nm以下である半導体薄膜を
用いて形成されたものである。
置によれば、レーザー光等のエネルギービーム照射によ
り結晶化された結晶性ケイ素膜において、表面のラフネ
スを大幅に低減することができると共に、表面ラフネス
に制限されることなく、最適な照射エネルギーを加えて
結晶化できるようになり、従来法では得ることができな
かった高品質な結晶性ケイ素膜を得ることができる。ま
た、パルスレーザー順次走査により結晶化された結晶性
ケイ素膜においては、従来の課題であった膜質の不均一
性を改善することができる。そして、高性能でかつ信頼
性、安定性が高く、複数の素子間の特性均一性の高い薄
膜半導体装置を実現することができ、液晶表示装置にお
いては、高信頼性を有し、結晶性ケイ素膜の不均一性に
よる表示不良のない表示品位の高い液晶表示装置が、簡
単な製造プロセスにて得られる。さらに、周辺駆動回路
部を構成する薄膜トランジスタに要求される高性能化・
高集積化・特性均一化が図れ、同一基板上にアクティブ
マトリクス部と周辺駆動回路部を構成するフルドライバ
モノリシック型のアクティブマトリクス基板を実現で
き、モジュールのコンパクト化、高性能化、低コスト化
が図れる。
素膜の膜中水素濃度が2×1019atoms/cm3以下である
ので、エネルギービーム照射時の照射エネルギー密度に
依存せず、結晶化されたケイ素膜の表面ラフネスを一定
値以下に抑えることができる。
素膜表面の平均面粗さRaは、5nm以下であるので、例
えエネルギービーム照射工程において照射エネルギー密
度がばらついても、ケイ素膜表面の平均面粗さRaが一
定値以上にはならないので、全ての半導体素子において
同様の高い信頼性が得られると共に、表面ラフネスにか
かわらず、ケイ素膜の結晶化エネルギーを最適化でき、
所望の高品質な半導体薄膜としての結晶性ケイ素膜およ
びそれを用いた高性能な薄膜半導体装置を得ることがで
きる。
リクス基板において、上記高品質な結晶化されたケイ素
膜である半導体薄膜を用いて、画素用薄膜トランジスタ
のチャネル領域と共に、液晶画素容量と並列に接続され
た補助容量の一方の電極を構成するので、その補助容量
の一方の電極の表面ラフネスの絶対値およびばらつきが
大きく低減され、補助容量のばらつきを抑えて、表示む
らのない表示品位の高い液晶表示装置が得られる。
請求項1の液晶表示装置において、上記ケイ素膜表面の
平均面粗さRaは、原子間力顕微鏡によって10μm□以
下の測定エリアに対して測定された値であるので、サブ
nmオーダーまでの測定信頼性があり、この発明の主旨を
損なうことはない。
請求項1または2の液晶表示装置において、上記非晶質
または微結晶状態のケイ素膜の厚さが20nmから60nm
の範囲内であるので、厚さ60nm以下にケイ素膜を薄膜
化することによって、レーザー光等のエネルギービーム
を照射し、溶融固化過程で結晶化するときに、ケイ素膜
全体(表面から下層界面にわたって)が均一に溶融し、結
晶粒が大きく成長すると共に、結晶粒径のばらつきも小
さく抑えることができる。さらに、上記ケイ素膜を60
nm以下に薄膜化することによって、エネルギービーム照
射後に得られる結晶性ケイ素膜表面の平均面粗さRa
を、その照射エネルギーによらず、5nm以下に抑えるこ
とが可能となる。なお、上記ケイ素膜の厚さが20nm以
下になると、エネルギービームの照射エネルギーが低い
領域でも、ケイ素膜の膜飛びや膜剥がれが発生し、半導
体薄膜として利用することが困難になる。
膜表面の平均面粗さとの関係を示す図である。
濃度とケイ素膜表面の平均面粗さとの関係を示す図であ
る。
を示す工程図である。
程の概要を示す図である。
を用いた液晶表示装置のアクティブマトリクス基板の平
面図である。
を示す工程図である。
(AFM)像を示す図である。
イ素膜、4,34…レーザー光、5,35…活性領域、3
6…マスク、7,37…ゲート絶縁膜、8,38…ゲート
電極、9…陽極酸化層、10,40…不純物イオン、1
1,41…チャネル領域、12,42…ソース領域、1
3,43…ドレイン領域、14,44…層間絶縁膜、1
5,45…ソース電極、16,46…画素電極、17,4
7…画素用Nチャネル型薄膜トランジスタ、48…補助
容量。
Claims (3)
- 【請求項1】 絶縁表面を有する基板上に構成された画
素電極を駆動する薄膜トランジスタを有し、上記薄膜ト
ランジスタに上記画素電極による液晶容量と並列に補助
容量が接続された液晶表示装置において、 上記薄膜トランジスタのチャネル領域とその薄膜トラン
ジスタに接続された上記補助容量を構成する一方の電極
は、膜中水素濃度が2×10 19 atoms/cm 3 以下の非晶質
または微結晶状態のケイ素膜にエネルギービームを照射
することによって平均結晶粒径250〜400nmに結晶
化させたケイ素膜であり、かつ、上記エネルギービーム
照射後のケイ素膜表面の平均面粗さRaが5nm以下であ
る半導体薄膜を用いて形成されていることを特徴とする
液晶表示装置。 - 【請求項2】 絶縁表面を有する基板上に構成された画
素電極を駆動する薄膜トランジスタを有し、上記薄膜ト
ランジスタに上記画素電極による液晶容量と並列に補助
容量が接続された液晶表示装置において、 上記薄膜トランジスタのチャネル領域とその薄膜トラン
ジスタに接続された上記補助容量を構成する一方の電極
は、膜中水素濃度が2×10 19 atoms/cm 3 以下の非晶質
または微結晶状態のケイ素膜にエネルギービームを照射
することによって平均結晶粒径250〜400nmに結晶
化させたケイ素膜であって、上記エネルギービーム照射
後のケイ素膜表面の平均面粗さRaが5nm以下である半
導体薄膜を用いて形成され、 上記ケイ素膜表面の平均面粗さRaは、原子間力顕微鏡
によって10μm□以下の測定エリアに対して測定され
た値であることを特徴とする液晶表示装置。 - 【請求項3】 絶縁表面を有する基板上に構成された画
素電極を駆動する薄膜トランジスタを有し、上記薄膜ト
ランジスタに上記画素電極による液晶容量と並列に補助
容量が接続された液晶表示装置において、 上記薄膜トランジスタのチャネル領域とその薄膜トラン
ジスタに接続された上記補助容量を構成する一方の電極
とは、膜中水素濃度が2×10 19 atoms/cm 3 以下の非晶
質または微結晶状態のケイ素膜にエネルギービームを照
射することによ って平均結晶粒径250〜400nmに結
晶化させたケイ素膜であって、上記エネルギービーム照
射後のケイ素膜表面の平均面粗さRaが5nm以下である
半導体薄膜を用いて形成され、 上記非晶質または微結晶状態のケイ素膜の厚さが20nm
から60nmの範囲内であることを特徴とする液晶表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23436897A JP3392325B2 (ja) | 1997-08-29 | 1997-08-29 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23436897A JP3392325B2 (ja) | 1997-08-29 | 1997-08-29 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1174198A JPH1174198A (ja) | 1999-03-16 |
JP3392325B2 true JP3392325B2 (ja) | 2003-03-31 |
Family
ID=16969920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23436897A Expired - Fee Related JP3392325B2 (ja) | 1997-08-29 | 1997-08-29 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3392325B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6737672B2 (en) | 2000-08-25 | 2004-05-18 | Fujitsu Limited | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus |
JP4731919B2 (ja) * | 2004-01-23 | 2011-07-27 | 株式会社半導体エネルギー研究所 | フィルム状物品 |
CN101916764A (zh) | 2004-01-23 | 2010-12-15 | 株式会社半导体能源研究所 | 膜状物品及其制作方法 |
JP2008135609A (ja) * | 2006-11-29 | 2008-06-12 | Mitsubishi Electric Corp | 半導体膜及び薄膜トランジスタ |
JP7321032B2 (ja) * | 2019-08-20 | 2023-08-04 | 東京エレクトロン株式会社 | 熱処理方法及び熱処理装置 |
-
1997
- 1997-08-29 JP JP23436897A patent/JP3392325B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1174198A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6319761B1 (en) | Method of fabricating a thin film transistor | |
KR100297318B1 (ko) | 반도체장치제작방법 | |
US6413805B1 (en) | Semiconductor device forming method | |
EP0598410B1 (en) | A method of manufacturing a semiconductor device | |
JP3306258B2 (ja) | 半導体装置の製造方法 | |
JP3389022B2 (ja) | 半導体装置 | |
JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
KR100509617B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
JPH0794756A (ja) | 半導体装置の作製方法 | |
JPH07131034A (ja) | 半導体装置の作製方法 | |
US6713330B1 (en) | Method of fabricating a thin film transistor | |
JP3392325B2 (ja) | 液晶表示装置 | |
JPH10173196A (ja) | 半導体装置およびその製造方法 | |
JP3202687B2 (ja) | 半導体装置の作製方法 | |
JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
US20240194793A1 (en) | Thin film transistor, thin film transistor array substrate and method of manufacturing thin film transistor | |
JPH09139502A (ja) | 半導体装置およびその製造方法 | |
JP3408242B2 (ja) | 半導体装置の作製方法 | |
JP3338756B2 (ja) | 半導体装置およびその製造方法 | |
JP3618604B2 (ja) | 半導体装置作製方法 | |
JP2001053278A (ja) | 薄膜トランジスタおよびこれを用いた表示装置の製造方法 | |
JPH1197713A (ja) | 半導体装置の作製方法 | |
JP3393857B2 (ja) | 半導体装置の作製方法 | |
KR19990029923A (ko) | 플랫 패널의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |