KR100671824B1 - 역 스태거드 박막 트랜지스터 제조 방법 - Google Patents

역 스태거드 박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100671824B1
KR100671824B1 KR1020050123166A KR20050123166A KR100671824B1 KR 100671824 B1 KR100671824 B1 KR 100671824B1 KR 1020050123166 A KR1020050123166 A KR 1020050123166A KR 20050123166 A KR20050123166 A KR 20050123166A KR 100671824 B1 KR100671824 B1 KR 100671824B1
Authority
KR
South Korea
Prior art keywords
layer
metal
thin film
film
forming
Prior art date
Application number
KR1020050123166A
Other languages
English (en)
Inventor
진 장
천준혁
Original Assignee
진 장
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진 장 filed Critical 진 장
Priority to KR1020050123166A priority Critical patent/KR100671824B1/ko
Priority to US11/609,374 priority patent/US7662681B2/en
Application granted granted Critical
Publication of KR100671824B1 publication Critical patent/KR100671824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

본 발명은 역 스태거드 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로, 특히 Phosphosilicate Spin-on-Glass를 게이트 절연막(insulator)으로 이용한 역 스태거드 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것이다.
본 발명의 역 스태거드 다결정 실리콘 박막 트랜지스터 제조 방법을 이루는 구성수단은, 절연 기판 위에 완충층을 형성하는 단계, 상기 완충층 상부에 게이트 금속 패턴을 형성하는 단계, 상기 게이트 금속 패턴 상에 평탄화된 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상부에 비정질 실리콘층을 증착하는 단계, 상기 비정질 실리콘을 결정화하여 다결정 실리콘층을 형성하는 단계, 상기 다결정 실리콘층 상에 n+ 또는 p+ 층을 형성하는 단계, 상기 n+나 p+ 층 상부에 소오스/드레인 금속을 형성하는 단계, 상기 소오스/드레인 상부에 보호층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
비정질 실리콘, 역스테거드, Spin-on-Glass

Description

역 스태거드 박막 트랜지스터 제조 방법{method for manutacturing reverse-staggered film transistor}
도 1은 본 발명에 따른 역 스태거드 박막 트랜지스터 제조의 절차도이다.
도 2는 P-SOG(Phosphosilicate spin-on-glass)막을 완충층(buffer layer)으로 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터 구조의 단면도이다.
도 3은 P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터 구조의 단면도이다.
도 4는 P-SOG(Phosphosilicate spin-on-glass)막을 보호층으로 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터 구조의 단면도이다.
도 5는 P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용하고 n+나 혹은 p+의 오믹층이 다결정 실리콘 전체를 덮고 있는 역 스테거드 다결정 실리콘 박막 트랜지스터 구조의 단면도이다.
도 6은 P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용하고 n+나 혹은 p+를 ion doping 방법을 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터 구조의 단면도이다.
도 7은 P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터의 전이 특성 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
21, 31, 41, 51, 61 : 금속 기판 혹은 유리 기판
22, 32, 42, 52, 62 : Phosphosilicate Spin-on-Glass 완충층
23, 33, 43, 53, 63 : 게이트 금속
24, 44 : 실리콘 산화막 게이트 절연막
34, 54, 64 : Phosphosilicate Spin-on-Glass 게이트 절연막
25, 35, 45, 55, 65 : 다결정 실리콘 박막
26, 36, 46, 56, 66 : n+나 p+층
27, 37, 47, 57, 67 : 소오스/드레인 금속
48. Phosphosilicate Spin-on-Glass 보호층
본 발명은 역 스태거드 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로, 특히 Phosphosilicate Spin-on-Glass를 게이트 절연막(insulator)으로 이용한 역 스태거드 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것이다.
대부분의 능동행렬 액정디스플레이(AMLCD: Active Matrix Liquid Crystal Display)의 능동소자와 전기발광(electro-luminecence)소자의 스위칭 소자 및 주변 회로에는 다결정 실리콘 박막을 이용한 소자가 사용된다.
상기 다결정 실리콘 박막을 이용한 소자는 고속 응답 특성과 고화소수에 적합하다는 잇점이 있기 때문에 표시장치의 고화질화, 대형화 및 컬러와 등을 실현하는데 크게 기여하고 있다.
종래의 비정질 실리콘 막을 다결정 실리콘 막으로 전환하는 방법에는 레이져를 이용한 방법과 고온 열처리를 이용한 고상결정화(solid phase crystallization) 방법 등이 있다.
레지져 빔 조사에 의해 비정질 막을 결정화 시키는 방법은 400℃ 이하에서의 저온 공정이 가능하고 전계효과 이동도(field-effect mobility)가 높은 다결정 실리콘 박막을 제작할 수 있다. 그러나 레이져를 이용한 방법은 대면적 시료 제작에 따른 결정화된 시료의 균일도 확보에 어려움이 있으며, 고가의 레이저 장비가 필요한 문제점도 있어서, 대체 기술이 요구된다.
고온 열처리를 이용한 고상결정화 방법은 600℃ 이상의 고온에서 장시간 열처리하여 다결정 실리콘 박막을 제작하는 방법이다. 그러나 고온 열처리를 이용하는 방법은 높은 결정화 온도와 긴 열처리 시간이 필수적으로 요구된다. 또한 이 방법에 의하여 결정화된 결정립 내부에 많은 결함이 있어 소자 제작에 어려움이 있으며, 높은 결정화 온도로 인하여 유리기판을 사용할 수 없는 문제점이 있다.
최근에는 금속 매개를 이용한 결정화 방법이 제시되고 있는데, 상기 금속 매개를 이용한 결정화 방법에는 금속유도 결정화(Metal induced crytallization) 방법과 금속유도 측면 결정화(Metal induced laternal crytallization) 방법이 있다 [G. Liu and S. J. Fonash, Appl. Phys. Lett. 62, 2554 (1993)].
상기 금속 매개를 이용한 결정화 방법에 의하면 다결정 실리콘 박막트랜지스터가 높은 전계 이동도 특성을 가지는 균일한 박막이 형성되는 장점이 있다. 그러나 상기 금속매개를 이용한 결정화 방법에 의하여 생산된 다결정 실리콘 박막은 금속 오염에 의한 소자의 구조적인 결함으로 전기적 특성의 한계를 나타내는 문제점이 있다.
따라서 이를 개선하기 위해 비정질 물질과 금속사이에 덮개층을 개재하여 금속을 확산시키는 방법을 취함으로서 금속오염 문제를 제거하는 방법으로 덮개층을 이용한 금속 유도 측면 결정화 방법(Metal induced crystallization through a cap layer)이 있다[J. H. Choi, D. Y. Kim, B. K. Choo, W. S. Sohn, and J. Jang. Electrochem. Solid-State Lett, 6, G16 (2003)]. 한편으로 금속양을 최소로 줄이고 양질의 다결정 실리콘 박막을 형성시키기 위해서, 이온주입기를 통해서 금속의 이온농도를 1012∼1014 cm-2으로 증착하여 고온처리, 급속열처리 혹은 레이저조사로 양질의 다결정 실리콘 박막을 형성시키는 기술과 금속유도 결정화 방법으로 다결정 실리콘 박막의 표면을 평평하게 하기 위해 점성이 있는 유기박막과 액상의 금속을 혼합하여 스핀 코팅(Spin-coating)방법으로 박막을 증착한 다음, 열처리 공정으로 결정화하는 방법이 개발되어 있다[J. H. Ahn and B. T. Ahn, Journal of The Electrochemical Society, 148, H115 (2001)]. 하지만 현재 기술로는 다결정 실리콘에서 가장 중요시되는 금속오염의 문제를 근본적으로 해결할 수 없는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 결정화 시 Phosphosilicate Spin-on-Glass의 게이트 절연막이 다결정 실리콘 박막에 남아있는 금속을 흡수하기 때문에 금속오염을 줄이고, 게이트를 평탄화시키며, 비정질 실리콘 박막 위에 덮개층을 사용하여 균일한 그레인 크기를 갖는 다결정 실리콘 박막을 얻을 수 있고, 깨끗하고 평평한 표면을 갖는 역스태거드 다결정 실리콘 박막 트랜지스터의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 역 스태거드 다결정 실리콘 박막 트랜지스터 제조 방법을 이루는 구성수단은, 절연 기판 위에 완충층을 형성하는 단계, 상기 완충층 상부에 게이트 금속 패턴을 형성하는 단계, 상기 게이트 금속 패턴 상에 평탄화된 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상부에 비정질 실리콘층을 증착하는 단계, 상기 비정질 실리콘을 결정화하여 다결정 실리콘층을 형성하는 단계, 상기 다결정 실리콘층 상에 n+ 또는 p+ 층을 형성하는 단계, 상기 n+나 p+ 층 상부에 소오스/드레인 금속을 형성하는 단계, 상기 소오스/드레인 상부에 보호층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 다결정 실리콘을 형성하는 단계는, 상기 비정질 실리콘 상에 덮 개층을 형성하는 공정, 상기 덮개층 상부에 금속막을 증착하는 공정, 상기 비정질 실리콘을 금속 유도 결정화하는 공정을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 완충층은 P-SOG(Phosphosilicate spin-on-glass)를 사용하여 형성하는 것을 특징으로 한다. 그리고, 상기 P-SOG(Phosphosilicate spin-on-glass)의 두께는 100㎚ ~ 3000㎚ 사이의 범위인 것이 바람직하고, 상기 P-SOG(Phosphosilicate spin-on-glass)에는 5ppm ~ 10000 ppm의 인(P)이 포함된 것이 바람직하다. 그리고 상기 P-SOG(Phosphosilicate spin-on-glass)는 스핀 코팅 등 각 종 코팅 방법에 의하여 형성된다.
또한, 상기 게이트 금속은 몰리브덴(Mo), 몰리텅스텐(MoW), 텅스턴 (W) 중 어느 하나인 것을 특징으로 한다.
또한, 상기 게이트 절연막은 P-SOG(Phosphosilicate spin-on-glass)막이거나 실리콘 산화막인 것을 특징으로 한다. 그리고, 상기 P-SOG(Phosphosilicate spin-on-glass)막의 두께는 100㎚ ~ 3000㎚ 사이의 범위인 것이 바람직하고, 상기 P-SOG(Phosphosilicate spin-on-glass)막에는 5ppm ~ 10000 ppm의 인(P)이 포함된 것이 바람직하다. 그리고, 상기 P-SOG(Phosphosilicate spin-on-glass)막은 스핀 코팅 등의 각 종 코팅 방법에 의하여 형성된다.
또한, 상기 비정질 실리콘층의 두께는 20㎚ ~ 1000㎚ 사이의 범위인 것이 바람직하다.
또한, 상기 다결정 실리콘을 형성하는 단계는 열처리 방법에 의해 이루어지는 것을 특징으로 한다. 그리고, 상기 열처리는 400℃ ~ 700℃ 사이의 범위에서 이 루어지는 것이 바람직하다.
또한, 상기 비정질 실리콘을 결정화하기 전에 사전 열처리를 실시하여 상기 비정질 실리콘 내에 금속 다이실리사이드를 형성시키는 단계를 더 포함하는 것을 특징으로 한다. 그리고, 상기 사전 열처리는 200℃ ~ 700℃ 사이의 범위에서 이루어지는 것이 바람직하다.
또한, 상기 덮개층은 실리콘 질화막 또는 실리콘 질화 산화막인 것을 특징으로 한다. 그리고, 상기 실리콘 질화막 또는 실리콘 질화 산화막은 300℃ ~ 550℃ 사이의 범위에서 플라즈마 화학기상증착법(PECVD)으로 증착되는 것이 바람직하다.
또한, 상기 덮개층은 서로 다른 두께를 가지는 이중막으로 형성되는 것을 특징으로 한다. 그리고, 상기 덮개층의 두께는 5㎚ ~ 1000㎚ 사이의 범위인 것이 바람직하다.
또한, 상기 비정질 실리콘의 결정화는 디스크(disk) 모양으로 진행되는 것을 특징으로 한다.
또한, 상기의 덮게층 상의 상기 금속막의 면밀도는 1012~ 1015 /cm2 사이의 범위인 것을 특징으로 한다. 그리고, 상기의 덮개층 상의 금속막은 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 이루어지는 것이 바람직하고, 상기의 덮개층 상의 상기 금속막은 이온주입 방법과 플라즈마를 이용한 화학기상 증착법(CVD), 스퍼터링법(Sputtering)에 의하여 증착되거나 산 용액 에 용해된 액상의 금속을 코팅하거나 또는 점성이 있는 유기막과 액상의 금속을 혼합하여 스핀 코팅하는 방법에 의하여 형성되는 것이 바람직하다.
또한, 상기 n+ 또는 p+ 층은 비정질 실리콘인 것을 특징으로 하거나, 상기 n+ 또는 p+ 층은 미세결정질 실리콘인 것을 특징으로 한다.
또한, 상기 소오스/드레인 금속은 몰리브덴(Mo), 몰리텅스텐(MoW), 크롬(Cr) 및 알루미늄(Al) 중 어느 하나로 형성되거나 이들의 합금으로 형성되는 것을 특징으로 한다.
또한, 상기 게이트 금속 패턴 상의 게이트 절연막은 평탄화된 형태로 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어지는 본 발명인 역 스태거드 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 작용 및 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 역 스태거드 다결정 실리콘 박막 트랜지스터의 제조 공정을 설명하기 위한 절차도이다.
도 1에 도시된 바와 같이, 역 스태거드 다결정 실리콘 박막 트랜지스터는 절연 기판 위에 완충층을 형성하는 단계(S10) → 상기 완충층 상부에 게이트 금속 패턴을 형성하는 단계(S20) → 상기 게이트 금속 패턴 상에 평탄화된 게이트 절연막을 형성하는 단계(S30) → 상기 게이트 절연막 상부에 비정질 실리콘층을 증착하는 단계(S40) → 상기 비정질 실리콘을 결정화하여 다결정 실리콘층을 형성하는 단계 (S50) → 상기 다결정 실리콘층 상에 n+ 또는 p+ 층을 형성하는 단계(S60) → 상기 n+나 p+ 층 상부에 소오스/드레인 금속을 형성하는 단계(S70) → 상기 소오스/드레인 상부에 보호층을 형성하는 단계(S80)를 거쳐 제조된다.
이 때 상기 다결정 실리콘을 형성하는 단계는 상기 비정질 실리콘 상에 덮개층을 형성하는 공정, 상기 덮개층 상부에 금속막을 증착하는 공정, 상기 비정질 실리콘을 금속 유도 결정화하는 공정을 통하여 이루어진다.
상기 완충층은 P-SOG(Phosphosilicate spin-on-glass)를 사용하여 형성하는 것이 바람직하다. 상기 P-SOG(Phosphosilicate spin-on-glass)는 스핀 코팅과 같은 코팅 방법에 의하여 형성된다.
이와 같이 P-SOG(Phosphosilicate spin-on-glass)를 완충층(buffer layer)으로 이용한 역 스태거드 다결정 실리콘 박막 드랜지스터 구조는 도 2에 도시된 바와 같다.
도 2를 참조하여 P-SOG(Phosphosilicate spin-on-glass)막을 완충층(buffer layer)으로 이용한 역 스태거드 다결정 실리콘 박막 드랜지스터의 구조 및 제조 공정에 대해서 살펴본다.
먼저, 플렉시블한 금속 기판 혹은 유리 기판(21)위에 P-SOG(Phosphosilicate spin-on-glass)로 완충층(22)을 형성한다. 상기 P-SOG(Phosphosilicate spin-on-glass)막은 스핀 코팅 (spin coating) 혹은 프린팅 방법을 이용하여 형성한다.
이어서, 스퍼터링 방법과 식각 공정을 이용하여 게이트 금속막(23)을 100nm 정도 형성한다. 그리고, 게이트 금속막 위에 게이트 절연막으로 실리콘 산화막(24) 을 화학 기상 증착(Chemical Vapor Deposition)방법으로 150nm 정도 증착한 후 게이트 절연막 위에 비정질 실리콘 박막 50nm 정도와 비정질 실리콘 위에 덮개층 50nm 정도를 증착 후, 스퍼터(Sputter)를 이용해서 금속 박막을 증착한다.
이어서, 퍼니스에서 열처리를 하여 다결정 실리콘을 형성한다(25). 이때, 금속 박막의 증착 방법은 이온 주입을 통한 방법으로 이루어질 수 있고, 플라즈마를 이용하여 형성할 수 있는데, 플라즈마를 이용한 방법은 실리콘 박막 상부에 금속 물질을 배치하고 이를 플라즈마에 노출시켜 이루어질 수 있다.
또한, 금속 박막은 산 용액에 용해된 액상의 금속 혹은 점성이 있는 유기막과 액상의 금속을 혼합해서 스핀코팅 방법으로 형성할 수도 있다. 다결정 실리콘 위에 n+나 p+ (26)를 형성하고 소오스/드레인(27)금속을 스퍼터링 방법으로 증착하여 형성한다.
상기 완충층(22)으로서 P-SOG(Phosphosilicate spin-on-glass)막의 두께는 100㎚에서 3000㎚ 사이의 범위인 것이 바람직하고, 상기 P-SOG(Phosphosilicate spin-on-glass)막에는 5ppm에서 10000ppm 사이의 인(P)이 포함된 것이 바람직하다.
상기 완충층 상부에는 게이트 금속 패턴이 형성되는데, 이 게이트 금속은 몰리브덴(Mo), 몰리텅스텐(MoW), 텅스턴 (W) 중 어느 하나 또는 이들의 합금으로 형성하는 것이 바람직하다.
상기 게이트 금속 패턴 상부에는 게이트 절연막이 형성된다. 이 게이트 절연막은 실리콘 산화막이거나 P-SOG(Phosphosilicate spin-on-glass)막인 것이 바람직하다.
상기 게이트 절연막을 P-SOG(Phosphosilicate spin-on-glass)막으로 형성한 경우의 역 스태거드 다결정 실리콘 박막 트랜지스터의 구조 및 제조 공정에 대해서 도 3을 참조하여 설명하면 다음과 같다.
먼저, 플렉시블한 금속 기판 혹은 유리 기판(31)위에 P-SOG(Phosphosilicate spin-on-glass)를 완충층(32)으로 형성한다. P-SOG(Phosphosilicate spin-on-glass)는 스핀 코팅 (spin coating) 혹은 프린팅 방법을 이용하여 형성한다.
이어서, 스퍼터링 방법과 식각 공정을 이용하여 게이트 금속막(33)을 100nm 정도로 형성한다. 그리고, 게이트 금속막 위에 게이트 절연막으로 P-SOG(Phosphosilicate spin-on-glass)막(34)을 스핀코팅 방법을 이용하여 형성한 후, 게이트 절연막 위에 비정질 실리콘 박막 50nm 정도와 비정질 실리콘 위에 덮개층 50nm 정도를 증착 후, 스퍼터(Sputter)를 이용해서 금속 박막을 증착하였다.
이어서, 퍼니스에서 열처리를 하여 다결정 실리콘을 형성한다(35). 이때, 게이트 절연막으로 사용된 P-SOG(Phosphosilicate spin-on-glass)막의 역할은 게이트 금속의 평탄화와 결정화시 비정질 실리콘 박막에 남아 있는 금속을 흡수하여 다결정 실리콘의 금속 오염을 줄이는 역할을 한다.
금속 박막의 증착 방법은 이온 주입을 통한 방법으로 이루어질 수 있고, 플라즈마를 이용하여 형성할 수 있는데, 플라즈마를 이용한 방법은 실리콘 박막 상부에 금속 물질을 배치하고 이를 플라즈마에 노출시켜 이루어질 수 있다.
또한, 금속 박막은 산 용액에 용해된 액상의 금속 혹은 점성이 있는 유기막과 액상의 금속을 혼합해서 스핀코팅 방법으로 형성할 수도 있다. 다결정 실리콘 위에 n+나 p+ (36)를 형성하고 소오스/드레인 (37)금속을 스퍼터링 방법으로 증착하여 형성한다.
상기 게이트 절연막으로서 P-SOG(Phosphosilicate spin-on-glass)막의 두께는 100㎚에서 3000㎚ 사이의 범위인 것이 바람직하고, 상기 P-SOG(Phosphosilicate spin-on-glass)막에는 5ppm에서 10000ppm 사이의 인(P)이 포함된 것이 바람직하다. 그리고, 상기 게이트 절연막 상부에 형성되는 비정질 실리콘층의 두께는 20㎚에서 1000㎚ 사이의 범위인 것이 가장 바람직하다. 한편, 상기 게이트 절연막은 평탄화된 형태로 형성될 수 있다.
상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하게 되는데, 이때 다결정 실리콘층을 형성하기 위해서는 열처리 방법을 이용한다. 이 때 열처리는 400℃에서 700℃ 사이의 범위에서 이루어지는 것이 바람직하다.
한편, 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하기 전에, 사전 열처리 공정을 실시하는 것이 바람직하다. 이와 같이 사전 열처리 공정을 수행하여 비정질 실리콘층 내에 금속 다이실리사이드를 형성한다. 이 사전 열처리는 200℃에서 700℃ 사이의 범위에서 이루어지는 것이 바람직하다.
상기 다결정 실리콘을 형성하는 단계는 상기 비정질 실리콘 상에 덮개층을 형성하고, 이어서 상기 덮개층 상부에 금속막을 증착한 후, 상기 비정질 실리콘을 금속 유도 결정화하는 공정을 통하여 이루어진다.
상기 덮개층은 실리콘 질화막 또는 실리콘 질화 산화막 중 어느 하나로 형성하는 것이 바람직하다. 상기 덮개층으로서 실리콘 질화막 또는 실리콘 질화 산화막 은 300℃에서 550℃ 사이의 범위에서 플라즈마 화학기상증착법으로 증착될 수 있다. 한편, 상기 덮개층은 서로 다른 두께를 가지는 이중막으로 형성될 수 있고, 그 이상의 다중막으로도 형성될 수 있다. 이와 같이 형성되는 덮개층의 두께는 5㎚에서 1000㎚ 사이의 범위인 것이 바람직하다.
상기와 같이 형성되는 덮개층 상부에 금속막을 증착한 후, 열처리 공정에 의하여 비정질 실리콘을 금속 유도 결정화를 진행한다. 상기와 같은 공정에 의하여 비정질 실리콘은 디스크(disk) 모양으로 결정화된다.
상기 덮개층 상부에 증착되는 금속막의 면밀도는 1012/㎠에서 1015/㎠ 사이의 범위인 것이 바람직하고, 상기 금속막은 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 이루어지는 것이 바람직하다.
그리고, 상기 덮개층 상의 상기 금속막은 이온주입 방법과 플라즈마를 이용한 화학기상 증착법(CVD), 스퍼터링법(Sputtering)에 의하여 증착되거나 산 용액에 용해된 액상의 금속을 코팅하거나 또는 점성이 있는 유기막과 액상의 금속을 혼합하여 스핀 코팅하는 방법에 의하여 형성된다.
상기와 같은 진행으로, 다결정 실리콘층을 형성한 후에는, 상기 다결정 실리콘층 상부에 n+ 또는 p+ 층을 형성하는데, 이 n+ 또는 p+ 층은 미세결정질 실리콘일 수도 있고, 비정질 실리콘일 수도 있다.
상기 다결정 실리콘층 상부에 n+ 또는 p+ 층을 형성한 후에는, 상기 n+ 또는 p+ 층 상부에 소스/드레인 금속을 형성한다. 상기 소오스/드레인 금속은 몰리브덴(Mo), 몰리텅스텐(MoW), 크롬(Cr) 및 알루미늄(Al) 중 어느 하나로 형성되거나 이들의 합금으로 형성되는 것이 바람직하다.
상기 소오스/드레인 금속 상부에는 보호층이 형성된다. 이 보호층도 P-SOG(Phosphosilicate spin-on-glass)막으로 형성될 수 있다.
도 4는 P-SOG(Phosphosilicate spin-on-glass)막을 보호층으로 이용한 경우의 역스테거드 다결정 실리콘 박막 트랜지스터 구조의 단면도이다. 도 4를 참조하여 보호층을 P-SOG(Phosphosilicate spin-on-glass)막으로 형성한 경우에 역 스태거드 다결정 실리콘 박막의 구조와 제조 공정에 대해 설명한다.
플렉시블한 금속 기판 혹은 유리 기판(41)위에 P-SOG(Phosphosilicate spin-on-glass)막을 완충층(42)으로 형성한다. P-SOG(Phosphosilicate spin-on-glass)막은 스핀 코팅 (spin coating) 혹은 프린팅 방법을 이용하여 형성한다.
이어서, 스퍼터링 방법과 식각 공정을 이용하여 게이트 금속막(43)을 100nm 정도로 형성한다. 그리고, 게이트 금속막 위에 게이트 절연막으로 실리콘 산화막(24)을 화학 기상 증착(Chemical Vapor Deposition)방법으로 150nm 정도를 증착한 후 게이트 절연막 위에 비정질 실리콘 박막 50nm 정도와 비정질 실리콘 위에 덮개층 50nm 정도를 증착 후, 스퍼터(Sputter)를 이용해서 금속 박막을 증착한다.
이어서, 퍼니스에서 열처리를 하여 다결정 실리콘을 형성한다(25). 금속 박막의 증착 방법은 이온 주입을 통한 방법으로 이루어질 수 있고, 플라즈마를 이용하여 형성할 수 있는데, 플라즈마를 이용한 방법은 실리콘 박막 상부에 금속 물질 을 배치하고 이를 플라즈마에 노출시켜 이루어질 수 있다.
또한, 금속 박막은 산 용액에 용해된 액상의 금속 혹은 점성이 있는 유기막과 액상의 금속을 혼합해서 스핀코팅 방법으로 형성할 수도 있다. 다결정 실리콘 위에 n+나 p+ (46)를 형성하고 소오스/드레인 (47)금속을 스퍼터링 방법으로 증착하여 형성한다.
그 후에 P-SOG(Phosphosilicate spin-on-glass)막을 보호층(48)으로 형성한다. 상기 P-SOG(Phosphosilicate spin-on-glass)막은 스핀 코팅 (spin coating) 혹은 프린팅 방법을 이용하여 형성한다.
한편, 도 5는 P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용하고 n+나 혹은 p+의 오믹층이 다결정 실리콘 전체를 덮고 있는 역 스테거드 다결정 실리콘 박막 트랜지스터 구조의 단면도를 보여준다. 도 5를 참조하여 P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용하고 n+나 혹은 p+의 오믹층이 다결정 실리콘 전체를 덮고 있는 역 스테거드 다결정 실리콘 박막 트랜지스터 구조 및 제조 공정에 대해서 설명하면 다음과 같다.
플렉시블한 금속 기판 혹은 유리 기판(51)위에 P-SOG(Phosphosilicate spin-on-glass)막을 완충층(52)으로 형성한다. 상기 P-SOG(Phosphosilicate spin-on-glass)막은 스핀 코팅 (spin coating) 혹은 프린팅 방법을 이용하여 형성한다. 그리고, 스퍼터링 방법과 식각 공정을 이용하여 게이트 금속막(53)을 100nm 형성한다.
이어서, 게이트 금속막 위에 게이트 절연막으로 P-SOG(Phosphosilicate spin-on-glass)막(54)을 스핀코팅 방법을 이용하여 형성한 후, 게이트 절연막 위에 비정질 실리콘 박막 50nm 정도와 비정질 실리콘 위에 덮개층 50nm 정도를 증착 후, 스퍼터(Sputter)를 이용해서 금속 박막을 증착하였다.
이어서, 퍼니스에서 열처리를 하여 다결정 실리콘을 형성한다(55). 이때, 게이트 절연막으로 사용된 PSG막의 역할은 게이트 금속의 평탄화와 결정화시 비정질 실리콘 박막에 남아 있는 금속을 흡수하여 다결정 실리콘의 금속 오염을 줄이는 역할을 한다.
금속 박막의 증착 방법은 이온 주입을 통한 방법으로 이루어질 수 있고, 플라즈마를 이용하여 형성할 수 있는데, 플라즈마를 이용한 방법은 실리콘 박막 상부에 금속 물질을 배치하고 이를 플라즈마에 노출시켜 이루어질 수 있다. 또한, 금속 박막은 산 용액에 용해된 액상의 금속 혹은 점성이 있는 유기막과 액상의 금속을 혼합해서 스핀코팅 방법으로 형성할 수도 있다.
다결정 실리콘 위에 n+나 p+ (56)를 형성하고 소오스/드레인 (57)금속을 스퍼터링 방법으로 증착하여 형성한다. 도 5의 n+나 혹은 p+의 오믹층은 도 2 내지 도 4의 오믹층과는 다르게 다결정 실리콘 전체를 덮고 있는 것이 특징이다.
도 6는 P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용하고 n+나 혹은 p+를 ion implant 방법을 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터 구조의 단면도이다. 도 6을 참조하여 P-SOG(Phosphosilicate spin-on- glass)막을 게이트 절연막으로 이용하고 n+나 혹은 p+를 ion implant 방법을 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터 구조 및 제조 공정에 대해서 설명한다.
플렉시블한 금속 기판 혹은 유리 기판(61)위에 P-SOG(Phosphosilicate spin-on-glass)막을 완충층(62)으로 형성한다. 상기 P-SOG(Phosphosilicate spin-on-glass)막은 스핀 코팅 (spin coating) 혹은 프린팅 방법을 이용하여 형성한다. 그리고, 스퍼터링 방법과 식각 공정을 이용하여 게이트 금속막(63)을 100nm 정도로 형성한다. 그리고, 게이트 금속막 위에 게이트 절연막으로 P-SOG(Phosphosilicate spin-on-glass)막(64)을 스핀코팅 방법을 이용하여 형성한 후, 게이트 절연막 위에 비정질 실리콘 박막 50nm 정도와 비정질 실리콘 위에 덮개층 50nm 정도를 증착 후, 스퍼터(Sputter)를 이용해서 금속 박막을 증착하였다.
이어서, 퍼니스에서 열처리를 하여 다결정 실리콘을 형성한다(65). 이때, 게이트 절연막으로 사용된 P-SOG(Phosphosilicate spin-on-glass)막의 역할은 게이트 금속의 평탄화와 결정화시 비정질 실리콘 박막에 남아 있는 금속을 흡수하여 다결정 실리콘의 금속 오염을 줄이는 역할을 한다.
금속 박막의 증착 방법은 이온 주입을 통한 방법으로 이루어질 수 있고, 플라즈마를 이용하여 형성할 수 있는데, 플라즈마를 이용한 방법은 실리콘 박막 상부에 금속 물질을 배치하고 이를 플라즈마에 노출시켜 이루어질 수 있다. 또한, 금속 박막은 산 용액에 용해된 액상의 금속 혹은 점성이 있는 유기막과 액상의 금속을 혼합해서 스핀코팅 방법으로 형성할 수도 있다.
다결정 실리콘 위에 n+나 p+ (66)를 ion doping 방법을 이용하여 형성하고 소오스/드레인 (67)금속을 스퍼터링 방법으로 증착하여 형성한다. 덮개층과 금속박막은 결정화 후에 에칭(etching)으로 제거함으로써, 비정질 실리콘의 금속유도 결정화된 다결정 실리콘 박막에 필요 이상의 금속 오염을 막을 수 있다.
이와 같이, 덮개층을 이용함으로써 금속과 비정질 혹은 다결정 실리콘 박막과의 직접 접촉을 막을 수 있고, 평평도가 우수한 다결정 실리콘 박막을 얻을 수 있다. 본 발명에서는 덮개층을 실리콘 질화막을 이용하였으나, 덮개층은 실리콘 산화막으로 이루어질 수 있으며, 또는 유기막으로 이루어질 수도 있다.
여기서, 다결정 실리콘 박막은 열처리나 레이저를 조사하여 형성할 수 있다. 열처리는 도가니(Furnace)에서 장시간 가열함으로써 이루어질 수 있는데, 이때 온도는 400에서 700도 사이에서 처리한다. 또한, 열처리는 온도를 급속하게 변화시키는 급속 열처리(rapid thermal annealing : RTA)에 의해 이루어질 수 있으며, 이때의 온도는 400에서 700도 일 수 있다.
도 7은 P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터의 전이 특성 그래프이다. P-SOG(Phosphosilicate spin-on-glass)막을 게이트 절연막으로 이용한 역 스테거드 다결정 실리콘 박막 트랜지스터는 전계 효과 이동도가 41cm2/Vs, 문턱 전압이 -10V, 그리고 1.0V의 subthreshold slope을 갖는다.
상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명인 역 스태거드 다결정 실리콘 박막 트랜지스터 제조 방법에 의하면, Phosphosilicate Spin-on-Glass를 게이트 절연막으로 사용하여 다결정 실리콘 박막에 남아있는 금속을 흡수하기 때문에 금속오염을 줄이고, 게이트를 평탄화시키며, 비정질 실리콘 박막 위에 덮개층을 사용하여 균일한 그레인 크기를 갖는 다결정 실리콘 박막을 얻을 수 있고, 깨끗하고 평평한 표면을 갖는 역 스테거드 다결정 실리콘 박막 트랜지스터를 제조할 수 있는 장점이 있다.
또한 덮개층이 비정질 실리콘 박막 위에 형성되어 비정질 실리콘 박막 표면의 오염이나 산화를 방지할 수 있다. 금속이 비정질 실리콘 박막내에 형성되는 금속다이실리사이드 침전은 덮개층으로 형성되는 질화막의 질소농도에 따라서 제어가 가능하기 때문에 양질의 다결정 실리콘 박막을 얻을 수 있다. 이를 소자에 적용시 덮개층을 제거하고 제작되기 때문에 필요 이상의 금속오염을 막을 수 있는 장점이 있다.
또한, 본 발명에 의한 역 스테거드 다결정 실리콘 박막 트랜지스터는 평판디스플레이, 태양전지, 반도체 소자 등의 제작에 응용될 수 있는 장점이 있다.

Claims (29)

  1. 절연 기판 위에 완충층을 형성하는 단계;
    상기 완충층 상부에 게이트 금속 패턴을 형성하는 단계;
    상기 게이트 금속 패턴 상에 평탄화된 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 비정질 실리콘층을 증착하는 단계;
    상기 비정질 실리콘을 결정화하여 다결정 실리콘층을 형성하는 단계;
    상기 다결정 실리콘층 상에 n+ 또는 p+ 층을 형성하는 단계;
    상기 n+나 p+ 층 상부에 소오스/드레인 금속을 형성하는 단계;
    상기 소오스/드레인 상부에 보호층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 역스태거드 박막 트랜지스터 제조 방법.
  2. 절연 기판 위에 완충층을 형성하는 단계;
    상기 완충층 상부에 게이트 금속 패턴을 형성하는 단계;
    상기 게이트 금속 패턴 상에 인(P)을 포함한 평탄화된 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 비정질 실리콘층을 증착하는 단계;
    상기 비정질 실리콘을 결정화하여 다결정 실리콘층을 형성하는 단계;
    상기 다결정 실리콘층 상에 n+ 또는 p+ 층을 형성하는 단계;
    상기 n+나 p+ 층 상부에 소오스/드레인 금속을 형성하는 단계;
    상기 소오스/드레인 상부에 보호층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 역스태거드 박막 트랜지스터 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 다결정 실리콘을 형성하는 단계는,
    상기 비정질 실리콘 상에 덮개층을 형성하는 공정;
    상기 덮개층 상부에 금속막을 증착하는 공정;
    상기 비정질 실리콘을 금속 유도 결정화하는 공정을 포함하여 이루어진 것을 특징으로 하는 역스태거드 박막 트랜지스터 제조 방법.
  4. 청구항 3에 있어서,
    상기 완충층은 P-SOG(Phosphosilicate spin-on-glass)를 사용하여 형성하는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  5. 청구항 4에 있어서,
    상기 P-SOG(Phosphosilicate spin-on-glass)의 두께는 100㎚ ~ 3000㎚ 사이의 범위인 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  6. 청구항 5에 있어서,
    상기 P-SOG(Phosphosilicate spin-on-glass)에는 5ppm ~ 10000 ppm의 인(P)이 포함된 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  7. 청구항 6에 있어서,
    상기 P-SOG(Phosphosilicate spin-on-glass)는 코팅에 의하여 형성되는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  8. 청구항 3에 있어서,
    상기 게이트 금속은 몰리브덴(Mo), 몰리텅스텐(MoW), 텅스턴 (W) 중 어느 하나를 포함하는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  9. 청구항 3에 있어서,
    상기 게이트 절연막은 P-SOG(Phosphosilicate spin-on-glass)막이거나 실리콘 산화막인 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  10. 청구항 9에 있어서,
    상기 P-SOG(Phosphosilicate spin-on-glass)막의 두께는 100㎚ ~ 3000㎚ 사이의 범위인 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  11. 청구항 10에 있어서,
    상기 P-SOG(Phosphosilicate spin-on-glass)막에는 5ppm ~ 10000 ppm의 인(P)이 포함된 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  12. 청구항 11에 있어서,
    상기 P-SOG(Phosphosilicate spin-on-glass)막은 코팅에 의하여 형성되는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  13. 청구항 3에 있어서,
    상기 비정질 실리콘층의 두께는 20㎚ ~ 1000㎚ 사이의 범위인 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  14. 청구항 3에 있어서,
    상기 다결정 실리콘을 형성하는 단계는 열처리 방법에 의해 이루어지는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  15. 청구항 14에 있어서,
    상기 열처리는 400℃ ~ 700℃ 사이의 범위에서 이루어지는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  16. 청구항 3에 있어서,
    상기 비정질 실리콘을 결정화하기 전에 사전 열처리를 실시하여 상기 비정질 실리콘 내에 금속 다이실리사이드를 형성시키는 단계를 더 포함하는 것을 특징으로하는 역 스태거드 박막 트랜지스터 제조 방법.
  17. 청구항 16에 있어서,
    상기 사전 열처리는 200℃ ~ 700℃ 사이의 범위에서 이루어지는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  18. 청구항 3에 있어서,
    상기 덮개층은 실리콘 질화막 또는 실리콘 질화 산화막인 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  19. 청구항 18에 있어서,
    상기 실리콘 질화막 또는 실리콘 질화 산화막은 300℃ ~ 550℃ 사이의 범위에서 플라즈마 화학기상증착법(PECVD)으로 증착되는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  20. 청구항 18에 있어서,
    상기 덮개층은 서로 다른 두께를 가지는 이중막으로 형성되는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  21. 청구항 20에 있어서,
    상기 덮개층의 두께는 5㎚ ~ 1000㎚ 사이의 범위인 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  22. 청구항 3에 있어서,
    상기 비정질 실리콘의 결정화는 디스크(disk) 모양으로 진행되는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  23. 청구항 3에 있어서,
    상기의 덮게층 상의 상기 금속막의 면밀도는 1012~ 1015 /cm2 사이의 범위인 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  24. 청구항 23에 있어서,
    상기의 덮개층 상의 금속막은 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 이루어지는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  25. 청구항 24에 있어서,
    상기의 덮개층 상의 상기 금속막은 이온주입 방법과 플라즈마를 이용한 화학기상 증착법(CVD), 스퍼터링법(Sputtering)에 의하여 증착되거나 산 용액에 용해된 액상의 금속을 코팅하거나 또는 점성이 있는 유기막과 액상의 금속을 혼합하여 스핀 코팅하는 방법에 의하여 형성되는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  26. 청구항 3에 있어서,
    상기의 n+ 또는 p+ 층은 비정질 실리콘인 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  27. 청구항 3에 있어서,
    상기의 n+ 또는 p+ 층은 미세결정질 실리콘인 것을 특징으로 하는 역스태거드 박막 트랜지스터 제조 방법.
  28. 청구항 3에 있어서,
    상기 소오스/드레인 금속은 몰리브덴(Mo), 몰리텅스텐(MoW), 크롬(Cr) 및 알루미늄(Al) 중 어느 하나로 형성되거나 이들의 합금으로 형성되는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
  29. 청구항 3에 있어서,
    상기 게이트 금속 패턴 상의 게이트 절연막은 평탄화된 형태로 형성되는 것을 특징으로 하는 역 스태거드 박막 트랜지스터 제조 방법.
KR1020050123166A 2005-12-14 2005-12-14 역 스태거드 박막 트랜지스터 제조 방법 KR100671824B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050123166A KR100671824B1 (ko) 2005-12-14 2005-12-14 역 스태거드 박막 트랜지스터 제조 방법
US11/609,374 US7662681B2 (en) 2005-12-14 2006-12-12 Method for fabricating reverse-staggered thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123166A KR100671824B1 (ko) 2005-12-14 2005-12-14 역 스태거드 박막 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR100671824B1 true KR100671824B1 (ko) 2007-01-19

Family

ID=38014318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123166A KR100671824B1 (ko) 2005-12-14 2005-12-14 역 스태거드 박막 트랜지스터 제조 방법

Country Status (2)

Country Link
US (1) US7662681B2 (ko)
KR (1) KR100671824B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850899B1 (ko) * 2007-02-09 2008-08-07 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법
EP2001046A3 (en) * 2007-06-05 2011-01-05 Hitachi Displays, Ltd. Display device and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8491718B2 (en) * 2008-05-28 2013-07-23 Karin Chaudhari Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon
KR101040984B1 (ko) * 2008-09-09 2011-06-16 경희대학교 산학협력단 비정질 물질의 상변화 방법
CN105734518B (zh) * 2016-03-14 2018-04-10 云南科威液态金属谷研发有限公司 一种液态金属材料基因编辑方法
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982970A (ja) * 1995-09-13 1997-03-28 Toshiba Corp 非単結晶半導体装置およびその製造方法
KR19990031141A (ko) * 1997-10-09 1999-05-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20040070979A (ko) * 2003-02-05 2004-08-11 장 진 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
KR20040085313A (ko) * 2003-03-31 2004-10-08 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 스트레스 제거방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982970A (ja) * 1995-09-13 1997-03-28 Toshiba Corp 非単結晶半導体装置およびその製造方法
KR19990031141A (ko) * 1997-10-09 1999-05-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20040070979A (ko) * 2003-02-05 2004-08-11 장 진 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
KR20040085313A (ko) * 2003-03-31 2004-10-08 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 스트레스 제거방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850899B1 (ko) * 2007-02-09 2008-08-07 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법
EP2001046A3 (en) * 2007-06-05 2011-01-05 Hitachi Displays, Ltd. Display device and method of manufacturing the same
US8049255B2 (en) 2007-06-05 2011-11-01 Hitachi Displays, Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US20070134856A1 (en) 2007-06-14
US7662681B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
KR100671824B1 (ko) 역 스태거드 박막 트랜지스터 제조 방법
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US8618543B2 (en) Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
KR100864883B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
JP4376331B2 (ja) 半導体装置の作製方法
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
US20020086469A1 (en) Method for fabricating polysilicon thin film transistor
KR100930362B1 (ko) 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR101274697B1 (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
KR20040070979A (ko) 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
JP2005532685A (ja) Ｔｆｔ電子装置とその製造
KR100525436B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
JPH07297122A (ja) 半導体装置およびその製造方法
KR100742381B1 (ko) 박막트랜지스터의 제조방법
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
KR101035752B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR100792406B1 (ko) 다결정 실리콘 박막 형성방법
KR20030057150A (ko) 박막트랜지스터 제조방법
KR20010026786A (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
US7060544B2 (en) Fabricating method of thin film transistor
KR100425821B1 (ko) 폴리실리콘 박막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee