KR101035752B1 - 다결정 실리콘 박막 트랜지스터 및 그 제조방법 - Google Patents

다결정 실리콘 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101035752B1
KR101035752B1 KR1020050115595A KR20050115595A KR101035752B1 KR 101035752 B1 KR101035752 B1 KR 101035752B1 KR 1020050115595 A KR1020050115595 A KR 1020050115595A KR 20050115595 A KR20050115595 A KR 20050115595A KR 101035752 B1 KR101035752 B1 KR 101035752B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
polycrystalline silicon
metal
substrate
Prior art date
Application number
KR1020050115595A
Other languages
English (en)
Other versions
KR20070056646A (ko
Inventor
한병욱
Original Assignee
사천홍시현시기건유한공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사천홍시현시기건유한공사 filed Critical 사천홍시현시기건유한공사
Priority to KR1020050115595A priority Critical patent/KR101035752B1/ko
Publication of KR20070056646A publication Critical patent/KR20070056646A/ko
Application granted granted Critical
Publication of KR101035752B1 publication Critical patent/KR101035752B1/ko

Links

Images

Abstract

본 발명의 다결정 실리콘 박막 트랜지스터 및 그 제조방법은 기판의 일부분에 버퍼 절연막을 형성하고, 상기 버퍼 절연막을 포함한 기판 상에 금속층을 증착하고, 상기 버퍼 절연막 상의 금속층을 제거하기 위해 상기 버퍼 절연막과 상기 버퍼 절연막 외측의 상기 금속층을 평탄화공정에 의해 평탄화한다. 그 다음에, 상기 버퍼 절연막과 금속층 상에 비정질 박막을 증착하고, 상기 비정질 실리콘 박막을 금속유도결정화 공정에 의해 결정화하여 다결정 실리콘 박막을 형성한다. 이어서, 상기 다결정 실리콘 박막에, 채널 영역을 사이에 두고 소스/드레인 영역을 각각 형성하고, 상기 채널 영역 상에 게이트 절연막을 개재하며 게이트 전극을 형성한다. 따라서, 본 발명은 상기 다결정 실리콘 박막 결정화 단계 전에 상기 평탄화공정에 의해 상기 금속층의 두께를 조절하여 상기 비정질 실리콘 박막에 첨가할 금속의 양을 조절할 수 있으므로 상기 결정화된 다결정 실리콘 박막 내에 잔존하는 금속을 제거하기 위한 세정공정을 생략할 수 있을 뿐만 아니라 상기 다결정 실리콘 박막 내에 잔존하는 금속의 양을 최소화하여 양질의 다결정 실리콘 박막을 형성할 수가 있다.
다결정 실리콘 박막 트랜지스터, 금속유도결정화, 평탄화공정, 버퍼 절연막

Description

다결정 실리콘 박막 트랜지스터 및 그 제조방법{polysilicon thin film transistor and method for manufacturing the same}
도 1은 본 발명에 의한 다결정 실리콘 박막 트랜지스터를 나타낸 단면구조도.
도 2a 내지 도 2f는 본 발명에 의한 다결정 실리콘 박막 트랜지스터의 제조방법을 나타낸 공정순서도.
본 발명은 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 잔존 금속의 제거를 위한 세정공정을 생략하면서도 금속유도결정화 방법을 이용하여 비정질 실리콘 박막(amorphous silicon thin film)을 다결정 실리콘 박막(polysilicon thin film)으로 결정화하도록 한 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor)는 전계효과 이동도가 낮기 때문에 주변 구동회로에 사용하기가 적합하지 않다. 그러므로, 상기 비정질 실리콘 박막 트랜지스터를 패널 이외의 다른 기판 상에 집적한 후 상기 패널에 별도로 전기적 연결을 하여야 한다. 상기 비정질 실리콘 박막 트랜지스터 대신에 다결정 실리콘 박막 트랜지스터를 사용할 경우, 소자의 크기를 축소하여 개구율을 높일 수가 있으므로 고화질의 구현에 유리하고 무엇보다도 전계효과 이동도가 좋기 때문에 주변 구동회로를 패널 상에 집적할 수가 있고 나아가 제조공정의 비용을 절감할 수 있다. 이를 위해, 특성이 좋은 다결정 실리콘을 대면적 유리기판 상에 제조 가능하여야 하고, 상기 유리기판 상에 상기 다결정 실리콘 박막을 직접 결정 형태로 증착하는 것보다는 비정질 실리콘 박막을 증착한 후 재결정화시킴으로써 결정립 크기가 큰 다결정 실리콘 박막을 제조하는 것이 바람직하다.
상기 비정질 실리콘 박막의 결정화방법은 크게 엑시머 레이저 어닐링(excimer laser annealing: ELA) 방법과, 고상결정화(solid phase crystallization: SPC) 방법으로 구분할 수 있다. 상기 엑시머 레이저 어닐링(ELA) 방법은 레이저를 이용하여 상기 비정질 실리콘 박막의 극히 일부분만을 용융시킴으로써 결정화시키는 방법이고, 상기 고상결정화(SPC) 방법은 비정질 실리콘을 용융 없이 열처리함으로써 결정화시키는 방법이다.
상기 엑시머 레이저 어닐링(ELA) 방법의 경우, 비정질 실리콘이 용융된 상태에서 재결정화하므로 결정립 내에 존재하는 결함이 적고 비정질 실리콘 박막의 극 히 일부분만을 레이저를 흡수하여 용융하므로 유리기판이 가열되지 않는 장점이 있고, 그 결과 상기 유리기판의 열적 부담 없이 우수한 특성을 나타내는 박막 트랜지스터를 제조할 수가 있다. 그러나, 제조공정의 비용이 많고, 균일성 및 재현성이 좋지 않은 단점이 있는데, 이는 패널 전면에 걸쳐 균일한 특성이 요구되는 디스플레이의 응용에 큰 장애 요인으로 작용한다.
상기 고상결정화 방법의 경우, 비교적 간단한 방법으로 균일한 다결정 실리콘 박막을 제조할 수 있는 장점이 있으나, 결정화를 위해서는 대면적의 유리기판을 사용하기 어려운 600℃의 온도에서 수십 시간의 장시간 동안 열처리가 필요한 단점이 있다.
따라서, 상기 열처리 온도를 낮추기 위한 많은 연구가 진행되어왔고, 그 중 대표적인 방법은 비정질 실리콘 박막에 소량의 금속 원소를 가한 후 열처리하는 방법, 즉 금속유도결정화(metal induced crystallization: MIC) 방법이다.
상기 금속유도결정화 방법은 금(Au), 구리(Cu), 알루미늄(Al), 니켈(Ni), 파라듐(Pd) 등 많은 금속을 이용하고, 그 중 니켈(Ni)과 알루미늄(Al)이 최근에 들어 주목을 받고 있다. 니켈(Ni)은 실리콘과 반응하여 실리콘과 결정구조와 격자상수가 거의 비슷한 니켈 실리사이드를 형성하는데, 이것이 핵 생성 사이트(site)로 작용한다. 그러므로, 스퍼터링(sputtering), 진공증착(vacuum evaporation) 또는 금속성분을 함유한 금속용액을 이용하여 상기 비정질 실리콘 박막에 금속을 첨가할 수가 있다.
그러나, 상기 비정질 실리콘에 상기 금속을 접촉하여 열처리하면, 다결정 실 리콘 박막이 결정화되지만, 상기 결정화된 다결정 실리콘 박막 내에 상기 금속이 잔류한다. 상기 잔류한 금속은 상기 결정화된 다결정 실리콘 박막을 이용하여 제조한 박막 트랜지스터의 누설전류를 증가시키는 등 박막 트랜지스터의 특성을 열화시키는 주요 원인으로 작용한다. 상기 결정화된 다결정 실리콘 박막이 상기 금속에 의해 오염되는 단점이 있으므로 상기 다결정 실리콘 박막의 결정화 후에도 여전히 잔존할 가능성이 높은 상기 금속을 제거하기 위해, 니켈(Ni)의 경우 H2SO4 및 H2O2의 끓는 혼합 용액 내에서 상기 기판을 세정하는 공정을 진행한 후 희석된(buffered) 불산 용액 내에서 상기 기판을 세정하는 공정을 반드시 수행하지 않으면 안 되는 문제점이 있었다.
따라서, 본 발명의 목적은 잔존 금속의 제거를 위한 세정공정을 생략하면서도 다결정 실리콘 박막을 금속유도결정화 방법에 의해 제조하도록 하는데 있다.
본 발명의 다른 목적은 비정질 실리콘 박막에 첨가하는 금속의 양을 미리 조절함으로써 상기 비정질 실리콘 박막의 결정화 후에 잔존 금속의 양을 최소화하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 다결정 실리콘 박막 트랜지 스터는, 기판; 상기 기판의 일부 영역 상에 형성된 소정의 절연막; 상기 절연막을 사이에 두고, 상기 기판 상에 각각 이격하여 형성되는 금속층; 상기 절연막 상에 형성되는 다결정 실리콘 박막의 채널 영역; 상기 채널 영역을 사이에 두고 상기 채널 영역과 일체로 연결되며, 상기 각각의 금속층 상에 대응하여 형성되는 다결정 실리콘 박막의 소스/드레인 영역; 및 상기 채널 영역 상에, 게이트 절연막을 개재하며 형성되는 게이트 전극을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 다결정 실리콘 박막은 금속유도결정화에 의해 비정질 실리콘 박막으로부터 결정화될 수 있다. 또한, 상기 다결정 실리콘 박막의 상부면은 상기 금속층의 상부면과 평탄화되는 것이 바람직하다.
바람직하게는, 상기 기판은 절연성 투명 기판인 것이 가능하다.
또한, 이와 같은 목적을 달성하기 위한 다결정 실리콘 박막 트랜지스터의 제조방법은, 기판 상의 일부 영역에 소정의 절연막을 형성하는 단계; 상기 절연막을 사이에 두고, 상기 기판 상에 금속층을 각각 이격하여 형성하는 단계; 상기 절연막과 상기 각각의 금속층 상에 비정질 실리콘 박막을 증착하는 단계; 및 상기 비정질 실리콘 박막을 금속유도화재결정 방법에 의해 다결정 실리콘 박막으로 결정화하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 다결정 실리콘 박막에, 채널 영역을 가운데 두고 소스/드레인 영역을 형성하는 단계; 및 상기 채널 영역 상에 게이트 절연막을 개재하며 게이트 전극을 형성하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 금속층을 형성하는 단계는, 상기 절연막을 포함하여 상기 기판 상에 상기 금속층을 증착하는 단계; 및 상기 금속층을 평탄화공정에 의해 평탄화하여 상기 절연막을 사이에 두고, 상기 금속층을 각각 이격하여 형성하는 단계를 포함할 수 있다.
바람직하게는, 상기 평탄화공정에 의해 상기 금속층의 잔존 두께를 조절함으로써 상기 다결정 실리콘 박막 내의 잔존하는 상기 금속층의 금속 양을 조절할 수 있다.
바람직하게는, 상기 금속유도화재결정 방법은 급속열처리공정과, 로(furnace)를 이용한 열처리공정 중 어느 하나를 이용하여 상기 다결정 실리콘 박막을 형성할 수 있다.
바람직하게는, 상기 금속유도화재결정 방법은 상기 다결정 실리콘 박막을 형성한 후 상기 다결정 실리콘 박막 내의 결함을 제거하기 위해 상기 다결정 실리콘 박막을 레이저에 의해 조사할 수 있다.
또한, 이와 같은 목적을 달성하기 위한 다결정 실리콘 박막 트랜지스터의 제조방법은, 기판 상의 일부 영역에 소정의 절연막을 형성하는 단계; 상기 절연막을 사이에 두고, 상기 기판 상에 금속층을 각각 이격하여 형성하는 단계; 및 상기 절연막과 상기 각각의 금속층 상에 비정질 실리콘 박막을 증착하면서 상기 기판을 소정의 온도로 유지함으로써 인시튜(in-situ) 상태로 상기 비정질 실리콘 박막을 금속유도화재결정 방법에 의해 다결정 실리콘 박막으로 결정화하는 단계를 포함할 수 있다.
이하, 본 발명에 의한 다결정 실리콘 박막 트랜지스터 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 의한 다결정 실리콘 박막 트랜지스터를 나타낸 단면구조도이다. 도 1을 참조하면, 본 발명의 다결정 실리콘 박막 트랜지스터는 기판, 예를 들어 절연성 투명 기판(10), 버퍼 절연막(21), 금속층(23), 다결정 실리콘 박막(27), 게이트 절연막(29), 게이트 전극(31)을 포함하는 구조를 갖고 있다. 또한, 상기 다결정 실리콘 박막(27)은 비정질 실리콘 박막을 금속유도결정화 공정에 의해 결정화한 박막으로서, 채널 영역(27a) 및 소스/드레인 영역(27b),(27c)을 갖는다.
여기서, 상기 버퍼 절연막(21)은 상기 기판(10) 상의 버퍼 절연막 형성 영역에 배치되고, 상기 금속층(23)은 상기 버퍼 절연막(21)을 사이에 두고 상기 기판(10) 상의 금속층 형성 영역에 각각 배치되고, 상기 채널 형성 영역(27a)은 상기 버퍼 절연막(21) 상에 배치되고, 상기 소스/드레인 영역(27b),(27c)은 각각의 금속층(23) 상에 대응하여 배치되고, 상기 게이트 전극(31)은 상기 채널 영역(27a) 상에 게이트 절연막(29)을 개재하며 배치된다.
또한, 상기 버퍼 절연막(21)과 상기 금속층(23)의 상부면은 하나의 동일한 평탄화공정에 의해 평탄화되므로 상기 버퍼 절연막(21) 상에 상기 금속층(23)이 전혀 존재하지 않다. 따라서, 상기 버퍼 절연막(21) 상의 다결정 실리콘층(27) 내에 잔존하는 상기 금속층(23)의 금속 양을 최소화할 수가 있다. 그러므로, 종래의 금 속유도결정화 방법의 문제점 즉, H2SO4 및 H2O2의 끓는 혼합 용액 내에서 기판을 세정하는 공정을 진행한 후 희석된(buffered) 불산 용액 내에서 기판을 세정하는 공정을 추가로 진행하는 문제점을 해소할 수가 있다.
더욱이, 상기 금속층(23)의 잔존 두께를 조절할 경우, 상기 금속층(23)의 잔존 금속 양을 조절할 수 있으므로 상기 금속층(23) 상의 다결정 실리콘 박막(27)의 입자 크기를 조절하여 상기 다결정 실리콘 박막(27)의 품질을 향상시킬 수 있다. 이는, 상기 잔존 금속 양이 많으면 상기 다결정 실리콘 박막의 입자 크기가 작아지는 반면에 상기 잔존 금속 양이 적으면 상기 다결정 실리콘 박막의 입자 크기가 커지기 때문이다.
또한, 상기 금속층(23)의 잔존 두께를 조절함으로써 상기 잔존 금속 양을 조절할 수 있으므로 상기 금속층(23)의 잔존 두께를 예를 들어 10Å~30Å의 두께로 하면 금속유도결정화 공정에 결정화된 다결정 실리콘 박막(27) 내에 잔존하는 금속 양을 최소화할 수가 있다.
따라서, 본 발명은 다결정 실리콘 박막 결정화 단계 전에 비정질 실리콘 박막에 첨가할 금속의 양을 조절할 수 있으므로 상기 결정화된 다결정 실리콘 박막 내에 잔존하는 금속을 제거하기 위한 세정공정을 생략할 수 있을 뿐만 아니라 상기 다결정 실리콘 박막 내에 잔존하는 금속의 양을 최소화하여 양질의 다결정 실리콘 박막을 형성할 수가 있다. 그 결과, 양질의 다결정 실리콘 박막 트랜지스터를 형성하는 것이 가능하고 나아가 양질의 디스플레이 제품을 제조할 수가 있다.
도 2a 내지 도 2f는 본 발명에 의한 다결정 실리콘 박막 트랜지스터의 제조방법을 나타낸 공정순서도이다. 도 2a를 참조하면, 먼저, 기판, 예를 들어 절연성 투명 기판(10)을 준비한다. 상기 기판(10)은 예를 들어 능동형 유기발광소자 등의 박막 트랜지스터 형성 영역을 포함하고, 상기 박막 트랜지스터 형성 영역은 소스 형성 영역(11), 드레인 형성 영역(13) 및 채널 형성 영역(15)으로 구분될 수 있다. 이어서, 통상적인 증착공정을 이용하여 기판, 예를 들어 절연성 투명 기판(10)의 전역 상에 버퍼 절연막(21)을 수백 내지 수천 Å의 두께로 증착한다. 한편, 상기 버퍼 절연막(21)은 예를 들어 버퍼 산화막 등의 단층구조로 형성한 것처럼 구성되어 있으나, 도시하지 않았지만 하층의 질화막과 상층의 버퍼 산화막으로 구성된 다층구조로 형성하는 것도 가능하다.
그런 다음, 통상적인 사진식각공정을 이용하여 상기 소스 형성 영역(11)과 드레인 형성 영역(13)의 버퍼 절연막(21)을 제거함으로써 상기 채널 형성 영역(15)에만 상기 버퍼 절연막(21)의 패턴을 형성한다.
도 2b를 참조하면, 이후, 스퍼터링 공정, 이빔(e-beam) 공정, 진공증착 공정 등을 이용하여 상기 버퍼 절연막(21)의 패턴을 포함한 상기 기판(10)의 전면 상에 비정질 실리콘 박막의 금속유도 결정화를 위한 금속층(23)을 예를 들어 100Å 정도의 두께로 증착한다. 여기서, 상기 금속층(23)은 금(Au), 구리(Cu), 알루미늄(Al), 니켈(Ni), 파라듐(Pd) 등의 금속층으로 구성될 수 있다.
도 2c를 참조하면, 그런 다음, 통상적인 평탄화공정, 예를 들어 화학적 기계적 연마(chemical mechanical polishing: CMP) 공정 또는 에치백(etch-back) 공정 등을 이용하여 상기 버퍼 절연막(21) 상의 금속층(23)을 제거함과 아울러 상기 소스 형성 영역(11)과 드레인 형성 영역(13)의 기판(10) 상에만 각각 잔존하는 상기 금속층(23)의 패턴을 형성한다.
따라서, 본 발명은 상기 평탄화공정의 완료 후에 버퍼 절연막(21) 상에 상기 금속층(23)이 존재하지 않으므로 상기 버퍼 절연막(21) 상에 형성할 다결정 실리콘층 내에 잔존하는 상기 금속층(23)의 금속 양을 최소화할 수가 있다. 그러므로, 종래의 금속유도결정화 방법의 문제점 즉, H2SO4 및 H2O2의 끓는 혼합 용액 내에서 기판을 세정하는 공정을 진행한 후 희석된(buffered) 불산 용액 내에서 기판을 세정하는 공정을 추가로 진행하는 문제점을 해소할 수가 있다.
더욱이, 본 발명은 상기 평탄화하는 두께를 조절하여 상기 금속층(23)의 잔존 두께를 조절하고 상기 금속층(23)의 잔존 금속 양을 조절할 수 있으므로 상기 금속층(23)의 패턴 상에 형성할, 후속의 공정에 의해 결정화하는 다결정 실리콘 박막의 입자 크기를 조절하여 상기 다결정 실리콘 박막의 품질을 향상시킬 수 있다. 이는, 상기 잔존 금속 양이 많으면 상기 다결정 실리콘 박막의 입자 크기가 작아지는 반면에 상기 잔존 금속 양이 적으면 상기 다결정 실리콘 박막의 입자 크기가 커지기 때문이다.
또한, 상기 금속층(23)의 잔존 두께를 조절함으로써 상기 잔존 금속 양을 조절할 수 있으므로 상기 금속층(23)의 잔존 두께를 예를 들어 10Å~30Å의 두께로 하면 도 2e에 도시된 금속유도결정화 단계에 의해 결정화된 다결정 실리콘 박막(27) 내에 잔존하는 금속 양을 최소화할 수가 있다.
도 2d를 참조하면, 이어서, 통상적인 비정질 실리콘 박막 증착공정을 실시하여 상기 기판(10) 상에 비정질 실리콘 박막(25)을 증착한다. 즉, 비정질 실리콘 박막을 증착하기 위한 증착챔버(미도시) 내에 상기 기판(10)을 장착하고, 상기 증착챔버 내의 압력 등을 비정질 실리콘 박막의 증착에 적합한 조건으로 설정하여 상기 버퍼 절연막(21)과 금속층(23)을 포함한 상기 기판(10) 상에 비정질 실리콘 박막(25)을 500~1000Å의 두께로 증착한다.
도 2e를 참조하면, 그 다음에, 금속유도결정화 방법을 이용하여 도 2d에 도시된 소스/드레인 형성 영역(11),(13) 및 채널 형성 영역(15)의 비정질 실리콘 박막(25)을 결정화함으로써 다결정 실리콘 박막(27)을 형성한다. 이때, 상기 다결정 실리콘 박막(27) 내에 잔존하는 금속 양을 최소화하는 것이 바람직하다.
한편, 상기 비정질 실리콘 박막(25)을 증착할 때, 상기 기판(10)의 온도를 500℃ 정도의 온도로 유지함으로써 상기 비정질 실리콘 박막(25)을 증착하면서 인시튜(in-situ) 상태로 상기 다결정 실리콘 박막(27)을 형성할 수 있다. 참조를 위해, 진공증착법으로 다결정 실리콘 박막을 바로 형성하는 방법은 Lim et al. Apply Phys. Lett. 66, 2888(1995)의 참고문헌에 개시되어 있고, 진공증착법으로 마이크로 크리스탈 실리콘(μc-Si) 박막을 형성하는 방법은 kim et al. International Meeting on Information Display, 1025,(2005)의 참고문헌에 개시되어 있다.
또한, 상기 비정질 실리콘 박막(25)을 증착한 후 별도의 급속 열처리(rapid thermal annealing: RTA) 장치(미도시) 또는 일반적인 열처리공정을 위한 로(furnace)(미도시) 내에서 열처리하여 재결정화함으로써 상기 다결정 실리콘 박막(27)을 형성할 수 있고, 추가로 상기 다결정 실리콘 박막(27) 내의 존재하는 결함을 제거하기 위해 상기 다결정 실리콘 박막(17)에 레이저, 예를 들어 엑시머 레이저 등을 재조사하는 것도 가능하다.
상기 급속 열처리(RTA) 장치를 이용한 열처리는, 상기 금속층(23)이 니켈(Ni)인 경우, 상기 기판(10)의 손상을 방지하기 위해 600℃ 정도의 온도에서 약 5분 이내의 시간 동안에 진행하는 것이 바람직하다. 상기 열처리에 전기장이나 자기장을 추가할 경우 상기 온도를 더 낮추거나 상기 시간을 더 단축할 수 있는데, 이는 Yoon et al., J. Appl. Phys. 84, 6463,(1998)의 참고문헌에 개시되어 있다.
도 2f를 참조하면, 통상적인 공정을 진행하여 상기 소스/드레인 형성 영역(11),(13)의 다결정 실리콘 박막(27)을 고농도의 불순물로 도핑함으로써 상기 채널 형성 영역(12)의 채널 영역(27a)을 가운데 두고 소스/드레인 영역(27b),(27c)을 형성하고, 상기 채널 영역(27a) 및 소스/드레인 영역(27b),(27c)을 포함한 기판(10) 상에 게이트 절연막(29)을 증착하고, 상기 게이트 절연막(29)을 개재하며 상기 채널 영역(27a) 상에 게이트 전극(31)을 형성하여 본 발명의 다결정 실리콘 박막 트랜지스터를 완성한다.
따라서, 본 발명은 다결정 실리콘 박막 결정화 단계 전에 비정질 실리콘 박막에 첨가할 금속의 양을 조절할 수 있으므로 상기 결정화된 다결정 실리콘 박막 내에 잔존하는 금속을 제거하기 위한 세정공정을 생략할 수 있을 뿐만 아니라 상기 다결정 실리콘 박막 내에 잔존하는 금속의 양을 최소화하여 양질의 다결정 실리콘 박막을 형성할 수가 있다. 그 결과, 양질의 다결정 실리콘 박막 트랜지스터를 형성하는 것이 가능하고 나아가 양질의 디스플레이 제품을 제조할 수가 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 다결정 실리콘 박막 트랜지스터 및 그 제조방법은 기판의 일부분에 버퍼 절연막을 형성하고, 상기 버퍼 절연막을 포함한 기판 상에 금속층을 증착하고, 상기 버퍼 절연막 상의 금속층을 제거하기 위해 상기 버퍼 절연막과 상기 버퍼 절연막 외측의 상기 금속층을 평탄화공정에 의해 평탄화한다. 그 다음에, 상기 버퍼 절연막과 금속층 상에 비정질 박막을 증착하고, 상기 비정질 실리콘 박막을 금속유도결정화 공정에 의해 결정화하여 다결정 실리콘 박막을 형성한다. 이어서, 상기 다결정 실리콘 박막에, 채널 영역을 사이에 두고 소스/드레인 영역을 각각 형성하고, 상기 채널 영역 상에 게이트 절연막을 개재하며 게이트 전극을 형성한다.
따라서, 본 발명은 상기 다결정 실리콘 박막 결정화 단계 전에 상기 평탄화공정에 의해 상기금속층의 두께를 조절하여 상기 비정질 실리콘 박막에 첨가할 금속의 양을 조절할 수 있으므로 상기 결정화된 다결정 실리콘 박막 내에 잔존하는 금속을 제거하기 위한 세정공정을 생략할 수 있을 뿐만 아니라 상기 다결정 실리콘 박막 내에 잔존하는 금속의 양을 최소화하여 양질의 다결정 실리콘 박막을 형성할 수가 있다. 그 결과, 양질의 다결정 실리콘 박막 트랜지스터를 형성하는 것이 가능하고 나아가 양질의 디스플레이 제품을 제조할 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (11)

  1. 기판;
    상기 기판의 일부 영역 상에 형성된 소정의 절연막;
    상기 절연막을 사이에 두고, 상기 기판 상에 각각 이격하여 형성되는 금속층;
    상기 절연막 상에 형성되는 다결정 실리콘 박막의 채널 영역;
    상기 채널 영역을 사이에 두고 상기 채널 영역과 일체로 연결되며, 상기 각각의 금속층 상에 대응하여 형성되는 다결정 실리콘 박막의 소스/드레인 영역; 및
    상기 채널 영역 상에, 게이트 절연막을 개재하며 형성되는 게이트 전극을 포함하는 다결정 실리콘 박막 트랜지스터.
  2. 제1 항에 있어서, 상기 다결정 실리콘 박막은 금속유도결정화에 의해 비정질 실리콘 박막으로부터 결정화된 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  3. 제1 항 또는 제2 항에 있어서, 상기 다결정 실리콘 박막의 상부면은 상기
    금속층의 상부면과 평탄화된 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  4. 제1 항에 있어서, 상기 기판은 절연성 투명 기판인 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
  5. 기판 상의 일부 영역에 소정의 절연막을 형성하는 단계;
    상기 절연막을 사이에 두고, 상기 기판 상에 금속층을 각각 이격하여 형성하는 단계;
    상기 절연막과 상기 각각의 금속층 상에 비정질 실리콘 박막을 증착하는 단계; 및
    상기 비정질 실리콘 박막을 금속유도결정 방법에 의해 다결정 실리콘 박막으로 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  6. 제5 항에 있어서, 상기 다결정 실리콘 박막에, 채널 영역을 가운데 두고 소스/드레인 영역을 형성하는 단계; 및
    상기 채널 영역 상에 게이트 절연막을 개재하며 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  7. 제5 항 또는 제6 항에 있어서, 상기 금속층을 형성하는 단계는,
    상기 절연막을 포함하여 상기 기판 상에 상기 금속층을 증착하는 단계; 및
    상기 금속층을 평탄화공정에 의해 평탄화하여 상기 절연막을 사이에 두고, 상기 금속층을 각각 이격하여 형성하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  8. 제7 항에 있어서, 상기 평탄화공정에 의해 상기 금속층의 잔존 두께를 조절함으로써 상기 다결정 실리콘 박막 내의 잔존하는 상기 금속층의 금속 양을 조절하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  9. 제5 항에 있어서, 상기 금속유도결정 방법은 급속열처리공정과, 로(furnace)를 이용한 열처리공정 중 어느 하나를 이용하여 상기 다결정 실리콘 박막을 형성하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  10. 제9 항에 있어서, 상기 금속유도결정 방법은 상기 다결정 실리콘 박막을 형 성한 후 상기 다결정 실리콘 박막 내의 결함을 제거하기 위해 상기 다결정 실리콘 박막을 레이저에 의해 조사하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  11. 기판 상의 일부 영역에 소정의 절연막을 형성하는 단계;
    상기 절연막을 사이에 두고, 상기 기판 상에 금속층을 각각 이격하여 형성하는 단계; 및
    상기 절연막과 상기 각각의 금속층 상에 비정질 실리콘 박막을 증착하면서 상기 기판을 소정의 온도로 유지함으로써 인시튜(in-situ) 상태로 상기 비정질 실리콘 박막을 금속유도결정 방법에 의해 다결정 실리콘 박막으로 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법.
KR1020050115595A 2005-11-30 2005-11-30 다결정 실리콘 박막 트랜지스터 및 그 제조방법 KR101035752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115595A KR101035752B1 (ko) 2005-11-30 2005-11-30 다결정 실리콘 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115595A KR101035752B1 (ko) 2005-11-30 2005-11-30 다결정 실리콘 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070056646A KR20070056646A (ko) 2007-06-04
KR101035752B1 true KR101035752B1 (ko) 2011-05-20

Family

ID=38354383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115595A KR101035752B1 (ko) 2005-11-30 2005-11-30 다결정 실리콘 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101035752B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146995B1 (ko) 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488958B1 (ko) * 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP2005159307A (ja) * 2003-11-22 2005-06-16 Samsung Sdi Co Ltd 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488958B1 (ko) * 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
JP2005159307A (ja) * 2003-11-22 2005-06-16 Samsung Sdi Co Ltd 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法

Also Published As

Publication number Publication date
KR20070056646A (ko) 2007-06-04

Similar Documents

Publication Publication Date Title
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
KR20030007093A (ko) 반도체장치 및 그 제작방법
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
JP5291055B2 (ja) 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法
JP4082459B2 (ja) 表示装置の製造方法
JP3432187B2 (ja) 半導体装置の製造方法
US7662681B2 (en) Method for fabricating reverse-staggered thin film transistor
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
JP2009088106A (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
JP2002151410A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR101035752B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
JPH10173196A (ja) 半導体装置およびその製造方法
JP3981532B2 (ja) 半導体装置の製造方法
JP2003068642A (ja) 半導体装置およびその製造方法
JP3392325B2 (ja) 液晶表示装置
JP2001326176A (ja) 半導体装置およびその製造方法
KR101040984B1 (ko) 비정질 물질의 상변화 방법
KR100796607B1 (ko) 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법
TW200952172A (en) Polycrystalline silicon layer, thin film transistor comprising the same, and fabricating method of the same
JPH07249574A (ja) 半導体作製方法および薄膜トランジスタ作製方法
JPH08148425A (ja) 半導体装置およびその製造方法
KR20040019594A (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JP3981517B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee