JP4082459B2 - 表示装置の製造方法 - Google Patents
表示装置の製造方法 Download PDFInfo
- Publication number
- JP4082459B2 JP4082459B2 JP2005113935A JP2005113935A JP4082459B2 JP 4082459 B2 JP4082459 B2 JP 4082459B2 JP 2005113935 A JP2005113935 A JP 2005113935A JP 2005113935 A JP2005113935 A JP 2005113935A JP 4082459 B2 JP4082459 B2 JP 4082459B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- display device
- manufacturing
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011261 inert gas Substances 0.000 claims description 11
- 230000007547 defect Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 93
- 239000010408 film Substances 0.000 description 58
- 239000010409 thin film Substances 0.000 description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000004381 surface treatment Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021472 group 8 element Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
Description
本発明は，表示装置の製造方法に関し，さらに詳細には，薄膜トランジスタを備える表示装置の製造方法に関する。
表示装置において，単位画素が各々の単位画素駆動回路を有する場合を能動マトリックス表示装置と称する。この単位画素駆動回路は，画素電極に印加される電流又は電圧を制御するための少なくても一つの薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ； 以下，“ＴＦＴ”と称する）を備える。
このＴＦＴは，半導体層，ゲート電極及びソース／ドレーン電極を備え，上記半導体層の種類によって区分することもできる。詳細には，半導体層が多結晶シリコン層である場合を多結晶シリコンＴＦＴと称し，非晶質シリコン層である場合を非晶質シリコンＴＦＴと称される。かかる多結晶シリコンＴＦＴは，チャンネル領域におけるキャリア移動度が非晶質シリコンＴＦＴよりも高く，高解像度を有する表示装置を具現することができる。また，多結晶シリコンＴＦＴの高いキャリア移動度は，表示装置の基板に画素部及び画素部を駆動するための回路部を同時に形成することを可能とする。これは，駆動回路チップの実装費用を低減することができる。
このように，表示装置が一つの基板上に画素部及び回路部を同時に備える場合には，画素部の薄膜トランジスタと回路部の薄膜トランジスタとが，異なる特性を要求される場合がある。しかしながら，一つの基板上に異なる電気的特性を有する画素部ＴＦＴと回路部ＴＦＴを形成することは困難である。
したがって，本発明は，上記従来技術の問題点を解決するためになされたもので，その目的は，一つの基板上に異なる電気的特性を有する画素ＴＦＴと回路ＴＦＴを容易に形成することが可能な新規かつ改良された表示装置の製造方法を提供することにある。
上記課題を解決するために，本発明の第１の観点によれば，画素領域及び前記画素領域の周辺部に位置する回路領域を備える基板を提供する段階と，前記画素領域及び前記回路領域上に第１の半導体層及び第２の半導体層を各々形成する段階と，Ｏ ２ ，Ｎ ２ Ｏ，Ｈ ２ 及び不活性気体よりなる群から選択される少なくとも一つを含有するプラズマを用いて，前記第１の半導体層を選択的に表面処理して，前記第１の半導体層表面の格子欠陥密度を増加させる段階と，前記第２の半導体層及び前記表面処理された第１の半導体層上にゲート絶縁膜を形成する段階と，前記ゲート絶縁膜上に前記第１の半導体層及び前記第２の半導体層と各々重畳される第１のゲート電極及び第２のゲート電極を形成する段階と，を含むことを特徴とする表示装置の製造方法が提供される。
また，前記第１の半導体層を表面処理する段階は，プラズマを使用して実行し，前記プラズマは，Ｏ２，Ｎ２Ｏ，Ｈ２及び不活性気体よりなる群から選択される少なくとも一つを含有する，如く構成するのが好ましい。
また，前記第１の半導体層を選択的に表面処理する段階は，前記第２の半導体層上にマスクパターンを形成して前記第１の半導体層を露出させる段階と，前記露出された第１の半導体層をプラズマを使用して表面処理する段階と，を含む如く構成するのが好ましい。また，前記マスクパターンは，フォトレジストパターンである，如く構成するのが好ましい。
また，前記表示装置の製造方法は，前記第２の半導体層及び前記表面処理された第１の半導体層上にゲート絶縁膜を形成する段階と，前記ゲート絶縁膜上に前記第１の半導体層及び前記第２の半導体層と各々重畳される第１のゲート電極及び第２のゲート電極を形成する段階と，を含む，如く構成するのが好ましい。
また，前記表示装置の製造方法は，前記第１の半導体層と接続する第１のドレーン電極を形成する段階と，前記第１のドレーン電極と電気的に接続する画素電極を形成する段階と，をさらに含む，如く構成するのが好ましい。また，前記画素電極上に少なくとも発光層を備える有機機能膜を形成する段階と，前記有機機能膜上に対向電極を形成する段階と，をさらに含む，如く構成するのが好ましい。
上記課題を解決するため，本発明の第２の観点によれば，画素領域及び前記画素領域の周辺部に位置する回路領域を備える基板を提供する段階と，前記画素領域及び前記回路領域上に第１の半導体層及び第２の半導体層を各々形成する段階と，前記第１の半導体層を不活性気体プラズマを使用して選択的に表面処理する段階と，前記第２の半導体層及び前記表面処理された第１の半導体層上にゲート絶縁膜を形成する段階と，前記ゲート絶縁膜上に前記第１の半導体層及び前記第２の半導体層と各々重畳される第１のゲート電極及び第２のゲート電極を形成する段階と，を含むことを特徴とする表示装置の製造方法が提供される。
本発明によれば，画素薄膜トランジスタの半導体層を選択的に表面処理して画素薄膜トランジスタの半導体層表面の格子欠陥密度を増加させる容易な方法を使用することにより，一つの基板上に異なる電気的特性を有する画素薄膜トランジスタと回路薄膜トランジスタを形成することができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
まず，図１に基づいて，第１の実施の形態にかかる表示装置の製造方法について説明する。なお，図１Ａ〜図１Ｃは，第１の実施の形態にかかる表示装置の製造方法を工程段階別に示す断面図である。
まず，図１Ａに示すように，画素領域（Ａ）と，画素領域（Ａ）の周辺部に位置する回路領域（Ｂ）と，を備える基板１０を提供する。なお，画素領域（Ａ）は，表示装置の画像が形成される部分として，単位画素に限定して示した領域である。回路領域（Ｂ）は，画素領域（Ａ）に表示される画像を駆動及び制御するための回路が形成される領域として，一つの薄膜トランジスタに限定して示した領域である。一方，基板１０は，ガラス，石英，サファイア，単結晶シリコン又はプラスチック基板により形成することができる。
基板１０上にバッファ層１３を形成することができる。このバッファ層１３は，シリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜又はこれらの多重層により形成することができる。
このバッファ層１３上に非晶質シリコン膜を積層する。非晶質シリコン膜をＳＰＣ（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法，ＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）法，ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）法又はＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）を使用して結晶化することにより，多結晶シリコン膜を形成する。この多結晶シリコン膜をパターニングして，画素領域（Ａ）及び回路領域（Ｂ）上に第１の半導体層２１及び第２の半導体層３１を各々形成する。
次に，第１の半導体層２１を選択的に表面処理して第１の半導体層２１の表面の格子欠陥密度を増加させる。第１の半導体層２１の表面処理は，プラズマを使用して実行することができる。このプラズマは，Ｏ２，Ｎ２Ｏ，Ｈ２及び不活性気体よりなる群から選択される少なくとも一つを含有することができる。不活性気体は，Ｎ２と周期律表上の８族元素，詳しくは，Ｎ２，Ｈｅ及びＡｒよりなる群から選択される少なくとも一つである。プラズマ内に加速された粒子は，第１の半導体層２１の表面と物理的に衝突して第１の半導体層２１の表面の格子欠陥密度を増加させる。そして，プラズマ内にＯ２，Ｎ２Ｏ又はＨ２のような反応性気体が含有された場合，化学的反応より物理的衝突が優勢になるようにプラズマのエネルギーを調節して第１の半導体層２１を表面処理することができる。
詳細には，第１の半導体層２１を選択的に表面処理する工程は，第２の半導体層３１上にマスクパターン９９を形成して第１の半導体層２１を露出させ，露出された第１の半導体層２１をプラズマを使用して表面処理する。このマスクパターン９９は，フォトレジストパターンにより形成できる。
図１Ｂに示すように，マスクパターン（図１Ａの９９）を除去して第２の半導体層３１を露出させる。露出された第２の半導体層３１及び表面処理された第１の半導体層２１上にゲート絶縁膜３３を形成する。このゲート絶縁膜３３は，物理気相蒸着法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）又は化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使用して形成することができる。このとき，ゲート絶縁膜３３は，半導体層２１，３１の表面粗度によって形成される。したがって，不活性気体プラズマにより表面処理されることにより，表面格子欠陥密度が増加された第１の半導体層２１とゲート絶縁膜３３との間の界面特性は，表面処理されなかった第２の半導体層３１とゲート絶縁膜３３との間の界面特性に比べて不良になる。ゲート絶縁膜３３は，ＬＰＣＶＤ，ＡＰＣＶＤ又はＰＥＣＶＤ法を使用して形成することができる。ゲート絶縁膜３３は，シリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜又はこれらの多重層により形成することができる。また，ゲート絶縁膜３３は，８００〜１５００Åの厚さに形成することができる。
次に，ゲート絶縁膜３３上にゲート導電膜を積層してそのゲート絶縁膜をパターニングすることにより，第１の半導体層２１及び第２の半導体層３１と各々重畳される第１のゲート電極２５及び第２のゲート電極３５を形成する。このゲート電極２５，３５上に層間絶縁膜４０を形成する。この層間絶縁膜４０内に第１の半導体層２１の両端部を露出させる第１のコンタクトホール及び第２の半導体層３１の両端部を露出させる第２のコンタクトホールを形成する。このコンタクトホールが形成された基板上にソース／ドレーン導電膜を積層し，そのソース／ドレーン導電膜をパターニングして，第１のコンタクトホールを通じて第１の半導体層２１の両端部と各々接続する第１のソース電極２７ａ及び第１のドレーン電極２７ｂ，そして，第２のコンタクトホールを通じて第２の半導体層３１の両端部と各々接続する第２のソース電極３７ａ及び第２のドレーン電極３７ｂを形成する。
第１の半導体層２１，第１のゲート電極２５及び第１のソース／ドレーン電極２７ａ，２７ｂは，画素薄膜トランジスタを形成する。一方，第２の半導体層３１，第２のゲート電極３５及び第２のソース／ドレーン電極３７ａ，３７ｂは，回路薄膜トランジスタを形成する。第１の半導体層２１の表面格子欠陥及び第１の半導体層２１とゲート絶縁膜３３との間の比較的粗い界面は，画素薄膜トランジスタが動作する際に電荷のトラップ及び散乱を誘発するので，画素薄膜トランジスタのＳ−ｆａｃｔｏｒ値を回路薄膜トランジスタに比べて増加させることができる。したがって，大きいＳ−ｆａｃｔｏｒ値を有する画素薄膜トランジスタが有機電界発光表示装置の発光素子に電気的に連結された駆動薄膜トランジスタの場合，発光素子の階調表示を容易に制御することが可能になる。一方，一般的に回路薄膜トランジスタは，スイッチング特性が重要なのでＳ−ｆａｃｔｏｒ値が小さくなければならない。結果的に，第１の半導体層を選択的に表面処理して第１の半導体層の表面の格子欠陥密度を増加させる容易な方法を使用して一つの基板上に異なる電気的特性を有する画素薄膜トランジスタと回路薄膜トランジスタを形成することができる。
次に，ソース／ドレーン電極２７ａ，２７ｂ，３７ａ，３７ｂ上にパシベーション膜４５を形成する。このパシベーション膜４５内に第１のドレーン電極２７ｂを露出させるビアホールを形成する。ビアホールが形成された基板上に画素導電膜を形成し，その画素導電膜をパターニングして画素領域（Ａ）のパシベーション膜４５上にビアホールを通じて第１のドレーン電極２７ｂと電気的に接続する画素電極５０を形成する。
図１Ｃに示すように，画素電極５０上に画素電極５０の少なくとも一部を露出させる開口部を有する画素定義膜５５を形成する。開口部内に露出された画素電極５０上に少なくとも発光層を備える有機機能膜６０を形成する。この有機機能膜６０上に対向電極７０を形成する。
上記実施形態に基づいて，画素及び回路薄膜トランジスタを製造したので，その実施例を以下に説明する。
＜画素及び回路薄膜トランジスタの製造例１＞
画素領域と回路領域を備える基板上に非晶質シリコン膜を積層し，その非晶質シリコン膜をＥＬＡ法を使用して結晶化することにより多結晶シリコン膜を形成した。この多結晶シリコン膜をパターニングすることにより，画素領域及び回路領域上に第１の半導体層及び第２の半導体層を各々形成した。第２の半導体層上にフォトレジストパターンを形成して第１の半導体層を露出させた。露出された第１の半導体層を５０００ｓｃｃｍのＨｅ，１００ｓｃｃｍのＯ２，ＲＦパワー３００Ｗ，圧力６６０Ｐａの条件で１２０秒間表面処理した。
画素領域と回路領域を備える基板上に非晶質シリコン膜を積層し，その非晶質シリコン膜をＥＬＡ法を使用して結晶化することにより多結晶シリコン膜を形成した。この多結晶シリコン膜をパターニングすることにより，画素領域及び回路領域上に第１の半導体層及び第２の半導体層を各々形成した。第２の半導体層上にフォトレジストパターンを形成して第１の半導体層を露出させた。露出された第１の半導体層を５０００ｓｃｃｍのＨｅ，１００ｓｃｃｍのＯ２，ＲＦパワー３００Ｗ，圧力６６０Ｐａの条件で１２０秒間表面処理した。
次に，このフォトレジストパターンを除去して第２の半導体層及び表面処理された第１の半導体層上にＰＥＣＶＤ法を使用してゲート絶縁膜を形成した。このゲート絶縁膜上に導電膜を積層して導電膜をパターニングすることにより，第１の半導体層及び第２の半導体層と各々重畳される第１のゲート電極及び第２のゲート電極を形成した。その後，ゲート電極上に層間絶縁膜を形成した。この層間絶縁膜内にコンタクトホールを形成し，コンタクトホールが形成された基板上に導電膜を積層してパターニングし，第１の半導体層の両端部と各々接続する第１のソース電極及び第１のドレーン電極，そして，第２の半導体層の両端部と各々接続する第２のソース電極及び第２のドレーン電極を形成した。このようにして，第１の半導体層，第１のゲート電極及び第１のソース／ドレーン電極を備える画素薄膜トランジスタ及び第２の半導体層，第２のゲート電極及び第２のソース／ドレーン電極を備える回路薄膜トランジスタを製造した。
＜画素及び回路薄膜トランジスタの製造例２＞
第１の半導体層の表面を５０００ｓｃｃｍのＨｅ，５００ｓｃｃｍのＯ２，ＲＦパワー７００Ｗの，圧力６００Ｐａの条件で，１２０秒間処理したこと以外は，上記製造例１と同一の方法により画素及び回路薄膜トランジスタを製造した。
第１の半導体層の表面を５０００ｓｃｃｍのＨｅ，５００ｓｃｃｍのＯ２，ＲＦパワー７００Ｗの，圧力６００Ｐａの条件で，１２０秒間処理したこと以外は，上記製造例１と同一の方法により画素及び回路薄膜トランジスタを製造した。
＜画素及び回路薄膜トランジスタの比較例＞
第１の半導体層及び第２の半導体層を形成した後，第１の半導体層を表面処理しないで第１の半導体層及び第２の半導体層上にゲート絶縁膜を形成したこと以外は，製造例１と同一な方法により画素及び回路薄膜トランジスタを製造した。
第１の半導体層及び第２の半導体層を形成した後，第１の半導体層を表面処理しないで第１の半導体層及び第２の半導体層上にゲート絶縁膜を形成したこと以外は，製造例１と同一な方法により画素及び回路薄膜トランジスタを製造した。
上記製造例１，２及び比較例による画素及び回路薄膜トランジスタのＳ−ｆａｃｔｏｒ及び標準偏差について，表１に示す。
表１に示すように，不活性気体プラズマを使用して画素薄膜トランジスタの半導体層を選択的に表面処理した製造例の場合は，画素薄膜トランジスタのＳ−ｆａｃｔｏｒが回路薄膜トランジスタに比べて大きいことが分かる。このように，一つの基板上に異なる電気的特性を有する画素薄膜トランジスタと回路薄膜トランジスタを形成することができる。
以上，添付の図面を参照しながら本発明の好適な実施の形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
１０ 基板
１３ バッファ層
２１ 第１の半導体層
２５ 第１のゲート電極
２７ａ 第１のソース電極
２７ｂ 第１のドレーン電極
３１ 第２の半導体層
３３ ゲート絶縁膜
３５ 第２のゲート電極
３７ａ 第２のソース電極
３７ｂ 第２のドレーン電極
４５ パシベーション膜
５０ 画素電極
５５ 画素定義膜
６０ 有機機能膜
７０ 対向電極
９９ マスクパターン
１３ バッファ層
２１ 第１の半導体層
２５ 第１のゲート電極
２７ａ 第１のソース電極
２７ｂ 第１のドレーン電極
３１ 第２の半導体層
３３ ゲート絶縁膜
３５ 第２のゲート電極
３７ａ 第２のソース電極
３７ｂ 第２のドレーン電極
４５ パシベーション膜
５０ 画素電極
５５ 画素定義膜
６０ 有機機能膜
７０ 対向電極
９９ マスクパターン
Claims (11)
- 画素領域及び前記画素領域の周辺部に位置する回路領域を備える基板を提供する段階と，
前記画素領域及び前記回路領域上に第１の半導体層及び第２の半導体層を各々形成する段階と，
Ｏ２，Ｎ２Ｏ，Ｈ２及び不活性気体よりなる群から選択される少なくとも一つを含有するプラズマを用いて，前記第１の半導体層を選択的に表面処理して，前記第１の半導体層表面の格子欠陥密度を増加させる段階と，
前記第２の半導体層及び前記表面処理された第１の半導体層上にゲート絶縁膜を形成する段階と，
前記ゲート絶縁膜上に前記第１の半導体層及び前記第２の半導体層と各々重畳される第１のゲート電極及び第２のゲート電極を形成する段階と，
を含む，ことを特徴とする表示装置の製造方法。 - 前記第１の半導体層を選択的に表面処理する段階は，
前記第２の半導体層上にマスクパターンを形成して前記第１の半導体層を露出させる段階と，
前記露出された第１の半導体層をプラズマを使用して表面処理する段階と，
を含む，ことを特徴とする請求項１に記載の表示装置の製造方法。 - 前記マスクパターンは，フォトレジストパターンである，ことを特徴とする請求項２に記載の表示装置の製造方法。
- 前記第１の半導体層と接続する第１のドレーン電極を形成する段階と，
前記第１のドレーン電極と電気的に接続する画素電極を形成する段階と，
をさらに含む，ことを特徴とする請求項１に記載の表示装置の製造方法。 - 前記画素電極上に少なくとも発光層を備える有機機能膜を形成する段階と，
前記有機機能膜上に対向電極を形成する段階と，
をさらに含む，ことを特徴とする請求項４に記載の表示装置の製造方法。 - 画素領域及び前記画素領域の周辺部に位置する回路領域を備える基板を提供する段階と，
前記画素領域及び前記回路領域上に第１の半導体層及び第２の半導体層を各々形成する段階と，
前記第１の半導体層を不活性気体プラズマを使用して選択的に表面処理する段階と，
前記第２の半導体層及び前記表面処理された第１の半導体層上にゲート絶縁膜を形成する段階と，
前記ゲート絶縁膜上に前記第１の半導体層及び前記第２の半導体層と各々重畳される第１のゲート電極及び第２のゲート電極を形成する段階と，
を含む，ことを特徴とする表示装置の製造方法。 - 前記第１の半導体層を選択的に表面処理する段階は，
前記第２の半導体層上にマスクパターンを形成して前記第１の半導体層を露出させる段階と，
前記露出された第１の半導体層を不活性気体プラズマを使用して表面処理する段階と，
を含む，ことを特徴とする請求項６に記載の表示装置の製造方法。 - 前記マスクパターンは，フォトレジストパターンである，ことを特徴とする請求項７に記載の表示装置の製造方法。
- 前記不活性気体は，Ｎ２，Ｈｅ及びＡｒよりなる群から選択される少なくとも一つからなる，ことを特徴とする請求項６に記載の表示装置の製造方法。
- 前記第１の半導体層と接続する第１のドレーン電極を形成する段階と，
前記第１のドレーン電極と電気的に接続する画素電極を形成する段階と，
をさらに含む，ことを特徴とする請求項６に記載の表示装置の製造方法。 - 前記画素電極上に少なくとも発光層を備える有機機能膜を形成する段階と，
前記有機機能膜上に対向電極を形成する段階と，
をさらに含む，ことを特徴とする請求項１０に記載の表示装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050873A KR100623691B1 (ko) | 2004-06-30 | 2004-06-30 | 표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006019701A JP2006019701A (ja) | 2006-01-19 |
| JP4082459B2 true JP4082459B2 (ja) | 2008-04-30 |
Family
ID=35514522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005113935A Active JP4082459B2 (ja) | 2004-06-30 | 2005-04-11 | 表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8796122B2 (ja) |
| JP (1) | JP4082459B2 (ja) |
| KR (1) | KR100623691B1 (ja) |
| CN (1) | CN1716532B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI270213B (en) * | 2005-09-30 | 2007-01-01 | Au Optronics Corp | Low temperature poly-silicon thin film transistor display and method of fabricated the same |
| KR101263652B1 (ko) * | 2006-07-25 | 2013-05-21 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 이의 제조 방법 |
| KR101402261B1 (ko) * | 2007-09-18 | 2014-06-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 |
| JP5015705B2 (ja) * | 2007-09-18 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置 |
| CN102479752B (zh) * | 2010-11-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、有源矩阵背板及其制造方法和显示器 |
| CN103715226A (zh) * | 2013-12-12 | 2014-04-09 | 京东方科技集团股份有限公司 | Oled阵列基板及其制备方法、显示面板及显示装置 |
| KR102304726B1 (ko) * | 2015-03-27 | 2021-09-27 | 삼성디스플레이 주식회사 | 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치 |
| US10319880B2 (en) * | 2016-12-02 | 2019-06-11 | Innolux Corporation | Display device |
| KR102519086B1 (ko) | 2017-10-25 | 2023-04-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR20210081710A (ko) * | 2019-12-24 | 2021-07-02 | 엘지디스플레이 주식회사 | 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법 |
| KR20210102557A (ko) | 2020-02-11 | 2021-08-20 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476691A (en) * | 1994-01-21 | 1995-12-19 | International Business Machines, Inc. | Surface treatment of magnetic recording heads |
| JP3109968B2 (ja) * | 1994-12-12 | 2000-11-20 | キヤノン株式会社 | アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法 |
| US6462722B1 (en) | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| JP2000208771A (ja) * | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| US6674136B1 (en) * | 1999-03-04 | 2004-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having driver circuit and pixel section provided over same substrate |
| JP2001085392A (ja) * | 1999-09-10 | 2001-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| US6169041B1 (en) * | 1999-11-01 | 2001-01-02 | United Microelectronics Corp. | Method for enhancing the reliability of a dielectric layer of a semiconductor wafer |
| KR100344777B1 (ko) * | 2000-02-28 | 2002-07-20 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터를 포함하는 소자 제조방법 |
| JP2002231955A (ja) | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 表示装置およびその製造方法 |
| US6793980B2 (en) * | 2001-06-28 | 2004-09-21 | Fuji Xerox Co., Ltd. | Method of forming photo-catalytic film made of titanium oxide on base material and laminated material thereof |
| JP4544809B2 (ja) * | 2001-07-18 | 2010-09-15 | 三星電子株式会社 | 液晶表示装置 |
| KR100853220B1 (ko) | 2002-04-04 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| JP4454921B2 (ja) * | 2002-09-27 | 2010-04-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20040054433A (ko) * | 2002-12-18 | 2004-06-25 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장의 스위칭 소자 또는구동소자의 제조방법 |
| KR100699995B1 (ko) * | 2004-09-02 | 2007-03-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
-
2004
- 2004-06-30 KR KR1020040050873A patent/KR100623691B1/ko active IP Right Grant
-
2005
- 2005-04-11 JP JP2005113935A patent/JP4082459B2/ja active Active
- 2005-06-29 CN CN2005100821150A patent/CN1716532B/zh active Active
- 2005-06-30 US US11/170,486 patent/US8796122B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8796122B2 (en) | 2014-08-05 |
| CN1716532A (zh) | 2006-01-04 |
| KR20060001716A (ko) | 2006-01-06 |
| CN1716532B (zh) | 2010-05-26 |
| JP2006019701A (ja) | 2006-01-19 |
| KR100623691B1 (ko) | 2006-09-19 |
| US20060003505A1 (en) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4082459B2 (ja) | 表示装置の製造方法 | |
| US6821828B2 (en) | Method of manufacturing a semiconductor device | |
| JP5393726B2 (ja) | 半導体装置の作製方法 | |
| KR101263726B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR20030007093A (ko) | 반도체장치 및 그 제작방법 | |
| US7303981B2 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| JP2006114871A (ja) | 半導体素子及びその製造方法 | |
| CN101034669A (zh) | 薄膜晶体管及其制造方法 | |
| JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
| US7091110B2 (en) | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer | |
| JP2009088106A (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| US9202828B2 (en) | Organic light-emitting display apparatus | |
| KR20050051446A (ko) | 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101419239B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 표시장치의 제조 방법 | |
| KR100611656B1 (ko) | 표시장치 및 그의 제조방법 | |
| JPH07193245A (ja) | 薄膜トランジスタの製造方法 | |
| KR20050105870A (ko) | 박막 트랜지스터의 제조방법 | |
| KR100683664B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| KR20050105867A (ko) | 박막트랜지스터의 제조 방법 | |
| JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JP2001320055A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2003197522A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4082459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |