CN1716532B - 制备显示装置的方法 - Google Patents
制备显示装置的方法 Download PDFInfo
- Publication number
- CN1716532B CN1716532B CN2005100821150A CN200510082115A CN1716532B CN 1716532 B CN1716532 B CN 1716532B CN 2005100821150 A CN2005100821150 A CN 2005100821150A CN 200510082115 A CN200510082115 A CN 200510082115A CN 1716532 B CN1716532 B CN 1716532B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- electrode
- pixel
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000007547 defect Effects 0.000 claims abstract description 9
- 238000004381 surface treatment Methods 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 19
- 239000011261 inert gas Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 112
- 238000002360 preparation method Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101100070541 Podospora anserina (strain S / ATCC MYA-4624 / DSM 980 / FGSC 10383) het-S gene Proteins 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
在本发明提供了一种制备显示装置的方法。该方法包括提供具有像素区域和在像素区域外围的电路区域的基板。分别在像素区域和电路区域形成第一半导体层和第二半导体层。选择性地对第一半导体层进行表面处理以增加第一半导体层的表面晶格缺陷密度。
Description
技术领域
本发明涉及制备显示装置的方法，更具体地，本发明涉及制备具有薄膜晶体管(TFT)的显示装置的方法。
背景技术
在其中每个单位像素具有单位像素驱动电路的平板显示装置被称为有源矩阵显示装置。单位像素驱动电路包括至少一个薄膜晶体管(TFT)来控制施加到像素电极的电流或电压。
TFT包括半导体层、栅电极以及源极和漏电极，并且根据半导体层的类型分类。具体地，TFT在半导体层是由多晶硅层形成时被称为多晶硅TFT，在半导体层是由非晶硅层形成时被称为非晶硅TFT。对于多晶硅TFT，沟道区域中的载流子迁移率比非晶硅TFT高，从而可以实现高分辨率的显示装置。此外，多晶硅TFT的高的载流子迁移率使得像素部分以及驱动该像素部分的电路部分可以同时形成在显示装置的基板上。如上所述，当显示装置在同一基板上包括像素部分和电路部分时，在像素部分中的薄膜晶体管和在电路部分中的薄膜晶体管彼此间可以具有不同的规格。但是，在同一基板上形成彼此间具有不同电气特性的像素TFT和电路TFT则富有挑战。
发明内容
所以，本发明通过提供一种能够在一个基板上形成具有不同电特性的像素TFT和电路TFT的显示装置制备方法，从而解决了上述与传统装置有关的问题。
在本发明的一个示例性实施例中，提供一种制备显示装置的方法。该方法包括提供具有像素区域和在像素区域外围的电路区域的基板。可以分别在像素区域和电路区域上形成第一半导体层和第二半导体层。选择性地对第一半导体层进行表面处理以增加第一半导体层的表面晶格缺陷密度从而增大像素TFT的S因子。
第一半导体层的表面处理可以使用等离子体进行。该等离子体包括至少一种选自由O2、N2O、H2和惰性气体所构成的组的材料。
选择性地对第一半导体层进行表面处理包括：在第二半导体层上形成掩模图案以显露第一半导体层；以及使用等离子体对第一半导体层进行表面处理。掩模图案可以是光刻胶图案。
该方法还包括：在第二半导体层和经表面处理的第一半导体层上形成栅极绝缘层；以及在栅极绝缘层上形成第一栅电极和第二栅电极，第一栅电极和第二栅电极分别重叠第一半导体层和第二半导体层。
此外，该方法还包括：形成耦合到第一半导体层的第一漏电极；以及形成耦合到第一漏电极的像素电极。这里，该方法还包括：在像素电极上形成至少具有发射层的有机功能层；以及在有机功能层上形成反电极。
在本发明的另一个示范性实施例中，提供一种制备显示装置的方法。该方法包括提供具有像素区域和在像素区域外围的电路区域的基板。可以分别在像素区域和电路区域上形成第一半导体层和第二半导体层。可以使用惰性气体等离子体选择性地对第一半导体层进行表面处理。
附图说明
参考附图根据本发明的特定示范性实施例对本发明的上述和其他特征进行说明。
图1A、1B和1C是示出了本发明实施例的显示装置的制备方法的横截面示意图。
具体实施方式
以下，将参考附图对本发明进行更加全面地说明，在附图中示出了本发明的优选实施例。但是，本发明可以以不同的形式形成并不应该被解释为限于这里所阐述的实施例。相反，这些实施例被提供来使得本说明书全面而完整，并且向本领域的技术人员完全地传达本发明的范围。在附图中，为了清楚夸大了层和区域的厚度。整个说明书中，类似的数字指代类似的元件。
图1A、1B和1C是示出了本发明实施例的显示装置的制备方法的横截面示意图。
参考图1A，提供了基板10，基板10具有像素区域A和设置在像素区域A外围的电路区域B。像素区域A是显示图像的区域。在图中，单位像素被示出为像素区域。这里，电路区域B被示出为一个薄膜晶体管，它是形成驱动和控制显示在像素区域A上的图像的电路的区域。此外，基板10可以由玻璃、石英、蓝宝石、单晶硅或塑料制成。
缓冲层13可以形成在基板10上。缓冲层13可以由氧化硅层、氮化硅层、氮氧化硅层或它们的叠层制成。
可以在缓冲层13上沉积非晶硅层。通过将该非晶硅层结晶可以形成多晶硅层，结晶方法可以使用固相结晶(SPC)方法、准分子激光(ELA)方法、顺序横向固化(SLS)方法或金属诱导结晶(MIC)方法。通过图案化多晶硅层，可以分别在像素区域A和电路区域B上形成第一半导体层21和第二半导体层31。
接下来可以对第一半导体层21进行选择性的表面处理，以增加第一半导体层21的表面晶格缺陷密度。可以使用等离子体对第一半导体层21进行表面处理。该等离子体可以包含至少一种选自由O2、N2O、H2和惰性气体所构成的组的材料。惰性气体可以是N2或在周期表中第18族中的元素。第18族中的元素可以是He或Ar。在等离子体中被加速的颗粒可以物理碰撞第一半导体层21以增加第一半导体层21的表面晶格缺陷密度。而且，当等离子体中包含比如O2、N2O、H2的反应气体时，可以控制等离子体的能量，使得在对第一半导体层21进行表面处理时，物理碰撞超过化学反应。
具体地，对第一半导体层21进行选择性的表面处理包括在第二半导体层31上形成掩模图案99以显露第一半导体层21，并且使用等离子体对第一半导体层21进行表面处理。该掩模图案99可以是光刻胶图案。
参考图1B，掩模图案(图1A中的99)被去除以显露第二半导体层31。在显露的第二半导体层31和经表面处理的第一半导体层21上形成栅极绝缘层33。可以通过物理气相沉积(PVD)方法或化学气相沉积(CVD)方法形成栅极绝缘层33。栅极绝缘层33可以沿半导体层21和31的表面形成，并且栅极绝缘层33和第一半导体层21之间的界面与栅极绝缘层33和第二半导体层31之间的界面相比，可以具有差的电特性。该电特性之间的差别部分地由于第一半导体层21的表面由惰性气体等离子体处理过但第二半导体层31的表面未处理过而产生。具体地，第一半导体层21的表面处理趋向于增加第一半导体层21中的表面晶格缺陷密度。栅极绝缘层33可以使用LPCVD、APCVD或PECVD方法或普通技术人员所公知的类似的方法形成。栅极绝缘层33可以由氧化硅层、氮化硅层、氮氧化硅层或它们的叠层制成。此外，栅极绝缘层33可以形成为约800到约1500
的厚度。
可以通过在栅极绝缘层33上沉积栅极导电层并对该栅极导电层构图，分别形成重叠第一半导体层21和第二半导体层31的第一栅电极25和第二栅电极35。可以在栅电极25和35上形成层间绝缘层40。在层间绝缘层40中，可以形成显露第一半导体层21两个端部的第一接触孔和形成显露第二半导体层31两个端部的第二接触孔。在基板上接触孔形成的区域中可以沉积源极和漏极导电层，可以对该源极和漏极导电层构图以分别形成通过第一接触孔连接到第一半导体层21两个端部的第一源电极27a和第一漏电极27b，和分别形成通过第二接触孔连接到第二半导体层31两个端部的第二源电极37a和第二漏电极37b。
第一半导体层21、第一栅电极25、第一源电极27a和第一漏电极27b形成了像素TFT。此外，第二半导体层31、第二栅电极35、第二源电极37a和第二漏电极37b形成了电路TFT。第一半导体层21的表面晶格缺陷和第一半导体层21和栅极绝缘层33之间相对粗糙的界面导致在运行像素TFT时对电荷的捕获和散射。所以，像素TFT的S因子可以比电路TFT的要大。因此，当具有较大S因子的像素TFT耦合到电致发光(EL)显示装置的电致发光元件的驱动TFT时，该EL元件的灰度可以很容易地控制。但是，由于电路TFT通常被用作开关TFT，所以它的S因子应当不大。于是，通过选择性地对第一半导体层进行表面处理以增加第一半导体层上的晶格缺陷密度，可以在一个基板上制备具有不同电特性的像素TFT和电路TFT。
可以在源和漏电极27a、27b、37a、37b上形成钝化层45。在钝化层45中可以形成显露第一漏电极27b的通路孔。在基板上形成通路孔的位置可以形成像素导电层，并且可以对该像素导电层构图以在钝化层45上形成通过通路孔电连接到第一漏电极27b的像素电极50。
参考图1C，可以像素电极50上形成像素界定层55，像素界定层55具有显露至少部分像素电极50的开口。可以在开口中显露的像素电极50上形成至少具有发射层的有机功能层60。有机功能层60上可以形成反电极70。
现在将对示范性实例进行说明以全面理解本发明。
像素TFT和电路TFT的制备示例1
在具有像素区域和电路区域的基板上沉积非晶硅层，通过ELA方法将该非晶硅层结晶来形成多晶硅层。对该多晶硅层构图以分别在像素区域和电路区域形成第一半导体层和第二半导体层。在第二半导体层上形成光刻胶图案以显露第一半导体层。在660Pa的气压、300W的RF功率以及5000sccm的He和100sccm的O2的条件下，对显露的第一半导体层进行表面处理120秒。去除光刻胶，并且通过PECVD方法在第二半导体层和经表面处理的第一半导体层上形成栅极绝缘层。在栅极绝缘层上沉积导电层并对其构图，从而分别形成重叠第一半导体层和第二半导体层的第一栅电极和第二栅电极。在栅电极上形成层间绝缘层。在层间绝缘层中形成接触孔，在基板上形成接触孔的位置沉积并构图导电层。因此，形成分别连接到第一半导体层两个端部的第一源电极和第一漏电极，并形成分别连接第二半导体层两个端部的第二源电极和第二漏电极。于是，制备了具有第一半导体层、第一栅电极、第一源电极和第一漏电极的像素TFT，并且制备了具有第二半导体层、第二栅电极、第二源电极和第二漏电极的电路TFT。
像素TFT和电路TFT的制备示例2
除了在660Pa的气压、700W的RF功率以及500sccm的He和500sccm的O2的条件下对第一半导体层进行表面处理120秒外，制备示例2的像素TFT和电路TFT以与制备示例1同样的方式制备。
像素TFT和电路TFT的比较示例
在形成第一半导体层和第二半导体层之后，在没有对第一半导体层进行表面处理的情形下在第一半导体层和第二半导体层上形成栅极绝缘层，除此之外，像素TFT和电路TFT以与制备示例1同样的方式制备。
根据制备示例1和2以及比较示例的像素TFT和电路TFT的S因子和标准偏差示出在表1中。
表1
参考表1，可以发现，在像素TFT的半导体层由惰性气体等离子体选择性表面处理的情形中，像素TFT的S因子比电路TFT的要大。所以，可以在同一基板上制备具有不同电特性的像素TFT和电路TFT。
如上所述，根据本发明，通过对像素TFT的半导体层进行选择性的表面处理来增加该像素TFT的表面上的晶格缺陷的密度，可以在同一基板上制备具有不同电特性的像素TFT和电路TFT。
虽然已经参考本发明的特定的示范性实施例对本发明进行了说明，但是本领域的技术人员应当理解，在不背离权利要求及其等同方案所界定的本发明的精神和范围的情形下，可以对本发明进行各种修改和变化。
本申请要求于2004年6月30日提交的韩国专利申请No.2004-50873的优先权，并且所公开的内容以全文引用方式结合于此。
Claims (12)
1.一种制备显示装置的方法，包括：
提供具有像素区域和在所述像素区域外围的电路区域的基板；
在所述像素区域上形成第一半导体层，在所述电路区域上形成第二半导体层，所述第一半导体层和第二半导体层为多晶硅层；以及
在660Pa的气压、300W的射频功率及5000sccm的He和100sccm的O2的条件下，选择性地对所述第一半导体层进行表面处理120秒以增加所述第一半导体层的表面晶格缺陷密度从而增大像素TFT的S因子。
2.根据权利要求1的方法，其中，选择性地对所述第一半导体层进行表面处理包括：
在所述第二半导体层上形成掩模图案以显露所述第一半导体层；以及
使用等离子体对所述第一半导体层进行表面处理。
3.根据权利要求2的方法，其中，所述掩模图案是光刻胶图案。
4.根据权利要求1的方法，还包括：
在所述第二半导体层和所述经表面处理的第一半导体层上形成栅极绝缘层；以及
在所述栅极绝缘层上形成第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极分别重叠所述第一半导体层和所述第二半导体层。
5.根据权利要求1的方法，还包括：
形成耦合到所述第一半导体层的第一漏电极；以及
形成耦合到所述第一漏电极的像素电极。
6.根据权利要求5的方法，还包括：
在所述像素电极上形成至少具有发射层的有机功能层；以及
在所述有机功能层上形成反电极。
7.一种制备显示装置的方法，包括：
提供具有像素区域和在所述像素区域外围的电路区域的基板；
在所述像素区域形成第一半导体层，在所述电路区域上形成第二半导体层，所述第一半导体层和第二半导体层为多晶硅层；以及
在660Pa的气压、700W的射频功率及500sccm的He和500sccm的O2的条件下，选择性地对所述第一半导体层进行表面处理120秒以增加所述第一半导体层的表面晶格缺陷密度从而增大像素TFT的S因子。
8.根据权利要求7的方法，其中选择性地对所述第一半导体层进行表面处理包括：
在所述第二半导体层上形成掩模图案以显露所述第一半导体层；以及
使用惰性气体等离子体对所述第一半导体层进行表面处理。
9.根据权利要求8的方法，其中，所述掩模图案是光刻胶图案。
10.根据权利要求7的方法，还包括：
在所述第二半导体层和所述经表面处理的第一半导体层上形成栅极绝缘层；以及
在所述栅极绝缘层上形成第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极分别重叠所述第一半导体层和所述第二半导体层。
11.根据权利要求7的方法，还包括：
形成耦合到所述第一半导体层的第一漏电极；以及
形成耦合到第一漏电极的像素电极。
12.根据权利要求11的方法，还包括：
在所述像素电极上形成至少具有发射层的有机功能层；以及
在所述有机功能层上形成反电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR50873/04 | 2004-06-30 | ||
| KR1020040050873A KR100623691B1 (ko) | 2004-06-30 | 2004-06-30 | 표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1716532A CN1716532A (zh) | 2006-01-04 |
| CN1716532B true CN1716532B (zh) | 2010-05-26 |
Family
ID=35514522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005100821150A Active CN1716532B (zh) | 2004-06-30 | 2005-06-29 | 制备显示装置的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8796122B2 (zh) |
| JP (1) | JP4082459B2 (zh) |
| KR (1) | KR100623691B1 (zh) |
| CN (1) | CN1716532B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI270213B (en) * | 2005-09-30 | 2007-01-01 | Au Optronics Corp | Low temperature poly-silicon thin film transistor display and method of fabricated the same |
| KR101263652B1 (ko) * | 2006-07-25 | 2013-05-21 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 이의 제조 방법 |
| KR101402261B1 (ko) * | 2007-09-18 | 2014-06-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 |
| JP5015705B2 (ja) * | 2007-09-18 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置 |
| CN102479752B (zh) * | 2010-11-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 薄膜晶体管、有源矩阵背板及其制造方法和显示器 |
| CN103715226A (zh) * | 2013-12-12 | 2014-04-09 | 京东方科技集团股份有限公司 | Oled阵列基板及其制备方法、显示面板及显示装置 |
| KR102304726B1 (ko) * | 2015-03-27 | 2021-09-27 | 삼성디스플레이 주식회사 | 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치 |
| US10319880B2 (en) * | 2016-12-02 | 2019-06-11 | Innolux Corporation | Display device |
| KR102519086B1 (ko) | 2017-10-25 | 2023-04-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR20210081710A (ko) * | 2019-12-24 | 2021-07-02 | 엘지디스플레이 주식회사 | 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법 |
| KR20210102557A (ko) | 2020-02-11 | 2021-08-20 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1397822A (zh) * | 2001-07-18 | 2003-02-19 | 三星电子株式会社 | 液晶显示器 |
| KR20040054433A (ko) * | 2002-12-18 | 2004-06-25 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장의 스위칭 소자 또는구동소자의 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476691A (en) * | 1994-01-21 | 1995-12-19 | International Business Machines, Inc. | Surface treatment of magnetic recording heads |
| JP3109968B2 (ja) * | 1994-12-12 | 2000-11-20 | キヤノン株式会社 | アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法 |
| US6462722B1 (en) | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| KR100654927B1 (ko) * | 1999-03-04 | 2006-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그의 제작방법 |
| JP2001085392A (ja) * | 1999-09-10 | 2001-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| US6169041B1 (en) * | 1999-11-01 | 2001-01-02 | United Microelectronics Corp. | Method for enhancing the reliability of a dielectric layer of a semiconductor wafer |
| KR100344777B1 (ko) * | 2000-02-28 | 2002-07-20 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터를 포함하는 소자 제조방법 |
| JP2002231955A (ja) | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 表示装置およびその製造方法 |
| US6793980B2 (en) * | 2001-06-28 | 2004-09-21 | Fuji Xerox Co., Ltd. | Method of forming photo-catalytic film made of titanium oxide on base material and laminated material thereof |
| KR100853220B1 (ko) | 2002-04-04 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| JP4454921B2 (ja) * | 2002-09-27 | 2010-04-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100699995B1 (ko) * | 2004-09-02 | 2007-03-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
-
2004
- 2004-06-30 KR KR1020040050873A patent/KR100623691B1/ko active IP Right Grant
-
2005
- 2005-04-11 JP JP2005113935A patent/JP4082459B2/ja active Active
- 2005-06-29 CN CN2005100821150A patent/CN1716532B/zh active Active
- 2005-06-30 US US11/170,486 patent/US8796122B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1397822A (zh) * | 2001-07-18 | 2003-02-19 | 三星电子株式会社 | 液晶显示器 |
| KR20040054433A (ko) * | 2002-12-18 | 2004-06-25 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장의 스위칭 소자 또는구동소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8796122B2 (en) | 2014-08-05 |
| KR20060001716A (ko) | 2006-01-06 |
| JP4082459B2 (ja) | 2008-04-30 |
| JP2006019701A (ja) | 2006-01-19 |
| KR100623691B1 (ko) | 2006-09-19 |
| US20060003505A1 (en) | 2006-01-05 |
| CN1716532A (zh) | 2006-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1716532B (zh) | 制备显示装置的方法 | |
| US9653519B2 (en) | Light emitting device, method of preparing the same and device for fabricating the same | |
| US7416907B2 (en) | Semiconductor device and method for forming the same | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| JP5712245B2 (ja) | 発光装置 | |
| KR101518794B1 (ko) | 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법 | |
| KR100882234B1 (ko) | 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치 | |
| US6599783B2 (en) | Method of fabricating a thin film including a protective layer as a mask | |
| JP2002246310A (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| US20090149007A1 (en) | Electronic device and method of manufacturing the same | |
| KR20090004587A (ko) | 발광 장치 | |
| KR20100029038A (ko) | 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법 | |
| TW200915395A (en) | Method of manufacturing thin film semiconductor device | |
| US20050023531A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2009088106A (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| KR20070043393A (ko) | 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JP4337555B2 (ja) | 半導体装置の製造方法 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| CN108288619A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JP2002294450A (ja) | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 | |
| KR20060007186A (ko) | 박막트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Applicant after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Applicant before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121023 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121023 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |