CN108288619A - 一种阵列基板及其制作方法、显示装置 - Google Patents
一种阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN108288619A CN108288619A CN201810033700.9A CN201810033700A CN108288619A CN 108288619 A CN108288619 A CN 108288619A CN 201810033700 A CN201810033700 A CN 201810033700A CN 108288619 A CN108288619 A CN 108288619A
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- layer
- silicon layer
- array substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 94
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 238000010301 surface-oxidation reaction Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 152
- 229910004205 SiNX Inorganic materials 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 229910021419 crystalline silicon Inorganic materials 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种阵列基板及其制作方法、显示装置，该阵列基板的制作方法包括：在一次沉积工艺中形成非晶硅层和覆盖非晶硅层的绝缘层；对非晶硅层进行处理，以使非晶硅层变成多晶硅层。通过上述方式，本申请能够解决多晶硅表面氧化而影响其中载流子浓度的问题，提高了阵列基板的工作性能。
Description
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、显示装置。
背景技术
LTPS(Low Temperature Poly-silicon，低温多晶硅)薄膜晶体管显示器是在封装过程中，利用准分子镭射作为热源，镭射光经过投射系统后，会产生能量均匀分布的镭射光束，投射于非晶硅结构的玻璃基板上，当非晶硅结构玻璃基板吸收准分子镭射的能量后，会转变成为多晶硅结构。
传统的LTPS制作过程中，先形成a-Si(非晶硅)，再使用ELA(excimer laseranneal，准分子镭射退火)将a-Si转变成p-Si(多晶硅)并图形化。在p-Si形成后，p-Si表面在空气中会被氧化，严重影响LTPS-TFT的工作性能。
发明内容
本申请主要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够解决多晶硅表面氧化而影响其中载流子浓度的问题，提高了阵列基板的工作性能。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板的制作方法，该方法包括：在一次沉积工艺中形成非晶硅层和覆盖非晶硅层的绝缘层；对非晶硅层进行处理，以使非晶硅层变成多晶硅层。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种阵列基板，该阵列基板是采用如下方法制作得到的：在一次沉积工艺中形成非晶硅层和覆盖非晶硅层的绝缘层；对非晶硅层进行处理，以使非晶硅层变成多晶硅层。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示装置，该显示装置包括阵列基板，该阵列基板是采用如下方法制作得到的：在一次沉积工艺中形成非晶硅层和覆盖非晶硅层的绝缘层；对非晶硅层进行处理，以使非晶硅层变成多晶硅层。
本申请的有益效果是：区别于现有技术的情况，本申请提供的阵列基板的制作方法包括：在一次沉积工艺中形成非晶硅层和覆盖非晶硅层的绝缘层；对非晶硅层进行处理，以使非晶硅层变成多晶硅层。通过上述方式，一方面，避免先对非晶硅转化为多晶硅后，多晶硅暴露在空气中而氧化，解决多晶硅表面氧化而影响其中载流子浓度的问题，提高了阵列基板的工作性能。另一方面，在同一制程中形成非晶硅和绝缘层，减少了一道工序，节省了制作时间和成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是现有技术中阵列基板的结构示意图；
图2是本申请提供的阵列基板的制作方法一实施例的流程示意图；
图3是本申请提供的阵列基板的制作方法一实施例中步骤22的结构示意图；
图4是本申请提供的阵列基板的制作方法另一实施例的流程示意图；
图5是本申请提供的阵列基板的制作方法又一实施例的流程示意图；
图6是本申请提供的阵列基板的制作方法又一实施例中步骤51-步骤53的结构示意图；
图7是本申请提供的阵列基板的制作方法又一实施例中步骤54的结构示意图；
图8是本申请提供的阵列基板的制作方法又一实施例中步骤55-步骤57的结构示意图；
图9是本申请提供的阵列基板的制作方法又一实施例中步骤58的结构示意图；
图10是本申请提供的阵列基板一实施例的结构示意图；
图11是本申请提供的显示装置一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
参阅图1，图1是现有技术中阵列基板的结构示意图。
以现有技术中的顶栅型为例，该顶栅型阵列基板包括层叠设置的多晶硅层13、绝缘层14以及栅极15。
由于在制作多晶硅层13的过程中，一般是先沉积一层非晶硅，然后对非晶硅进行处理后，再形成多晶硅层13。在制作绝缘层14之前，多晶硅层13暴露在空气中，多晶硅层13表面在空气中会被氧化形成一层很薄(大概5nm左右)的杂质层13a，该杂质层13a一般包括SiOx，此SiOx含有的缺陷较多，介于多晶硅层13和绝缘层14之间，在TFT工作时会捕获载流子，继而改变其中的载流子浓度，严重影响TFT的工作性能。
参阅图2，图2是本申请提供的阵列基板的制作方法一实施例的流程示意图，该方法包括：
步骤21：在一次沉积工艺中形成非晶硅层和覆盖非晶硅层的绝缘层。
其中，非晶硅又称无定形硅，单质硅的一种形态。棕黑色或灰黑色的微晶体。硅不具有完整的金刚石晶胞，纯度不高。熔点、密度和硬度也明显低于晶体硅。化学性质比晶体硅活泼。可由活泼金属(如钠、钾等)在加热下还原四卤化硅，或用碳等还原剂还原二氧化硅制得。采用辉光放电气相沉积法就得含氢的非晶硅薄膜。
其中，绝缘层可以采用SiOx、SiNx或者SiOx和SiNx的混合物。
可以理解的，上述的沉积工艺可以采用物理气相沉积(PVD)或化学气相沉积(CVD)等方式，例如，气体蒸镀。
步骤22：对非晶硅层进行处理，以使非晶硅层变成多晶硅层。
可选的，在本实施例中，主要采用准分子镭射退火(ELA)技术，将非晶硅转化为多晶硅。
ELA制备p-Si材料的温度通常低于450℃，用普通TFT玻璃即可。这种方法获得的p-Si材料的特性完全满足像素用TFT开关器件及周边驱动用TFT器件性能的要求。因为XeCl(氯化氙)准分子激光器具有较好的气体稳定性和在波长308nm处a-Si薄膜具有高吸收系数(约为106cm-1)的优点，所以一般采用XeCl准分子激光器进行生产。最初采用点状的激光束退火a-Si薄膜，速度很慢，且得到的p-Si材料缺陷很多。如果将激光束改变为线状，则可以使雷射扫描过程变得简单。
具体参阅图3，先在一次沉积工艺中形成非晶硅层12和覆盖非晶硅层的绝缘层14，然后对非晶硅层12进行准分子镭射退火处理，以使非晶硅层12变成多晶硅层13。
区别于现有技术，本实施例的阵列基板的制作方法包括：在一次沉积工艺中形成非晶硅层和覆盖非晶硅层的绝缘层；对非晶硅层进行处理，以使非晶硅层变成多晶硅层。通过上述方式，一方面，避免先对非晶硅转化为多晶硅后，多晶硅暴露在空气中而氧化，解决多晶硅表面氧化而影响其中载流子浓度的问题，提高了阵列基板的工作性能。另一方面，在同一制程中形成非晶硅和绝缘层，减少了一道工序，节省了制作时间和成本。
参阅图4，图4是本申请提供的阵列基板的制作方法另一实施例的流程示意图，该方法包括：
步骤41：通入第一混合气体，沉积非晶硅层。
步骤42：通入第二混合气体，在非晶硅层上沉积绝缘层。
其中，绝缘层可以是SiNx，具体地，第一混合气体可以是SiH4和H2的混合气体，第二混合气体可以是SiH4和NH3的混合气体。
具体地，可以利用CVD技术一次性沉积a-Si和SiNx，即在CVD过程中采用两步，第一步的气体为SiH4+H2，第二步将气体置换为SiH4+NH3，这样使用一次CVD工艺即可以形成a-Si和SiNx。
步骤43：对非晶硅层进行去氢处理。
步骤44：对去氢后的非晶硅层进行准分子镭射退火处理，以将非晶硅层变成多晶硅层。
具体地，在对a-Si进行去氢制程后再使用ELA(准分子镭射退火)将a-Si转变成p-Si多晶硅，同时SiNx已经形成不受影响；利用一次CVD的方法即形成p-Si多晶硅层和栅极绝缘层SiNx。
下面以顶栅型TFT为例对其制作方式进行详细说明。
参阅图5，图5是本申请提供的阵列基板的制作方法又一实施例的流程示意图，该制作方法包括：
步骤51：提供一基板。
其中，该基板可以是玻璃基板或者塑料基板，可以理解的，该基板只是在制作过程中作为衬底使用，在阵列基板制作完成之后，会将该基板进行剥离。
可以理解的，在下述的各个功能层的制作时，均可以采用物理气相沉积(PVD)或化学气相沉积(CVD)等方式，例如，气体蒸镀。若在形成的功能层需要进行相应的图案化处理时，可以采用光刻、显影、蚀刻、剥离等工艺制程，下面不在赘述。
步骤52：在基板上形成绝缘层。
其中，该绝缘层可以是SiOx、SiNx或者SiOx和SiNx的混合物。
步骤53：在一次沉积工艺中在绝缘层上形成非晶硅层和覆盖非晶硅层的绝缘层。
如图6所示，提供一基板10，在基板10上形成缓冲层11，在一次沉积工艺中在缓冲层11上形成非晶硅层12和覆盖非晶硅层的绝缘层14。
具体地，可以利用CVD技术一次性沉积a-Si和SiNx，即在CVD过程中采用两步，第一步的气体为SiH4+H2，第二步将气体置换为SiH4+NH3，这样使用一次CVD工艺即可以形成a-Si和SiNx。
步骤54：对非晶硅层进行处理，以使非晶硅层变成多晶硅层。
同时参阅图6和图7，对非晶硅层12进行处理，以使非晶硅层12变成多晶硅层13。
具体地，在对a-Si进行去氢制程后再使用ELA(准分子镭射退火)将a-Si转变成p-Si多晶硅，同时SiNx已经形成不受影响；利用一次CVD的方法即形成p-Si多晶硅层和栅极绝缘层SiNx。
步骤55：在绝缘层上形成栅极。
步骤56：在绝缘层和栅极上形成介电层。
步骤57：在介电层和绝缘层上形成过孔，以使多晶硅层部分裸露。
如图8所示，在绝缘层14上形成栅极15，在绝缘层14和栅极15上形成介电层16，在介电层16和绝缘层14上形成过孔，以使多晶硅层13部分裸露。
可以理解的，栅极15的形成可以是先沉积一层导电层，然后通过图案化处理形成栅极15，因此，栅极15并没有完全覆盖在绝缘层14上。所以，在介电层16和绝缘层14上形成过孔时，是在没有栅极15覆盖的位置形成的，所以过孔不会与栅极15接触。
其中，栅极为金属Mo，介电层16为SiOx、SiNx或者SiOx和SiNx的混合物。
步骤58：在介电层上形成源极和漏极，源极和漏极分别通过过孔连接多晶硅层。
如图9所示，在介电层16上形成源极171和漏极172，源极171和漏极172分别通过过孔连接多晶硅层13。
其中，源极171和漏极172为层叠设置的金属Ti、金属Al和金属Ti。
可以理解的，本实施例中的阵列基板还可以是底栅型的阵列基板，即基板10上依次层叠顺序为：缓冲层11、栅极15、栅极绝缘层14、多晶硅层13以及介电层16，源极171和漏极172分别通过介电层16和绝缘层14上形成的过孔连接多晶硅层13。
参阅图10，图10是本申请提供的阵列基板一实施例的结构示意图，该阵列基板包括层叠设置的基板10、缓冲层11、多晶硅层13、绝缘层14、栅极15、介电层16以及源极171和漏极172。其中，源极171和漏极172分别通过介电层16和绝缘层14上形成的过孔连接多晶硅层13。
其中，多晶硅层13和绝缘层14的制作方法如下：在一次沉积工艺中在绝缘层上形成非晶硅层和覆盖非晶硅层的绝缘层，对非晶硅层进行处理，以使非晶硅层变成多晶硅层。
具体地，具体地，可以利用CVD技术一次性沉积a-Si和SiNx，即在CVD过程中采用两步，第一步的气体为SiH4+H2，第二步将气体置换为SiH4+NH3，这样使用一次CVD工艺即可以形成a-Si和SiNx。在对a-Si进行去氢制程后再使用ELA(准分子镭射退火)将a-Si转变成p-Si多晶硅，同时SiNx已经形成不受影响；利用一次CVD的方法即形成p-Si多晶硅层和栅极绝缘层SiNx。
可以理解的，本实施例的阵列基板可以采用如上述的实施例中提供的制作方法制作，这里不再赘述。
参阅图11，图11是本申请提供的显示装置一实施例的结构示意图，该显示装置110包括显示面板111，该显示面板111包括阵列基板。
其中，该显示面板111可以是液晶面板，也可以是OLED面板，即上述实施例提供的阵列基板，既可以应用在液晶面板中，也可以应用在OLED面板。
结合图10，如果应用于液晶面板中，可以在源极171、漏极172以及介电层16上再设置一层平坦层，平坦层上设置公共电极，公共电极通过平坦层上的过孔与源极171或者漏极172连接。另外，该液晶面板还包括与阵列基板相对设置的彩膜基板，其中可以包括彩色滤光片和像素电极，阵列基板和彩膜基板液晶对盒后形成液晶面板。
结合图10，如果应用于OLED面板中，可以在源极171、漏极172以及介电层16上再设置一层平坦层，平坦层上依次层叠设置阳极、OLED发光材料、阴极以及封装层。其中，阳极通过平坦层上的过孔与源极171或者漏极172连接。
区别于现有技术，本实施例提供的阵列基板以及采用该阵列基板的显示装置，其中的多晶硅层在制作时，在一次沉积工艺中形成非晶硅层和覆盖非晶硅层的绝缘层；再对非晶硅层进行处理，以使非晶硅层变成多晶硅层。一方面，避免先对非晶硅转化为多晶硅后，多晶硅暴露在空气中而氧化，解决多晶硅表面氧化而影响其中载流子浓度的问题，提高了阵列基板的工作性能。另一方面，在同一制程中形成非晶硅和绝缘层，减少了一道工序，节省了制作时间，有利于降低显示装置的制作成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在一次沉积工艺中形成非晶硅层和覆盖所述非晶硅层的绝缘层；
对所述非晶硅层进行处理，以使所述非晶硅层变成多晶硅层。
2.根据权利要求1所述的制作方法，其特征在于，
所述在一次沉积工艺中形成非晶硅层和覆盖所述非晶硅层的绝缘层的步骤，包括：
通入第一混合气体，沉积所述非晶硅层；
通入第二混合气体，在所述非晶硅层上沉积所述绝缘层。
3.根据权利要求2所述的制作方法，其特征在于，
所述第一混合气体为SiH4和H2的混合气体。
4.根据权利要求2所述的制作方法，其特征在于，
所述第二混合气体为SiH4和NH3的混合气体。
5.根据权利要求1所述的制作方法，其特征在于，
所述对所述非晶硅层进行处理，以使所述非晶硅层变成多晶硅层的步骤，包括：
对所述非晶硅层进行去氢处理；
对去氢后的所述非晶硅层进行准分子镭射退火处理，以将所述非晶硅层变成多晶硅层。
6.根据权利要求1所述的制作方法，其特征在于，
所述在一次沉积工艺中形成非晶硅层和覆盖所述非晶硅层的绝缘层的步骤之前，还包括：
提供一基板；
在所述基板上形成缓冲层；
所述在一次沉积工艺中形成非晶硅层和覆盖所述非晶硅层的绝缘层的步骤，具体为：
在一次沉积工艺中在所述缓冲层上形成非晶硅层和覆盖所述非晶硅层的绝缘层。
7.根据权利要求6所述的制作方法，其特征在于，
所述对所述非晶硅层进行处理，以使所述非晶硅层变成多晶硅层的步骤之后，还包括：
在所述绝缘层上形成栅极；
在所述绝缘层和所述栅极上形成介电层；
在所述介电层和所述绝缘层上形成过孔，以使所述多晶硅层部分裸露；
在所述介电层上形成源极和漏极，所述源极和所述漏极分别通过所述过孔连接所述多晶硅层。
8.根据权利要求7所述的制作方法，其特征在于，
所述栅极为金属Mo；或
所述源极和所述漏极为层叠设置的金属Ti、金属Al和金属Ti。
9.一种阵列基板，其特征在于，所述阵列基板是采用如权利要求1-8任一项所述的制作方法制作得到的。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810033700.9A CN108288619A (zh) | 2018-01-12 | 2018-01-12 | 一种阵列基板及其制作方法、显示装置 |
| PCT/CN2018/083357 WO2019136873A1 (zh) | 2018-01-12 | 2018-04-17 | 一种阵列基板及其制作方法、显示装置 |
| US16/034,390 US11069724B2 (en) | 2018-01-12 | 2018-07-13 | Array substrate, manufacturing method thereof and display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810033700.9A CN108288619A (zh) | 2018-01-12 | 2018-01-12 | 一种阵列基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108288619A true CN108288619A (zh) | 2018-07-17 |
Family
ID=62835353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810033700.9A Pending CN108288619A (zh) | 2018-01-12 | 2018-01-12 | 一种阵列基板及其制作方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108288619A (zh) |
| WO (1) | WO2019136873A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866839A (zh) * | 2010-05-24 | 2010-10-20 | 南通大学 | 一种应用掩膜保护进行激光快速加热方法 |
| CN104766804A (zh) * | 2015-04-24 | 2015-07-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN105655404A (zh) * | 2015-12-31 | 2016-06-08 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064453A (ja) * | 2003-07-29 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタ及びその製造方法 |
| CN104658898A (zh) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | 低温多晶硅薄膜的制作方法 |
-
2018
- 2018-01-12 CN CN201810033700.9A patent/CN108288619A/zh active Pending
- 2018-04-17 WO PCT/CN2018/083357 patent/WO2019136873A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866839A (zh) * | 2010-05-24 | 2010-10-20 | 南通大学 | 一种应用掩膜保护进行激光快速加热方法 |
| CN104766804A (zh) * | 2015-04-24 | 2015-07-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN105655404A (zh) * | 2015-12-31 | 2016-06-08 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019136873A1 (zh) | 2019-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1716532B (zh) | 制备显示装置的方法 | |
| CN106876327A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| JP2006019698A (ja) | 半導体素子の製造方法及び半導体素子 | |
| JP5309387B2 (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| CN104299891B (zh) | 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置 | |
| US20020102781A1 (en) | Method for fabricating polysilicon thin film transistor | |
| CN105514123B (zh) | Ltps阵列基板的制作方法 | |
| CN105702622B (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| CN108831894A (zh) | 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板 | |
| CN108288619A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JP2003168690A (ja) | トランジスタ及びトランジスタの製造方法 | |
| KR101588448B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
| CN105762081A (zh) | 一种薄膜晶体管的制作方法 | |
| KR100452445B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JP2003197618A (ja) | 薄膜形成方法 | |
| US11069724B2 (en) | Array substrate, manufacturing method thereof and display device using the same | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100749872B1 (ko) | 실리콘 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180717 |