CN105702622B - 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 - Google Patents

低温多晶硅tft基板的制作方法及低温多晶硅tft基板 Download PDF

Info

Publication number
CN105702622B
CN105702622B CN201610068662.1A CN201610068662A CN105702622B CN 105702622 B CN105702622 B CN 105702622B CN 201610068662 A CN201610068662 A CN 201610068662A CN 105702622 B CN105702622 B CN 105702622B
Authority
CN
China
Prior art keywords
layer
amorphous silicon
heavily doped
low temperature
doped amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610068662.1A
Other languages
English (en)
Other versions
CN105702622A (zh
Inventor
卢改平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha HKC Optoelectronics Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610068662.1A priority Critical patent/CN105702622B/zh
Publication of CN105702622A publication Critical patent/CN105702622A/zh
Application granted granted Critical
Publication of CN105702622B publication Critical patent/CN105702622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明提供一种低温多晶硅TFT基板的制作方法及低温多晶硅TFT基板。本发明的低温多晶硅TFT基板的制作方法，利用化学气相沉积方法来形成N型重掺杂非晶硅层，节省一道离子掺杂的制程，且多晶硅层的图形化处理与N型重掺杂非晶硅层的图形化处理采用相同的光罩，从而节省一道光罩，降低生产成本；栅极绝缘层的厚度均匀，可有效提高TFT元件的信赖性并改善Hump现象；由于第一、第二N型重掺杂非晶硅层中掺杂的离子浓度均匀，从而避免出现过孔处源/漏极与第一、第二N型重掺杂非晶硅层的接触阻抗过大的问题，提升TFT元件特性。本发明的低温多晶硅TFT基板，制程简单，制作成本低，且TFT器件性能优异。

Description

低温多晶硅TFT基板的制作方法及低温多晶硅TFT基板
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅TFT基板的制作方法及低温多晶硅TFT基板。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin FilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，低温多晶硅(Low Temperature Poly-silicon，简称LTPS)材料是其中较为优选的一种，由于低温多晶硅的原子规则排列，载流子迁移率高，对电压驱动式的液晶显示装置而言，多晶硅薄膜晶体管由于其具有较高的迁移率，可以使用体积较小的薄膜晶体管实现对液晶分子的偏转驱动，在很大程度上缩小了薄膜晶体管所占的体积，增加透光面积，得到更高的亮度和解析度；对于电流驱动式的有源矩阵驱动式有机电致发光显示装置而言，低温多晶硅薄膜晶体管可以更好的满足驱动电流要求。
请参阅图1-5，为现有的低温多晶硅TFT基板的制作方法，其包括如下步骤：
步骤1、如图1所示，提供一基板100，在所述基板100上依次沉积缓冲层200、及非晶硅层250；
步骤2、如图2所示，采用准分子激光退火方法将所述非晶硅层250转化为多晶硅层270；
步骤3、如图3所示，采用光刻制程对所述多晶硅层270进行图形化处理，得到多晶硅岛300，对多晶硅岛300的中间区域进行P型轻掺杂，得到沟道310，然后利用一道光罩对多晶硅岛300的两端进行N型重掺杂，得到N型重掺杂区320；
步骤4、如图4所示，在所述多晶硅岛300、及缓冲层200上沉积栅极绝缘层400，在所述栅极绝缘层400上形成对应于沟道310上方的栅极500；然后利用栅极500为光罩对所述多晶硅岛300上位于N型重掺杂区320与沟道310之间的区域进行N型轻掺杂，得到N型轻掺杂区330；
步骤5、如图5所示，在所述栅极500、及栅极绝缘层400上方沉积层间绝缘层600，并在所述层间绝缘层600及栅极绝缘层400上形成对应于所述N型重掺杂区320上方的过孔610，在所述层间绝缘层600上形成源/漏极700，所述源/漏极700经由过孔610与所述N型重掺杂区320相接触。
然而，现有的低温多晶硅TFT基板的制作方法具有两个缺点：(1)对所述层间绝缘层600及栅极绝缘层400进行蚀刻以形成过孔610时，会直接蚀刻至多晶硅岛300的N型重掺杂区320，造成多晶硅薄膜损失(Loss)，由于N型重掺杂区320的离子植入一般只有一定深度，即掺杂离子主要集中在N型重掺杂区320的上层，因此若多晶硅薄膜损失较多，就会造成所述N型重掺杂区320中的离子浓度降低，进而造成过孔610处源/漏极700与所述N型重掺杂区320的接触阻抗较大；(2)若多晶硅岛300的坡角(Taper)太陡，则坡角处的栅极绝缘层400的膜厚会相对较薄，TFT器件会出现驼峰效应(Hump effect)，导致性能下降。
因此，有必要提供一种低温多晶硅TFT基板的制作方法及低温多晶硅TFT基板，以解决上述问题。
发明内容
本发明的目的在于提供一种低温多晶硅TFT基板的制作方法，可节约一道离子掺杂制程及一道光罩，从而降低生产成本，制得的低温多晶硅TFT基板可改善Hump现象，并降低源/漏极与N型重掺杂非晶硅层的接触阻抗，提升TFT元件特性。
本发明的目的还在于提供一种低温多晶硅TFT基板，制程简单，制作成本低，且TFT器件性能优异。
为实现上述目的，本发明提供一种低温多晶硅TFT基板的制作方法，包括如下步骤：
步骤1、提供一基板，在所述基板上形成缓冲层，利用化学气相沉积方法在所述缓冲层上沉积一N型重掺杂非晶硅层，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述N型重掺杂非晶硅层进行图形化处理，得到位于两侧的第一N型重掺杂非晶硅层与第二N型重掺杂非晶硅层；
步骤2、在所述第一、第二N型重掺杂非晶硅层上沉积一非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，利用与所述步骤1相同的光罩，采用负型光阻通过黄光、蚀刻制程对所述多晶硅层进行图形化处理，得到位于所述第一N型重掺杂非晶硅层与第二N型重掺杂非晶硅层之间的多晶硅段；
步骤3、在所述第一、第二N型重掺杂非晶硅层、及多晶硅段上沉积栅极绝缘层，在所述栅极绝缘层上形成对应于多晶硅段上方的栅极；然后利用栅极为光罩对所述多晶硅段的两侧进行N型轻掺杂，得到第一N型轻掺杂多晶硅层、第二N型轻掺杂多晶硅层、及位于所述第一、第二N型轻掺杂多晶硅层之间的未掺杂多晶硅层；
步骤4、在所述栅极、及栅极绝缘层上沉积层间绝缘层，并在所述层间绝缘层及栅极绝缘层上形成对应于所述第一、第二N型重掺杂非晶硅层上方的过孔，在所述层间绝缘层上形成源/漏极，所述源/漏极经由过孔与所述第一、第二N型重掺杂非晶硅层相接触。
所述步骤1中，利用化学气相沉积方法沉积N型重掺杂非晶硅层时采用的反应气体包括甲硅烷、磷化氢、及氢气。
所述步骤2中，所述低温结晶工艺为准分子激光退火法或金属诱导横向晶化法。
所述第一、第二N型重掺杂非晶硅层、第一、第二N型轻掺杂多晶硅层、及未掺杂多晶硅层的厚度相同，从而构成一平坦层，使得在该平坦层上沉积的栅极绝缘层的厚度均匀。
所述基板为玻璃基板；所述栅极、源/漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述缓冲层、栅极绝缘层、及层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
所述第一、第二N型重掺杂非晶硅层、第一、第二N型轻掺杂多晶硅层中掺入的离子为硼离子或者磷离子。
本发明还提供一种低温多晶硅TFT基板，包括基板，位于所述基板上的缓冲层，位于所述缓冲层上且位于两侧的第一、第二N型重掺杂非晶硅层，位于所述缓冲层上且位于中间区域的未掺杂多晶硅层，位于所述缓冲层上且分别位于所述第一、第二N型重掺杂非晶硅层与未掺杂多晶硅层之间的第一、第二N型轻掺杂多晶硅层，位于所述第一、第二N型重掺杂非晶硅层、第一、第二N型轻掺杂多晶硅层、及未掺杂多晶硅层上的栅极绝缘层，位于所述栅极绝缘层上且对应所述未掺杂多晶硅层上方的栅极，位于所述栅极、及栅极绝缘层上的层间绝缘层、以及位于所述层间绝缘层上的源/漏极；
所述层间绝缘层及栅极绝缘层上对应于所述第一、第二N型重掺杂非晶硅层上方设有过孔，所述源/漏极经由过孔与所述第一、第二N型重掺杂非晶硅层相接触。
所述第一、第二N型重掺杂非晶硅层、第一、第二N型轻掺杂多晶硅层、及未掺杂多晶硅层的厚度相同，从而构成一平坦层，使得位于该平坦层上的栅极绝缘层的厚度均匀。
所述基板为玻璃基板；所述栅极、源/漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述缓冲层、栅极绝缘层、及层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
所述第一、第二N型重掺杂非晶硅层、第一、第二N型轻掺杂多晶硅层中掺入的离子为硼离子或者磷离子。
本发明的有益效果：本发明的低温多晶硅TFT基板的制作方法，利用化学气相沉积方法来形成N型重掺杂非晶硅层，节省一道离子掺杂的制程，且多晶硅层的图形化处理与N型重掺杂非晶硅层的图形化处理采用相同的光罩，从而节省一道光罩，降低生产成本。由于第一、第二N型重掺杂非晶硅层、第一、第二N型轻掺杂多晶硅层、及未掺杂多晶硅层的厚度相同，从而构成一平坦层，使得在该平坦层上沉积的栅极绝缘层的厚度均匀，有效提高TFT元件的信赖性并改善Hump现象。由于第一、第二N型重掺杂非晶硅层中掺杂的离子浓度均匀，从而避免出现过孔处源/漏极与第一、第二N型重掺杂非晶硅层的接触阻抗过大的问题，提升TFT元件特性。本发明的低温多晶硅TFT基板，制程简单，制作成本低，且TFT器件性能优异。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1-5为现有的低温多晶硅TFT基板的制作方法的示意图；
图6-7为本发明的低温多晶硅TFT基板的制作方法的步骤1的示意图；
图8-9为本发明的低温多晶硅TFT基板的制作方法的步骤2的示意图；
图10为本发明的低温多晶硅TFT基板的制作方法的步骤3的示意图；
图11-12为本发明的低温多晶硅TFT基板的制作方法的步骤4的示意图暨本发明的低温多晶硅TFT基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图6-12，本发明提供一种低温多晶硅TFT基板的制作方法，包括如下步骤：
步骤1、如图6-7所示，提供一基板10，在所述基板10上形成缓冲层20，利用化学气相沉积方法在所述缓冲层20上沉积一N型重掺杂非晶硅层30，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述N型重掺杂非晶硅层30进行图形化处理，得到位于两侧的第一N型重掺杂非晶硅层31与第二N型重掺杂非晶硅层32。
具体的，所述基板10为透明基板，优选为玻璃基板。
具体的，所述步骤1中，利用化学气相沉积方法沉积N型重掺杂非晶硅层30时采用的反应气体包括甲硅烷(SiH4)、磷化氢(PH3)、及氢气(H2)。
本发明利用化学气相沉积方法来形成N型重掺杂非晶硅层，与现有技术相比，节省一道离子掺杂的制程，从而降低生产成本。
步骤2、如图8-9所示，在所述第一、第二N型重掺杂非晶硅层31、32上沉积一非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层40，利用与所述步骤1相同的光罩，采用负型光阻通过黄光、蚀刻制程对所述多晶硅层40进行图形化处理，得到位于所述第一N型重掺杂非晶硅层31与第二N型重掺杂非晶硅层32之间的多晶硅段41。
具体的，所述低温结晶工艺可以为准分子激光退火法(Excimer LaserAnnealing,ELA)或金属诱导横向晶化法(Metal Induced lateral Crystallization,MILC)，优选为准分子激光退火法。
具体的，所述步骤2采用与步骤1相同的光罩来得到多晶硅段41的图形，从而节省一道光罩，降低生产成本。
步骤3、如图10所示，在所述第一、第二N型重掺杂非晶硅层31、32、及多晶硅段41上沉积栅极绝缘层50，在所述栅极绝缘层50上形成对应于多晶硅段41上方的栅极60；然后利用栅极60为光罩对所述多晶硅段41的两侧进行N型轻掺杂，得到第一N型轻掺杂多晶硅层42、第二N型轻掺杂多晶硅层43、及位于所述第一、第二N型轻掺杂多晶硅层42、43之间的未掺杂多晶硅层44。
具体的，所述第一、第二N型重掺杂非晶硅层31、32、第一、第二N型轻掺杂多晶硅层42、43、及未掺杂多晶硅层44的厚度相同，从而构成一平坦层，使得在该平坦层上沉积的栅极绝缘层50的厚度均匀，有效提高TFT元件的信赖性并改善Hump现象。
步骤4、如图11-12所示，在所述栅极60、及栅极绝缘层50上沉积层间绝缘层70，并在所述层间绝缘层70及栅极绝缘层50上形成对应于所述第一、第二N型重掺杂非晶硅层31、32上方的过孔71，在所述层间绝缘层70上形成源/漏极80，所述源/漏极80经由过孔71与所述第一、第二N型重掺杂非晶硅层31、32相接触。
具体的，由于所述第一、第二N型重掺杂非晶硅层31、32均采用化学气相沉积方法形成，因此离子浓度均匀，从而在对所述层间绝缘层70进行蚀刻以形成过孔71时，即使对所述第一、第二N型重掺杂非晶硅层31、32的表面进行了部分蚀刻，也不会改变第一、第二N型重掺杂非晶硅层31、32中掺杂的N型离子浓度，从而避免出现过孔71处源/漏极80与第一、第二N型重掺杂非晶硅层31、32的接触阻抗过大的问题，提升TFT元件特性。
具体的，所述栅极60、源/漏极80的材料可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。
具体的，所述缓冲层20、栅极绝缘层50、及层间绝缘层70可以为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述第一、第二N型重掺杂非晶硅层31、32、第一、第二N型轻掺杂多晶硅层42、43中掺入的离子为硼离子或者磷离子。
上述低温多晶硅TFT基板的制作方法，利用化学气相沉积方法来形成N型重掺杂非晶硅层，节省一道离子掺杂的制程，且多晶硅层41的图形化处理与N型重掺杂非晶硅层30的图形化处理采用相同的光罩，从而节省一道光罩，降低生产成本。由于第一、第二N型重掺杂非晶硅层31、32、第一、第二N型轻掺杂多晶硅层42、43、及未掺杂多晶硅层44的厚度相同，从而构成一平坦层，使得在该平坦层上沉积的栅极绝缘层50的厚度均匀，有效提高TFT元件的信赖性并改善Hump现象。由于第一、第二N型重掺杂非晶硅层31、32中掺杂的离子浓度均匀，从而避免出现过孔71处源/漏极80与第一、第二N型重掺杂非晶硅层31、32的接触阻抗过大的问题，提升TFT元件特性。
请参阅图12，本发明还提供一种低温多晶硅TFT基板，包括基板10，位于所述基板10上的缓冲层20，位于所述缓冲层20上且位于两侧的第一、第二N型重掺杂非晶硅层31、32，位于所述缓冲层20上且位于中间区域的未掺杂多晶硅层44，位于所述缓冲层20上且分别位于所述第一、第二N型重掺杂非晶硅层31、32与未掺杂多晶硅层44之间的第一、第二N型轻掺杂多晶硅层42、43，位于所述第一、第二N型重掺杂非晶硅层31、32、第一、第二N型轻掺杂多晶硅层42、43、及未掺杂多晶硅层44上的栅极绝缘层50，位于所述栅极绝缘层50上且对应所述未掺杂多晶硅层44上方的栅极60，位于所述栅极60、及栅极绝缘层50上的层间绝缘层70、以及位于所述层间绝缘层70上的源/漏极80；
所述层间绝缘层70及栅极绝缘层50上对应于所述第一、第二N型重掺杂非晶硅层31、32上方设有过孔71，所述源/漏极80经由过孔71与所述第一、第二N型重掺杂非晶硅层31、32相接触。
具体的，所述第一、第二N型重掺杂非晶硅层31、32、第一、第二N型轻掺杂多晶硅层42、43、及未掺杂多晶硅层44的厚度相同，从而构成一平坦层，使得位于该平坦层上的栅极绝缘层50的厚度均匀，有效提高TFT元件的信赖性并改善Hump现象。
具体的，所述基板10为透明基板，优选为玻璃基板。
具体的，所述栅极60、源/漏极80的材料可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。
具体的，所述缓冲层20、栅极绝缘层50、及层间绝缘层70可以为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述第一、第二N型重掺杂非晶硅层31、32、第一、第二N型轻掺杂多晶硅层42、43中掺入的离子为硼离子或者磷离子。
上述低温多晶硅TFT基板，栅极绝缘层50的厚度均匀，有效提高TFT元件的信赖性并改善Hump现象；第一、第二N型重掺杂非晶硅层31、32中掺杂的离子浓度均匀，从而避免出现过孔71处源/漏极80与第一、第二N型重掺杂非晶硅层31、32的接触阻抗过大的问题，提升TFT元件特性，且制程简单，制作成本低。
综上所述，本发明提供一种低温多晶硅TFT基板的制作方法及低温多晶硅TFT基板。本发明的低温多晶硅TFT基板的制作方法，利用化学气相沉积方法来形成N型重掺杂非晶硅层，节省一道离子掺杂的制程，且多晶硅层的图形化处理与N型重掺杂非晶硅层的图形化处理采用相同的光罩，从而节省一道光罩，降低生产成本。由于第一、第二N型重掺杂非晶硅层、第一、第二N型轻掺杂多晶硅层、及未掺杂多晶硅层的厚度相同，从而构成一平坦层，使得在该平坦层上沉积的栅极绝缘层的厚度均匀，有效提高TFT元件的信赖性并改善Hump现象。由于第一、第二N型重掺杂非晶硅层中掺杂的离子浓度均匀，从而避免出现过孔处源/漏极与第一、第二N型重掺杂非晶硅层的接触阻抗过大的问题，提升TFT元件特性。本发明的低温多晶硅TFT基板，制程简单，制作成本低，且TFT器件性能优异。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (5)

1.一种低温多晶硅TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，在所述基板(10)上形成缓冲层(20)，利用化学气相沉积方法在所述缓冲层(20)上沉积一N型重掺杂非晶硅层(30)，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述N型重掺杂非晶硅层(30)进行图形化处理，得到位于两侧的第一N型重掺杂非晶硅层(31)与第二N型重掺杂非晶硅层(32)；
步骤2、在所述第一、第二N型重掺杂非晶硅层(31、32)上沉积一非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层(40)，利用与所述步骤1相同的光罩，采用负型光阻通过黄光、蚀刻制程对所述多晶硅层(40)进行图形化处理，得到位于所述第一N型重掺杂非晶硅层(31)与第二N型重掺杂非晶硅层(32)之间的多晶硅段(41)；
步骤3、在所述第一、第二N型重掺杂非晶硅层(31、32)、及多晶硅段(41)上沉积栅极绝缘层(50)，在所述栅极绝缘层(50)上形成对应于多晶硅段(41)上方的栅极(60)；然后利用栅极(60)为光罩对所述多晶硅段(41)的两侧进行N型轻掺杂，得到第一N型轻掺杂多晶硅层(42)、第二N型轻掺杂多晶硅层(43)、及位于所述第一、第二N型轻掺杂多晶硅层(42、43)之间的未掺杂多晶硅层(44)；
步骤4、在所述栅极(60)、及栅极绝缘层(50)上沉积层间绝缘层(70)，并在所述层间绝缘层(70)及栅极绝缘层(50)上形成对应于所述第一、第二N型重掺杂非晶硅层(31、32)上方的过孔(71)，在所述层间绝缘层(70)上形成源/漏极(80)，所述源/漏极(80)经由过孔(71)与所述第一、第二N型重掺杂非晶硅层(31、32)相接触；
所述第一、第二N型重掺杂非晶硅层(31、32)、第一、第二N型轻掺杂多晶硅层(42、43)、及未掺杂多晶硅层(44)的厚度相同，从而构成一平坦层，使得在该平坦层上沉积的栅极绝缘层(50)的厚度均匀。
2.如权利要求1所述的低温多晶硅TFT基板的制作方法，其特征在于，所述步骤1中，利用化学气相沉积方法沉积N型重掺杂非晶硅层(30)时采用的反应气体包括甲硅烷、磷化氢、及氢气。
3.如权利要求1所述的低温多晶硅TFT基板的制作方法，其特征在于，所述步骤2中，所述低温结晶工艺为准分子激光退火法或金属诱导横向晶化法。
4.如权利要求1所述的低温多晶硅TFT基板的制作方法，其特征在于，所述基板(10)为玻璃基板；所述栅极(60)、源/漏极(80)的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述缓冲层(20)、栅极绝缘层(50)、及层间绝缘层(70)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
5.如权利要求1所述的低温多晶硅TFT基板的制作方法，其特征在于，所述第一、第二N型重掺杂非晶硅层(31、32)、第一、第二N型轻掺杂多晶硅层(42、43)中掺入的离子为硼离子或者磷离子。
CN201610068662.1A 2016-02-01 2016-02-01 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 Active CN105702622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610068662.1A CN105702622B (zh) 2016-02-01 2016-02-01 低温多晶硅tft基板的制作方法及低温多晶硅tft基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610068662.1A CN105702622B (zh) 2016-02-01 2016-02-01 低温多晶硅tft基板的制作方法及低温多晶硅tft基板

Publications (2)

Publication Number Publication Date
CN105702622A CN105702622A (zh) 2016-06-22
CN105702622B true CN105702622B (zh) 2019-02-01

Family

ID=56230059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610068662.1A Active CN105702622B (zh) 2016-02-01 2016-02-01 低温多晶硅tft基板的制作方法及低温多晶硅tft基板

Country Status (1)

Country Link
CN (1) CN105702622B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782239B (zh) * 2016-12-27 2020-04-28 武汉华星光电技术有限公司 测量ltps显示面板的tft电性的方法
CN109545844A (zh) * 2018-11-16 2019-03-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN109637932B (zh) * 2018-11-30 2020-11-10 武汉华星光电技术有限公司 薄膜晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465399A (zh) * 2014-12-05 2015-03-25 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN105097453A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234235B (en) * 2003-05-29 2005-06-11 Univ Nat Chiao Tung Method for fabrication of monocrystalline silicon thin film transistor on glass substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465399A (zh) * 2014-12-05 2015-03-25 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN105097453A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置

Also Published As

Publication number Publication date
CN105702622A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN105552027B (zh) 阵列基板的制作方法及阵列基板
CN105390451B (zh) 低温多晶硅tft基板的制作方法
CN104538429B (zh) Amoled背板的制作方法及其结构
CN103489827B (zh) 一种薄膜晶体管驱动背板及其制作方法、显示面板
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
US20180308868A1 (en) Array substrate and manufacturing method thereof
CN105470195B (zh) Tft基板的制作方法
WO2017128564A1 (zh) 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
US8748222B2 (en) Method for forming oxide thin film transistor
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN105702622B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105679705B (zh) 阵列基板的制作方法
CN108364958A (zh) Tft基板及其制作方法与oled基板
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
CN105679772B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105261654B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
CN105355593B (zh) Tft基板的制作方法及tft基板
CN105514123B (zh) Ltps阵列基板的制作方法
CN205092247U (zh) 低温多晶硅薄膜晶体管、阵列基板、显示面板
EP3340309B1 (en) Thin film transistor and manufacturing method thereof
CN109148375A (zh) 薄膜晶体管器件制造方法及薄膜晶体管器件
CN107665926A (zh) 一种阵列基板及其制备方法、显示装置
US6713328B2 (en) Manufacturing method of thin film transistor panel
CN105185838A (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201208

Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: 430070 C5, biological city, 666 hi tech Avenue, East Lake Development Zone, Hubei, Wuhan

Patentee before: Wuhan China Star Optoelectronics Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210312

Address after: No.109, Kangping Road, Liuyang economic and Technological Development Zone, Changsha, Hunan 410300

Patentee after: Changsha Huike optoelectronics Co., Ltd

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: TCL Huaxing Photoelectric Technology Co.,Ltd.