CN109545844A - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN109545844A
CN109545844A CN201811368873.2A CN201811368873A CN109545844A CN 109545844 A CN109545844 A CN 109545844A CN 201811368873 A CN201811368873 A CN 201811368873A CN 109545844 A CN109545844 A CN 109545844A
Authority
CN
China
Prior art keywords
substrate
channel region
orthographic projection
region
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811368873.2A
Other languages
English (en)
Inventor
程鸿飞
许晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811368873.2A priority Critical patent/CN109545844A/zh
Publication of CN109545844A publication Critical patent/CN109545844A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，其中，薄膜晶体管的有源层包括同层设置的第一沟道区域和第二沟道区域，由于第一沟道区域的导电率大于第二沟道区域的导电率，导电率较高的第一沟道区域可以确保驱动电流的大小；并且源电极和漏电极不与第一沟道区域直接接触，设置在源电极或漏电极与第一沟道区域之间的第二沟道区域由于具有较低的导电率，可以降低漏电流的大小，从而提升显示器件的对比度等性能。

Description

一种薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
基于薄膜晶体管(TFT：Thin Film Transistor)的显示器件是目前主流的显示产品，随着智能手机、电视的普及市场需求越来越大。显示器件的阵列基板通常包括多个薄膜晶体管，为了提升显示器件的性能，近年来各大面板厂商都在不断改进薄膜晶体管的材料或结构。
薄膜晶体管包括有源层，现有技术中的有源层材料多为非晶硅a-si或多晶硅p-si。然而，有源层为a-si的TFT驱动电流不够大，有源层为p-si的TFT驱动电流够大，但漏电流也比较大，造成显示器件的性能下降。
发明内容
本发明提供及一种薄膜晶体管及其制备方法、阵列基板、显示装置，以提升显示器件的性能。
为了解决上述问题，本发明公开了一种薄膜晶体管，包括：
基板，以及设置在所述基板上的有源层，所述有源层包括第一沟道区域以及同层设置在所述第一沟道区域外围的第二沟道区域；
设置在所述第二沟道区域背离所述基板一侧的源电极和漏电极，所述源电极在所述基板上的正投影、所述漏电极在所述基板上的正投影以及所述第一沟道区域在所述基板上的正投影之间相互分离；
其中，所述第二沟道区域包括半导体区域，所述半导体区域靠近所述第一沟道区域设置，所述第一沟道区域的导电率大于所述半导体区域的导电率。
可选地，所述第二沟道区域还包括导通区域，所述半导体区域位于所述导通区域与所述第一沟道区域之间，所述源电极在所述基板上的正投影和所述漏电极在所述基板上的正投影覆盖所述导通区域在所述基板上的正投影。
可选地，所述第一沟道区域的材料为多晶硅，所述半导体区域的材料为非晶硅，所述导通区域的材料为n+非晶硅。
可选地，所述基板包括衬底，设置在所述衬底上的栅极，以及设置在所述栅极和所述衬底上的栅极绝缘层，所述栅极在所述衬底上的正投影分别与所述源电极在所述衬底上的正投影以及所述漏电极在所述衬底上的正投影交叠。
为了解决上述问题，本发明还公开了一种阵列基板，所述阵列基板包括任一实施例所述的薄膜晶体管。
为了解决上述问题，本发明还公开了一种显示装置，所述显示装置包括任一实施例所述的阵列基板。
为了解决上述问题，本发明还公开了一种薄膜晶体管的制备方法，包括：
提供基板；
在所述基板上形成有源层，所述有源层包括第一沟道区域以及同层设置在所述第一沟道区域外围的第二沟道区域；
在所述第二沟道区域背离所述基板的一侧形成源电极和漏电极，所述源电极在所述基板上的正投影、所述漏电极在所述基板上的正投影以及所述第一沟道区域在所述基板上的正投影之间相互分离；
其中，所述第二沟道区域包括半导体区域，所述半导体区域靠近所述第一沟道区域设置，所述第一沟道区域的导电率大于所述半导体区域的导电率。
可选地，所述在所述基板上形成有源层的步骤，包括：
在所述基板上图案化形成非晶硅层；
采用具有微透镜的掩膜版对所述非晶硅层的中间区域进行照射，使中间区域的非晶硅晶化为多晶硅，形成所述第一沟道区域以及位于所述第一沟道区域外围的所述第二沟道区域。
可选地，所述在所述基板上形成有源层的步骤，还包括：
在所述第一沟道区域以及所述第二沟道区域背离所述基板的一侧图案化形成光阻层，所述光阻层具有开口区域；
通过所述开口区域将负离子注入所述第二沟道区域，形成导通区域和所述半导体区域，所述半导体区域位于所述导通区域与所述第一沟道区域之间；
剥离所述光阻层；
所述源电极和所述漏电极形成在所述导通区域和所述半导体区域背离所述基板的一侧，所述源电极在所述基板上的正投影和所述漏电极在所述基板上的正投影覆盖所述导通区域在所述基板上的正投影。
可选地，所述提供基板的步骤，包括：
提供衬底；
在所述衬底上形成栅极；
在所述栅极和所述衬底上形成栅极绝缘层；
其中，所述栅极在所述衬底上的正投影分别与所述源电极在所述衬底上的正投影以及所述漏电极在所述衬底上的正投影交叠。
与现有技术相比，本发明包括以下优点：
本申请提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，其中薄膜晶体管包括基板，以及设置在所述基板上的有源层，所述有源层包括第一沟道区域以及同层设置在所述第一沟道区域外围的第二沟道区域；设置在所述第二沟道区域背离所述基板一侧的源电极和漏电极，所述源电极在所述基板上的正投影、所述漏电极在所述基板上的正投影以及所述第一沟道区域在所述基板上的正投影之间相互分离；其中，所述第二沟道区域包括半导体区域，所述半导体区域靠近所述第一沟道区域设置，所述第一沟道区域的导电率大于所述半导体区域的导电率。薄膜晶体管的有源层包括同层设置的第一沟道区域和第二沟道区域，由于第一沟道区域的导电率大于第二沟道区域的导电率，导电率较高的第一沟道区域可以确保驱动电流的大小；并且源电极和漏电极不与第一沟道区域直接接触，设置在源电极或漏电极与第一沟道区域之间的第二沟道区域由于具有较低的导电率，可以降低漏电流的大小，从而提升显示器件的对比度等性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请实施例提供的一种薄膜晶体管的平面示意图；
图2示出了本申请实施例提供的一种薄膜晶体管的第一剖面结构示意图；
图3示出了本申请实施例提供的一种薄膜晶体管的第二剖面结构示意图；
图4示出了本申请实施例提供的一种薄膜晶体管的制备方法的步骤流程图；
图5示出了本申请实施例提供的一种提供基板的步骤流程图；
图6示出了本申请实施例提供的一种在基板上形成有源层的步骤流程图；
图7示出了本申请实施例提供的一种薄膜晶体管的制备方法中完成基板制作的剖面结构示意图；
图8示出了本申请实施例提供的一种晶化工艺示意图；
图9示出了本申请实施例提供的一种离子注入工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本申请一实施例提供了一种薄膜晶体管，参照图1示出了本实施例提供的一种薄膜晶体管的平面示意图；图2示出了本实施例提供的一种薄膜晶体管沿AA’方向的第一剖面结构示意图；图3示出了本实施例提供的一种薄膜晶体管沿BB’方向的第二剖面结构示意图，该薄膜晶体管可以包括：基板10，以及设置在基板10上的有源层11，有源层11包括第一沟道区域111以及同层设置在第一沟道区域111外围的第二沟道区域112；设置在第二沟道区域112背离基板10一侧的源电极12和漏电极13，源电极12在基板10上的正投影、漏电极13在基板10上的正投影以及第一沟道区域111在基板10上的正投影之间相互分离；其中，第二沟道区域112包括半导体区域1121，半导体区域1121靠近第一沟道区域111设置，第一沟道区域111的导电率大于半导体区域1121的导电率。
具体的，源电极12和漏电极13在基板10上的正投影与第一沟道区域111在基板10上的正投影分离或不交叠。
半导体区域1121在基板10上的正投影可以与源电极12和漏电极13在基板10上的正投影部分交叠或分离。
第二沟道区域112的材料例如可以是非晶硅等半导体材料，第一沟道区域111的材料例如可以是多晶硅、金属等导电率大于第二沟道区112的材料。
本实施例提供的薄膜晶体管，有源层包括同层设置的第一沟道区域和第二沟道区域，由于第一沟道区域的导电率大于第二沟道区域的导电率，导电率较高的第一沟道区域可以确保较大的驱动电流；并且由于源电极和漏电极不与第一沟道区域直接接触，设置在源电极或漏电极与第一沟道区域之间的第二沟道区域由于具有较低的导电率，可以降低漏电流的大小，从而提升显示器件的对比度等性能。
在实际应用中，该薄膜晶体管可以是顶栅结构，也可以是底栅结构。当该薄膜晶体管为底栅结构时，基板10例如可以包括衬底101，设置在衬底101上的栅极102，以及设置在栅极102和衬底101上的栅极绝缘层103，栅极102在衬底101上的正投影分别与源电极12在衬底101上的正投影以及漏电极13在衬底101上的正投影交叠，这样，位于源电极12和漏电极13之间的沟道区域可以在栅极102的控制下导通或关断。
为了降低源电极12和漏电极13与第二沟道区域112之间的接触电阻，参照图2，第二沟道区域112还包括导通区域1122，半导体区域1121位于导通区域1122与第一沟道区域111之间，源电极12在基板10上的正投影和漏电极13在基板10上的正投影覆盖导通区域1122在基板10上的正投影。
具体的，导通区域1122的材料例如可以是n+非晶硅等导体化的半导体材料，还可以是金属等导体材料。由于导通区域1122与源电极12和漏电极13直接接触，从而可以降低接触电阻，进一步增大驱动电流。
具体的，第一沟道区域111的材料可以为多晶硅，半导体区域1121的材料可以为非晶硅，导通区域1122的材料可以为n+非晶硅。这样，可以首先在基板10上图案化形成非晶硅层，然后在第一沟道区域111对应位置进行激光照射，使该位置的非晶硅晶化为多晶硅；然后在导通区域1122对应位置进行离子注入，得到n+非晶硅，这样的有源层11结构可以使制备工艺更加简单，提高良品率的同时降低成本。
其中，栅极102、源电极12或漏电极13的材料可以采用Cu，Al，Mo，Ti，Cr和W等金属材料中的至少一种。
栅极绝缘层103的材料可以采用氮化硅和氧化硅中至少一种；栅极绝缘层103可以是单层结构，也可以是多层结构，例如氧化硅/氮化硅。
本实施例提供的薄膜晶体管还可以包括设置在源电极12和漏电极13背离基板10一侧钝化层和像素电极层等。对于OLED器件，像素电极层可以是OLED的阳极或阴极。
本实施例提供的薄膜晶体管，沟道区(源电极和漏电极之间的区域)中间位置设置有多晶硅层，源电极和漏电极不与多晶硅接触，源电极和漏电极与多晶硅之间设置有非晶硅层，源电极和漏电极与多晶硅之间的非晶硅起到降低漏电流的作用；并且位于源电极和漏电极下方的非晶硅层具有离子注入形成的导通区域，这样可以通过简单的工艺降低接触电阻。
本申请另一实施例还提供了一种阵列基板，阵列基板包括任一实施例提供的薄膜晶体管。
本申请又一实施例还提供了一种显示装置，显示装置包括任一实施例提供的阵列基板。
需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本申请又一实施例还提供了一种薄膜晶体管的制备方法，参照图4，该制备方法可以包括：
步骤401：提供基板。
步骤402：在基板上形成有源层，有源层包括第一沟道区域以及同层设置在第一沟道区域外围的第二沟道区域。
例如可以通过构图工艺形成有源层的第一沟道区域和第二沟道区域。
步骤403：在第二沟道区域背离基板的一侧形成源电极和漏电极，源电极在基板上的正投影、漏电极在基板上的正投影以及第一沟道区域在基板上的正投影之间相互分离。
例如可以使用sputter沉积源电极和漏电极金属层，对源电极和漏电极金属层图形化，得到源电极和漏电极的图形。
其中，第二沟道区域包括半导体区域，半导体区域靠近第一沟道区域设置，第一沟道区域的导电率大于半导体区域的导电率。
参照图1示出了本实施例提供的制备方法制备得到的一种薄膜晶体管的平面示意图；图2示出了本实施例提供的制备方法制备得到的一种薄膜晶体管沿AA’方向的第一剖面结构示意图；图3示出了本实施例提供的制备方法制备得到的一种薄膜晶体管沿BB’方向的第二剖面结构示意图。
具体的，源电极和漏电极在基板上的正投影与第一沟道区域在基板上的正投影不交叠。半导体区域在基板上的正投影可以与源电极和漏电极在基板上的正投影部分交叠或分离。第二沟道区域的材料例如可以是非晶硅等半导体材料，第一沟道区域的材料例如可以是多晶硅、金属等导电率大于第二沟道区的材料。
本实施例制备得到的薄膜晶体管可以是顶栅结构，也可以是底栅结构。当薄膜晶体管为底栅结构时，参照图5，步骤401具体可以包括：
步骤501：提供衬底。
具体地，该步骤可以包括对衬底进行清洗等步骤。
步骤502：在衬底上形成栅极。
例如可以使用sputter在衬底上沉积栅极层金属并图形化，得到栅线和栅极的图形。
步骤503：在栅极和衬底上形成栅极绝缘层。
具体地，可以使用PECVD在栅极和衬底上沉积栅极绝缘层。
其中，栅极在衬底上的正投影分别与后续形成的源电极在衬底上的正投影以及漏电极在衬底上的正投影交叠。参照图7示出了完成基板制作的剖面结构示意图。
一种实现方式中，参照图6，步骤402具体可以包括：
步骤601：在基板上图案化形成非晶硅层。
具体地，可以使用PECVD在基板上沉积非晶硅层，并对非晶硅层图形化，得到非晶硅的图形。
步骤602：采用具有微透镜的掩膜版mask对非晶硅层的中间区域进行照射，使中间区域的非晶硅晶化为多晶硅，形成第一沟道区域以及位于第一沟道区域外围的第二沟道区域。
参照图8示出了本实施例提供的一种对非晶硅层的中间区域进行晶化的工艺示意图。经过激光照射的非晶硅层的中间区域晶化为多晶硅，形成多晶硅的区域为第一沟道区域，未进行激光照射的非晶硅层区域为第二沟道区域。
步骤603：在第一沟道区域以及第二沟道区域背离基板的一侧图案化形成光阻层，光阻层具有开口区域。
具体地，在第一沟道区域以及第二沟道区域背离基板的一侧沉积光阻材料，通过曝光、显影等一系列工艺得到光阻层的图形。具体开口区域的位置根据实际结构设计确定。
步骤604：通过开口区域将负离子注入第二沟道区域，形成导通区域和半导体区域，半导体区域位于导通区域与第一沟道区域之间。
参照图9示出了本实施例提供的一种对第二沟道区域进行离子注入的工艺示意图。例如，可以使用磷烷(PH3)气体的等离子体，将磷离子注入有非晶硅层中的预设区域(对应光阻层的开口区域)，掺杂后的非晶硅为n+非晶硅，n+非晶硅为导通区域，未进行离子注入或离子掺杂的非晶硅区域为半导体区域。
步骤605：剥离光阻层，源电极和漏电极形成在导通区域和半导体区域背离基板的一侧，源电极在基板上的正投影和漏电极在基板上的正投影覆盖导通区域在基板上的正投影。
本实施例提供的制备方法可以制备得到的薄膜晶体管的结构以及有益效果与上述实施例提供的薄膜晶体管相同或相似，这里不再赘述。
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示装置，其中薄膜晶体管包括基板，以及设置在所述基板上的有源层，所述有源层包括第一沟道区域以及同层设置在所述第一沟道区域外围的第二沟道区域；设置在所述第二沟道区域背离所述基板一侧的源电极和漏电极，所述源电极在所述基板上的正投影、所述漏电极在所述基板上的正投影以及所述第一沟道区域在所述基板上的正投影之间相互分离；其中，所述第二沟道区域包括半导体区域，所述半导体区域靠近所述第一沟道区域设置，所述第一沟道区域的导电率大于所述半导体区域的导电率。薄膜晶体管的有源层包括同层设置的第一沟道区域和第二沟道区域，由于第一沟道区域的导电率大于第二沟道区域的导电率，导电率较高的第一沟道区域可以确保驱动电流的大小；并且源电极和漏电极不与第一沟道区域直接接触，设置在源电极或漏电极与第一沟道区域之间的第二沟道区域由于具有较低的导电率，可以降低漏电流的大小，从而提升显示器件的对比度等性能。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种薄膜晶体管及其制备方法、阵列基板、显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
基板，以及设置在所述基板上的有源层，所述有源层包括第一沟道区域以及同层设置在所述第一沟道区域外围的第二沟道区域；
设置在所述第二沟道区域背离所述基板一侧的源电极和漏电极，所述源电极在所述基板上的正投影、所述漏电极在所述基板上的正投影以及所述第一沟道区域在所述基板上的正投影之间相互分离；
其中，所述第二沟道区域包括半导体区域，所述半导体区域靠近所述第一沟道区域设置，所述第一沟道区域的导电率大于所述半导体区域的导电率。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二沟道区域还包括导通区域，所述半导体区域位于所述导通区域与所述第一沟道区域之间，所述源电极在所述基板上的正投影和所述漏电极在所述基板上的正投影覆盖所述导通区域在所述基板上的正投影。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一沟道区域的材料为多晶硅，所述半导体区域的材料为非晶硅，所述导通区域的材料为n+非晶硅。
4.根据权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述基板包括衬底，设置在所述衬底上的栅极，以及设置在所述栅极和所述衬底上的栅极绝缘层，所述栅极在所述衬底上的正投影分别与所述源电极在所述衬底上的正投影以及所述漏电极在所述衬底上的正投影交叠。
5.一种阵列基板，其特征在于，所述阵列基板包括权利要求1至4任一项所述的薄膜晶体管。
6.一种显示装置，其特征在于，所述显示装置包括权利要求5所述的阵列基板。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
提供基板；
在所述基板上形成有源层，所述有源层包括第一沟道区域以及同层设置在所述第一沟道区域外围的第二沟道区域；
在所述第二沟道区域背离所述基板的一侧形成源电极和漏电极，所述源电极在所述基板上的正投影、所述漏电极在所述基板上的正投影以及所述第一沟道区域在所述基板上的正投影之间相互分离；
其中，所述第二沟道区域包括半导体区域，所述半导体区域靠近所述第一沟道区域设置，所述第一沟道区域的导电率大于所述半导体区域的导电率。
8.根据权利要求7所述的制备方法，其特征在于，所述在所述基板上形成有源层的步骤，包括：
在所述基板上图案化形成非晶硅层；
采用具有微透镜的掩膜版对所述非晶硅层的中间区域进行照射，使中间区域的非晶硅晶化为多晶硅，形成所述第一沟道区域以及位于所述第一沟道区域外围的所述第二沟道区域。
9.根据权利要求8所述的制备方法，其特征在于，所述在所述基板上形成有源层的步骤，还包括：
在所述第一沟道区域以及所述第二沟道区域背离所述基板的一侧图案化形成光阻层，所述光阻层具有开口区域；
通过所述开口区域将负离子注入所述第二沟道区域，形成导通区域和所述半导体区域，所述半导体区域位于所述导通区域与所述第一沟道区域之间；
剥离所述光阻层；
所述源电极和所述漏电极形成在所述导通区域和所述半导体区域背离所述基板的一侧，所述源电极在所述基板上的正投影和所述漏电极在所述基板上的正投影覆盖所述导通区域在所述基板上的正投影。
10.根据权利要求7至9任一项所述的制备方法，其特征在于，所述提供基板的步骤，包括：
提供衬底；
在所述衬底上形成栅极；
在所述栅极和所述衬底上形成栅极绝缘层；
其中，所述栅极在所述衬底上的正投影分别与所述源电极在所述衬底上的正投影以及所述漏电极在所述衬底上的正投影交叠。
CN201811368873.2A 2018-11-16 2018-11-16 一种薄膜晶体管及其制备方法、阵列基板、显示装置 Pending CN109545844A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811368873.2A CN109545844A (zh) 2018-11-16 2018-11-16 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811368873.2A CN109545844A (zh) 2018-11-16 2018-11-16 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN109545844A true CN109545844A (zh) 2019-03-29

Family

ID=65848074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811368873.2A Pending CN109545844A (zh) 2018-11-16 2018-11-16 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN109545844A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241921A1 (en) * 2003-05-29 2004-12-02 National Chiao Tung University Method for fabrication of polycrystallin silicon thin film transistors
US20120241743A1 (en) * 2010-03-03 2012-09-27 Au Optronics Corporation Thin film transistor
CN105702622A (zh) * 2016-02-01 2016-06-22 武汉华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN108735819A (zh) * 2017-04-13 2018-11-02 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法、显示基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241921A1 (en) * 2003-05-29 2004-12-02 National Chiao Tung University Method for fabrication of polycrystallin silicon thin film transistors
US20120241743A1 (en) * 2010-03-03 2012-09-27 Au Optronics Corporation Thin film transistor
CN105702622A (zh) * 2016-02-01 2016-06-22 武汉华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN108735819A (zh) * 2017-04-13 2018-11-02 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制造方法、显示基板

Similar Documents

Publication Publication Date Title
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN102636927B (zh) 阵列基板及其制造方法
WO2018018893A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103424915B (zh) 用于液晶显示器的阵列基板及其制造方法
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
WO2015027590A1 (zh) 阵列基板及其制备方法和显示装置
KR20140024267A (ko) 박막 트랜지스터, 어레이 기판 및 이들을 제조하는 방법, 표시 장치
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN105589276A (zh) 阵列基板、液晶显示面板及液晶显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
CN103309105A (zh) 阵列基板及其制备方法、显示装置
CN109346482A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN108803170A (zh) 阵列基板及其制作方法、显示装置
US8110829B2 (en) Array substrate of liquid crystal display and method for fabricating the same
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN106373967B (zh) 阵列基板及其制备方法、显示装置
CN106129071B (zh) 一种阵列基板的制作方法及相应装置
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329

RJ01 Rejection of invention patent application after publication