CN103500730B - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103500730B
CN103500730B CN201310486484.0A CN201310486484A CN103500730B CN 103500730 B CN103500730 B CN 103500730B CN 201310486484 A CN201310486484 A CN 201310486484A CN 103500730 B CN103500730 B CN 103500730B
Authority
CN
China
Prior art keywords
photoresist
retaining portion
active layer
source
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310486484.0A
Other languages
English (en)
Other versions
CN103500730A (zh
Inventor
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201310486484.0A priority Critical patent/CN103500730B/zh
Publication of CN103500730A publication Critical patent/CN103500730A/zh
Priority to US14/429,961 priority patent/US9466624B2/en
Priority to PCT/CN2014/082569 priority patent/WO2015055030A1/zh
Application granted granted Critical
Publication of CN103500730B publication Critical patent/CN103500730B/zh
Priority to US15/262,523 priority patent/US9893098B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，解决了现有的阵列基板制作曝光次数多、工序复杂、成本高的问题。一种阵列基板的制作方法，包括：在衬底基板上形成栅金属层、栅绝缘层、有源层以及源漏金属层，其中，所述在衬底基板上形成栅绝缘层、有源层和源漏金属层包括：在衬底基板上形成栅绝缘薄膜、有源层薄膜以及源漏金属薄膜；利用一次构图工艺形成的所述栅绝缘层、有源层以及源漏金属层。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
LCD(Liquid Crystal Display，液晶显示器)具有性能优良、大规模生产、特性好、自动化程度高等优点，其应用领域不断拓宽，越来越多的LCD产品涌现到电子产品市场。
现有的液晶显示装置，包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶。其中，阵列基板如图1所示，包括衬底基板1以及设置在衬底基板1上的栅金属层、栅绝缘层5、有源4以及源漏金属层，其中，栅金属层包括栅极21以及公共电极线22，栅绝缘层5上设置有过孔，通过过孔可实现与公共电极线22的电连接，源漏金属层包括源极32和漏极33，有源层4用于使得漏极导通，进而像素电极6充电以实现显示。阵列基板在制作过程栅金属层、有源层、栅绝缘层、源漏金属层、钝化层分别要经过一次沉积、光阻涂布、曝光、显影、刻蚀等工序以形成各自的薄膜，即要经过六次曝光才能形成阵列基板。其构图工艺的次数多、周期长且成本高。
发明内容
本发明的实施例提供一种阵列基板及其制作方法、显示装置，所述阵列基板上的栅绝缘层和有源层通过一次曝光形成，减少了构图工艺的次数，缩短了生产周期。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，本发明实施例提供了一种阵列基板的制作方法，包括：在衬底基板上形成栅金属层、栅绝缘层、有源层以及源漏金属层，其中，所述在衬底基板上形成栅绝缘层、有源层和源漏金属层包括：
在衬底基板上形成栅绝缘薄膜、有源层薄膜以及源漏金属薄膜；
利用一次构图工艺形成的所述栅绝缘层、有源层以及源漏金属层。
可选的，所述阵列基板包括显示像素区、连接区和隔离区，其中，所述显示像素区用于显示图像；连接区设置有过孔，所述过孔用于实现电连接；隔离区用于使得源漏金属层在连接区与像素区绝缘；
所述栅金属层包括栅极、栅线和公共电极线，所述源漏金属层至少包括设置在显示像素区的数据线以及源极和漏极，所述有源层包括有源层图案。
可选的，所述利用一次构图工艺形成所述栅绝缘层、有源层以及源漏金属层具体为：
在制作有栅绝缘薄膜、有源层薄膜以及源漏金属薄膜的基板上，涂布光刻胶；
利用多色调掩膜板对形成有所述光刻胶的基板进行曝光和显影，显影后形成光刻胶第一保留部分、光刻胶第二保留部分以及光刻胶第三保留部分；其中，光刻胶第一保留部分的光刻胶为完全保留，光刻胶第二保留部分和光刻胶第三保留部分的光刻胶为部分保留，且光刻胶第二保留部分的厚度小于光刻胶第一保留部分的光刻胶的厚度，光刻胶第三保留部分的厚度小于光刻胶第二保留部分的厚度；所述光刻胶第一保留部分至少对应源极和漏极区域，所述光刻胶第二保留部分对应待形成的沟道区域；所述光刻胶第三保留部分至少对应像素电极区域；连接区过孔位置处的光刻胶完全去除；
至少刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分；
对所述光刻胶第一保留部分、光刻胶第二保留部分以及光刻胶第三保留部分进行灰化处理，去除光刻胶第三保留部分；
至少刻蚀位于光刻胶第三保留部分的源漏金属薄膜；
对所述光刻胶第一保留部分和光刻胶第二保留部分进行灰化处理，去除光刻胶第二保留部分；
至少刻蚀位于光刻胶第二保留部分的金属薄膜；
将剩下的光刻胶剥离。
可选的，所述光刻胶完全保留部分的厚度小于1.5μm。
可选的，所述光刻胶第二保留部分的厚度是光刻胶第一保留部分的厚度的70%。
可选的，所述光刻胶第三保留部分的厚度是光刻胶第一保留部分的厚度的30%-40%。
可选的，所述光刻胶第一保留部分还对应连接区除过孔之外的区域。
可选的，所述光刻胶第三保留部分还对应隔离区。
可选的，刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分；
所述至少刻蚀位于光刻胶第二保留部分的金属薄膜具体为：刻蚀位于光刻胶第二保留部分的金属薄膜以及有源层薄膜的部分，且同时刻蚀掉光刻胶完全去除区域保留的栅绝缘薄膜。
可选的，刻蚀位于光刻胶完全去除区域的金属薄膜、有源层薄膜以及栅绝缘薄膜的部分具体为：
利用湿法刻蚀，去除位于光刻胶完全去除区域的金属薄膜；
利用干法刻蚀，去除光刻胶完全去除区域的有源层薄膜以及栅绝缘薄膜的部分。
可选的，所述利用干法刻蚀去除光刻胶完全去除区域的有源层薄膜以及栅绝缘薄膜的部分具体为：
利用SF6以及CL2对有源层进行刻蚀；
待刻蚀完有源层薄膜之后，利用SF6以及O2对栅绝缘薄膜进行刻蚀。
可选的，在利用SF6以及CL2对有源层进行刻蚀时，加入惰性气体。
可选的，所述惰性气体为He。
可选的，所述利用SF6以及CL2对有源层进行刻蚀，维持气体压力在100pa以下。
可选的，所述利用SF6以及CL2对有源层进行刻蚀，控制气体总流量在1500sccm以下。
可选的，在利用SF6以及O2对栅绝缘薄膜进行刻蚀时，O2占SF6以及O2混合气体的气体流量的40%以下。
可选的，所述利用SF6以及O2对栅绝缘薄膜进行刻蚀，控制气体总流量在1200sccm以下。
可选的，所述的制作方法，还包括：在衬底基板上形成像素电极层和公共电极层；其中，所述像素电极层包括像素电极，所述公共电极层包括公共电极，且所述像素电极和所述公共电极形成电场。
可选的，所述像素电极和/或所述公共电极为条状。
另一方面，本发明实施例提供了一种阵列基板，包括：栅金属层、栅绝缘层、有源层以及源漏金属层，且所述栅绝缘层、有源层以及源漏金属层通过一次构图工艺形成。
可选的，所述阵列基板包括显示像素区、连接区和隔离区，其中，所述显示像素区用于显示图像；连接区设置有过孔，所述过孔贯穿所述源漏金属层、有源层以及栅绝缘层；隔离区用于使得源漏金属层在连接区与像素区绝缘。
可选的，所述源漏金属层覆盖所述连接区。
可选的，所述有源层覆盖所述显示像素区、连接区以及隔离区。
可选的，所述的阵列基板还包括：像素电极层和公共电极层，其中，所述像素电极层包括像素电极，所述公共电极层包括公共电极，且所述像素电极和所述公共电极形成电场。
可选的，所述像素电极和/或所述公共电极为条状。
另一方面，本发明实施例提供了一种显示装置，包括本发明实施例提供的任一所述的阵列基板。
本发明实施例提供的一种阵列基板及其制作方法、显示装置，所述阵列基板的栅绝缘层、有源层以及源漏金属层通过一次构图工艺形成，减少了曝光的次数，缩短了生产周期且降低了生产成本。
附图说明
图1为现有技术阵列基板的剖视结构示意图；
图2为本发明实施例提供的一种阵列基板的剖视结构示意图；
图3为本发明实施例提供的一种阵列基板的制作方法示意图；
图4为图3所示的制作方法中在衬底基板上形成栅绝缘薄膜、有源层薄膜以及源漏金属薄膜的示意图；
图5为图3所示的制作方法中利用掩膜板进行曝光和显影后衬底基板的示意图；
图6为图3所示的制作方法中刻蚀光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分的示意图；
图7为图3所示的制作方法中刻蚀位于光刻胶第三保留部分的源漏金属薄膜的示意图；
图8为图3所示的制作方法中刻蚀位于光刻胶第二保留部分的源漏金属薄膜以及有源层薄膜的部分的示意图；
图9为图3所示的制作方法中剥离光刻胶后的衬底基板示意图；
图10为本发明实施例提供的一种阵列基板示意图；
附图标记：
1-衬底基板；10-光刻胶；21-栅极；22-公共电极线；3-源漏金属层；30-源漏金属薄膜；32-源极；33-漏极；4-有源层；40-有源层薄膜；5-栅绝缘层；50-栅绝缘薄膜；6-像素电极；7-掩膜板；8-公共电极；9钝化层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
本发明实施例提供了一种阵列基板的制作方法，包括：在衬底基板上形成栅金属层、栅绝缘层、有源层以及源漏金属层，其中，所述在衬底基板上形成栅绝缘层、有源层和源漏金属层包括：
在衬底基板上形成栅绝缘薄膜、有源层薄膜以及源漏金属薄膜；
利用一次构图工艺形成的所述栅绝缘层、有源层以及源漏金属层。
在本发明所有实施例中，需要阐明“薄膜”、“层”以及“图案”的定义，以及之间的关系。其中，“薄膜”是指利用某一种材料在基板上利用沉积或其他工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”；若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个薄膜“图案”。
示例的，上述栅金属层可以是在衬底基板栅衬底金属薄膜，再经构图工艺形成栅极、栅线以及公共电极线，其中，栅极、栅线和公共电极线则称为图案。
所谓“构图工艺”是将薄膜形成包含至少一个图案的层的工艺；而在本发明所有实施例中，“一次构图工艺”是指经过一次曝光形成所需要的层结构工艺。现有技术中，栅绝缘层、有源层以及源漏金属层分别经过一次构图工艺形成。本发明实施例提供的阵列基板的制作方法，其利用一次构图工艺形成的所述栅绝缘层、有源层以及源漏金属层，即通过一次曝光形成所述栅绝缘层、有源层以及源漏金属层。
本发明实施例提供的阵列基板的制作方法，所述阵列基板上的栅绝缘层、有源层以及源漏金属层通过一次曝光即可形成，相对于现有的栅绝缘层、有源层以及源漏金属层需要分别经过一次构图工艺形成，减少了曝光的次数，减少了工序，缩短了生产的周期且降低了成本。
可选的，所述栅金属层包括栅线和公共电极线，所述源漏金属层至少包括设置在显示像素区的源极和漏极，所述有源层包括有源层图案；
所述阵列基板包括显示像素区、连接区和隔离区，其中，所述显示像素区用于显示图像；连接区设置有过孔，所述过孔用于实现电连接；隔离区用于使得源漏金属层在连接区与像素区绝缘。
参照图2所示的阵列基板的剖视图，阵列基板包括显示像素区a、连接区b和隔离区c，其中，显示像素区a设置有起开关作用的薄膜晶体管，所述薄膜晶体管包括栅极21、源极32和漏极33，其用于导通像素电极4以实现显示，所述连接区b主要用于通过设置过孔实现与底层薄膜或图案的电连接，所述隔离区c用于使得同一层图案在显示像素区a和连接区b绝缘。例如使得源漏金属层在显示像素区a和连接区b绝缘。需要说明的是，所述连接区可以是位于衬底基板的边缘位置处，例如栅金属层包括公共电极线，公共电极线在衬底基板的边缘位置处通过过孔与公共电极电连接。
需要说明的是，本发明实施例中的附图仅示出与本发明相关的薄膜或层结构。例如所述栅金属层包括栅线和公共电极线，在附图2中，仅示出了阵列基板的局部剖视示意图，栅金属层还包括栅线，其在附图2中未示出。所述源漏金属层至少包括设置在显示像素区源极32和漏极33，还包括设置在连接区的源漏金属层的图案。
可选的，如图3所示，所述利用一次构图工艺形成所述栅绝缘层、有源层以及源漏金属层具体为：
步骤S101、在制作有栅绝缘薄膜、有源层薄膜以及源漏金属薄膜的基板上，涂布光刻胶。
需要说明的是，所述基板上还可形成有其他薄膜或层结构，例如所述基板上还形成有栅金属层。具体的，如图4所示，在衬底基板1上依次形成有栅绝缘薄膜50、有源层薄膜40以及源漏金属薄膜30。具体的形成栅绝缘薄膜、有源层薄膜以及源漏金属薄膜可以是通过沉积等方法形成的，本发明实施例对具体的形成方法不做具体限定。
且优选的，所述光刻胶完全保留部分的厚度小于1.5μm，以保证形成的过孔具有正常的坡度角。
步骤S102、利用多色调掩膜板对形成有所述光刻胶的基板进行曝光和显影，显影后形成光刻胶第一保留部分、光刻胶第二保留部分以及光刻胶第三保留部分；其中，光刻胶第一保留部分的光刻胶为完全保留，光刻胶第二保留部分和光刻胶第三保留部分为部分保留，且光刻胶第二保留部分的厚度小于光刻胶第一保留部分的光刻胶的厚度，光刻胶第三保留部分的厚度小于光刻胶第二保留部分的厚度；所述光刻胶第一保留部分至少对应源极和漏极区域，所述光刻胶第二保留部分对应待形成的沟道区域；所述光刻胶第三保留部分至少对应像素电极区域；连接区过孔位置处的光刻胶完全去除。
其中，如图5所示，所述多色调掩膜板7包括：全透光区域、部分透光区域B、部分透光区域C以及不透光区域A，其中，部分透光区域C的光的透过率大于部分透光区域B的光的透过率。不透光区域A对应光刻胶第一保留部分，即光刻胶完全保留；部分透光区域B对应光刻胶第二保留部分，则光刻胶第二保留部分的厚度小于光刻胶第一保留部分的光刻胶的厚度；部分透光区域C对应光刻胶第三保留部分，且由于部分透光区域C的光的透过率大于部分透光区域B的光的透过率，则光刻胶第三保留部分的厚度小于光刻胶第二保留部分的厚度。需要说明的是，在制作有栅绝缘薄膜、有源层薄膜以及源漏金属薄膜的基板上，涂布光刻胶，所述光刻胶的厚度是均匀的，经掩膜板曝光之后，光刻胶的厚度根据掩膜板的光的透过有所不同。且优选的，第二保留部分的光刻胶的厚度是第一保留部分的光刻胶厚度的70%，第三保留部分的光刻胶的厚度是第一保留部分的光刻胶厚度的30%）40%。
其中，若所述光刻胶为正性光刻胶，则所述多色调掩膜板的不透光区域对应所述光刻胶完全保留部分，所述部分透光区域对应所述光刻胶部分保留部分，所述全透光区域对应的光刻胶被完全去除。本发明实施例中以正性光刻胶为例进行详细说明。
若所述光刻胶为负性光刻胶，则所述多色调掩膜板的全透光区域对应所述光刻胶完全保留部分，所述部分透光区域对应所述光刻胶部分保留部分，所述不透光区域对应的光刻胶被完全去除。
所述光刻胶第一保留部分至少对应源极和漏极区域，即如图6所示，所述光刻胶第一保留部分还对应连接区除过孔之外的区域；所述光刻胶第三保留部分至少对应像素电极区域，即如图6所示，所述光刻胶第三保留部分还对应隔离区；连接区过孔位置处的光刻胶完全去除。
步骤S103、至少刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分。
需要说明的是，所述至少刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分可以是如图6所示，刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分，如图6所示，光刻胶完全去除区域残留厚度为d的栅绝缘薄膜。且本发明实施例以图6所示的，刻蚀栅绝缘薄膜的部分为例进行详细说明。
且若所述有源层无需刻蚀，所述至少刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分，具体为，刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜。即将光刻胶完全去除区域源漏金属薄膜、有源层薄膜以及栅绝缘薄膜完全去除，裸露出栅金属层图案。
可选的，利用湿法刻蚀，去除位于光刻胶完全去除区域的金属薄膜；利用干法刻蚀，去除光刻胶完全去除区域的有源层薄膜以及栅绝缘薄膜的部分。其中，本发明实施例提供了一种干法刻蚀，可以实现双层膜的刻蚀，即同时对所述有源层薄膜以及栅绝缘薄膜进行刻蚀。
具体的，首先利用SF6以及CL2对有源层进行刻蚀；并加入惰性气体，例如可以是He作为稳定气体，且在刻蚀过程中维持气体压力在100pa以下同时控制气体总流量在1500sccm以下，以防止有源层倒角。当有源层薄膜刻蚀完之后，利用SF6以及O2对栅绝缘薄膜进行刻蚀，且O2占SF6以及O2混合气体的气体流量的40%，同时控制气体总流量在1200sccm以下，这样即可以实现栅绝缘层的过孔的刻蚀，又可以保护有源层过孔的形貌。且本发明实施例中所述“以下”均理解为包括本数。
步骤S104、对所述光刻胶第一保留部分、光刻胶第二保留部分以及光刻胶第三保留部分进行灰化处理，去除光刻胶第三保留部分。
其中，所述“灰化处理”即将所述光刻胶整体打薄，如图7所示，则光刻胶对应C区域的部分被完全处理掉，对应A区域和B区域的部分仍然保留。
步骤S105、至少刻蚀位于光刻胶第三保留部分的源漏金属薄膜。
具体的，如图7所示，将位于光刻胶第三保留部分的源漏金属薄膜刻蚀掉。当然，所述至少刻蚀位于光刻胶第三保留部分的源漏金属薄膜还可以是刻蚀位于光刻胶第三保留部分的源漏金属薄膜以及有源层薄膜。本发明实施例以图7所示的，刻蚀位于光刻胶第三保留部分的源漏金属薄膜为例进行详细说明。
步骤S106、对所述光刻胶第一保留部分和光刻胶第二保留部分进行灰化处理，去除光刻胶第二保留部分。
如图8所示，则光刻胶对应B区域的部分被完全处理掉，对应A区域的部分仍然保留。
步骤S107、至少刻蚀位于光刻胶第二保留部分的金属薄膜。
具体的，当所述有源层无需刻蚀，则刻蚀位于光刻胶第二保留部分的金属薄膜。本发明实施例中，以所述有源层包括欧姆接触层以及半导体层为例，其中所述欧姆接触层与所述源漏金属层接触，则形成所述有源层还需刻蚀所述欧姆接触层。具体的，所述至少刻蚀位于光刻胶第二保留部分的金属薄膜为刻蚀位于光刻胶第二保留部分的金属薄膜以及有源层薄膜的部分，如图8所示，有源层的刻蚀厚度为h，且同时将光刻胶完全去除区域保留的厚度为d的栅绝缘薄膜刻蚀掉，裸露出栅金属层的图案。需要说明的是，在刻蚀厚度为h的有源层薄膜的同时将光刻胶完全去除区域保留的厚度为d的栅绝缘薄膜刻蚀掉可以是通过控制刻蚀速度，使得光刻胶完全去除区域保留的厚度为d的栅绝缘薄膜完全刻蚀。
步骤S108、将剩下的光刻胶剥离。
如图9所示，将保留的A区域部分的光刻胶剥离，在基板上依次形成栅绝缘层5、有源层4以及源漏金属层3。
需要说明的是，现有的显示装置一般利用电场通过液晶控制光透性以显示图像。根据驱动液晶的电场方向，将液晶显示装置大致分为垂直电场驱动型和水平电场驱动型。垂直电场驱动型液晶显示装置在上下基板(阵列基板和彩膜基板)上彼此相对设置公共电极和像素电极，在所述公共电极和像素电极之间形成垂直的电场以驱动液晶，如TN(Twist Nematic，扭曲向列)型、VA(VerticalAlignment，多畴垂直取向)型液晶显示装置。水平电场驱动型液晶显示装置在下基板(阵列基板)上设置公共电极和像素电极，在所述公共电极和像素电极之间形成水平的电场以驱动液晶，如ADS(Advanced-Super DimensionalSwitching，高级超维场开关)型、IPS(In Plane Switch，横向电场效应）型液晶显示装置。
可选的，所述制作方法，还包括：在衬底基板上形成像素电极层和公共电极层；其中，所述像素电极层包括像素电极，所述公共电极层包括公共电极，且所述像素电极和所述公共电极形成电场。如图10所示，本发明实施例提供了一种ADS型液晶显示器的阵列基板为例，在所述阵列基板上形成像素电极6和公共电极8，通过像素电极6和所述公共电极8形成水平电场以驱动液晶实现显示。需要说明的是，在阵列基板上设置公共电极，所述公共电极可以是位于栅金属层，即栅金属层包括公共电极，公共电极与栅线、栅极。所述公共电极还可以是与像素电极同层设置。还可以是如图10所示，公共电极位于像素电极的上面且通过钝化层9与像素电极绝缘。具体的对于像素电极和公共电极的位置关系本发明实施例不作具体限定。
进一步可选的，所述像素电极和/或所述公共电极为条状。即所述像素电极和所述公共电极可以均为条状；或所述像素电极为条状，所述公共电极可以是板状；或所述公共电极为条状，所述像素电极为板状。当然，所述像素电极和所述公共电极还可以为梳状等其他形状。如图10所示，本发明实施例以像素电极6为板状，公共电极8为条状为例进行详细说明。
本发明实施例提供了一种阵列基板，如图2和图9所示，包括：栅金属层、栅绝缘层5、有源层4以及源漏金属层3，且所述栅绝缘层5、有源层4以及源漏金属层3通过一次构图工艺形成。其中，所述栅绝缘层、有源层以及源漏金属层通过是通过本发明提供的方法经一次构图工艺形成。
可选的，如图2和图9所示，所述阵列基板包括显示像素区a、连接区b和隔离区c，其中，所述显示像素区a用于显示图像；连接区b设置有过孔，所述过孔贯穿所述源漏金属层3、有源层4以及栅绝缘层5；隔离区c用于使得源漏金属层在连接区与像素区绝缘。
具体的，参照图2所示的阵列基板的剖视图，阵列基板包括显示像素区a、连接区b和隔离区c，其中，显示像素区a设置有起开关作用的薄膜晶体管，所述薄膜晶体管包括栅极21、源极32和漏极33，其用于导通像素电极6以实现显示，所述连接区b主要用于通过设置过孔实现与底层薄膜或图案的电连接，所述隔离区c用于使得同一层图案在显示像素区a和连接区b绝缘。例如使得源漏金属层在显示像素区a和连接区b绝缘。需要说明的是，所述连接区可以是位于衬底基板的边缘位置处，例如栅金属层包括公共电极线，公共电极线在衬底基板的边缘位置处通过过孔与公共电极电连接。
本发明实施例提供的阵列基板，所述阵列基板的连接区的过孔贯穿源漏金属层、有源层以及栅绝缘层，相对于现有的过孔仅穿过栅绝缘层，其可以降低过孔的电阻，进而提高显示效果。
具体的，所述源漏金属层覆盖所述连接区。如图2、图9所示，在连接区除过孔之外的区域还设置有源漏金属层的图案。进一步的，所述有源层覆盖所述显示像素区、连接区以及隔离区。如图2、图9所示，有源层不仅设置在显示像素区的源漏极之间，其还覆盖所述显示像素区、连接区以及隔离区。
可选的，如图10所示，所述阵列基板还包括：像素电极层和公共电极层，其中，所述像素电极层包括像素电极6，所述公共电极层包括公共电极8，且所述像素电极6和所述公共电极8形成电场。即在阵列基板上形成像素电极和公共电极，通过像素电极和所述公共电极形成水平电场以驱动液晶实现显示。进一步可选的，所述像素电极和/或所述公共电极为条状。即所述像素电极和所述公共电极可以均为条状；或所述像素电极为条状，所述公共电极可以是板状；或所述公共电极为条状，所述像素电极为板状。当然，所述像素电极和所述公共电极还可以为梳状等其他形状。如图10所示，本发明实施例以像素电极6为板状，公共电极8为条状为例进行详细说明。
需要说明的是，在阵列基板上设置公共电极，所述公共电极可以是位于栅金属层，即栅金属层包括公共电极，公共电极与栅线、栅极同层设置。所述公共电极还可以是与像素电极同层设置。还可以是如图10所示，公共电极位于像素电极的上面且通过钝化层9与像素电极绝缘。具体的对于像素电极和公共电极的位置关系本发明实施例不作具体限定。
本发明实施例提供了一种显示装置，包括本发明实施例提供的阵列基板。所述显示装置可以为液晶显示器、电子纸、OLED(Organic Light）Emitting Diode，有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种阵列基板的制作方法，包括：在衬底基板上形成栅金属层、栅绝缘层、有源层以及源漏金属层，其特征在于，所述在衬底基板上形成栅绝缘层、有源层和源漏金属层包括：
在衬底基板上形成栅绝缘薄膜、有源层薄膜以及源漏金属薄膜；
在制作有栅绝缘薄膜、有源层薄膜以及源漏金属薄膜的基板上，涂布光刻胶；
利用多色调掩膜板对形成有所述光刻胶的基板进行曝光和显影，显影后形成光刻胶第一保留部分、光刻胶第二保留部分以及光刻胶第三保留部分；其中，光刻胶第一保留部分的光刻胶为完全保留，光刻胶第二保留部分和光刻胶第三保留部分的光刻胶为部分保留，且光刻胶第二保留部分的厚度小于光刻胶第一保留部分的光刻胶的厚度，光刻胶第三保留部分的厚度小于光刻胶第二保留部分的厚度；所述光刻胶第一保留部分至少对应源极和漏极区域，所述光刻胶第二保留部分对应待形成的沟道区域；所述光刻胶第三保留部分至少对应像素电极区域；连接区过孔位置处的光刻胶完全去除；
至少刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分；
对所述光刻胶第一保留部分、光刻胶第二保留部分以及光刻胶第三保留部分进行灰化处理，去除光刻胶第三保留部分；
至少刻蚀位于光刻胶第三保留部分的源漏金属薄膜；
对所述光刻胶第一保留部分和光刻胶第二保留部分进行灰化处理，去除光刻胶第二保留部分；
至少刻蚀位于光刻胶第二保留部分的源漏金属薄膜；
将剩下的光刻胶剥离。
2.根据权利要求1所述的制作方法，其特征在于，所述阵列基板包括显示像素区、连接区和隔离区，其中，所述显示像素区用于显示图像；连接区设置有过孔，所述过孔用于实现电连接；隔离区用于使得源漏金属层在连接区与像素区绝缘；
所述栅金属层包括栅极和公共电极线，所述源漏金属层至少包括设置在显示像素区的源极和漏极，所述有源层包括有源层图案。
3.根据权利要求1所述的制作方法，其特征在于，所述光刻胶完全保留部分的厚度小于1.5μm。
4.根据权利要求1所述的制作方法，其特征在于，所述光刻胶第二保留部分的厚度是光刻胶第一保留部分的厚度的70％。
5.根据权利要求1所述的制作方法，其特征在于，所述光刻胶第三保留部分的厚度是光刻胶第一保留部分的厚度的30％-40％。
6.根据权利要求1所述的制作方法，其特征在于，所述光刻胶第一保留部分还对应连接区除过孔之外的区域。
7.根据权利要求1所述的制作方法，其特征在于，所述光刻胶第三保留部分还对应隔离区。
8.根据权利要求1所述的制作方法，其特征在于，刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分；
所述至少刻蚀位于光刻胶第二保留部分的源漏金属薄膜具体为：刻蚀位于光刻胶第二保留部分的源漏金属薄膜以及有源层薄膜的部分，且同时刻蚀掉光刻胶完全去除区域保留的栅绝缘薄膜。
9.根据权利要求1所述的制作方法，其特征在于，刻蚀位于光刻胶完全去除区域的源漏金属薄膜、有源层薄膜以及栅绝缘薄膜的部分具体为：
利用湿法刻蚀，去除位于光刻胶完全去除区域的源漏金属薄膜；
利用干法刻蚀，去除光刻胶完全去除区域的有源层薄膜以及栅绝缘薄膜的部分。
10.根据权利要求9所述的制作方法，其特征在于，所述利用干法刻蚀去除光刻胶完全去除区域的有源层薄膜以及栅绝缘薄膜的部分具体为：
利用SF6以及CL2对有源层进行刻蚀；
待刻蚀完有源层薄膜之后，利用SF6以及O2对栅绝缘薄膜进行刻蚀。
11.根据权利要求10所述的制作方法，其特征在于，在利用SF6以及CL2对有源层进行刻蚀时，加入惰性气体。
12.根据权利要求11所述的制作方法，其特征在于，所述惰性气体为He。
13.根据权利要求10所述的制作方法，其特征在于，所述利用SF6以及CL2对有源层进行刻蚀，维持气体压力在100pa以下。
14.根据权利要求10所述的制作方法，其特征在于，所述利用SF6以及CL2对有源层进行刻蚀，控制气体总流量在1500sccm以下。
15.根据权利要求10所述的制作方法，其特征在于，在利用SF6以及O2对栅绝缘薄膜进行刻蚀时，O2占SF6以及O2混合气体的气体流量的40％以下。
16.根据权利要求10所述的制作方法，其特征在于，所述利用SF6以及O2对栅绝缘薄膜进行刻蚀，控制气体总流量在1200sccm以下。
17.根据权利要求1所述的制作方法，其特征在于，还包括：
在衬底基板上形成像素电极层和公共电极层；其中，所述像素电极层包括像素电极，所述公共电极层包括公共电极，且所述像素电极和所述公共电极形成电场。
18.根据权利要求17所述的制作方法，其特征在于，所述像素电极和/或所述公共电极为条状。
CN201310486484.0A 2013-10-17 2013-10-17 一种阵列基板及其制作方法、显示装置 Active CN103500730B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310486484.0A CN103500730B (zh) 2013-10-17 2013-10-17 一种阵列基板及其制作方法、显示装置
US14/429,961 US9466624B2 (en) 2013-10-17 2014-07-21 Array substrate and fabrication method thereof, and display device
PCT/CN2014/082569 WO2015055030A1 (zh) 2013-10-17 2014-07-21 阵列基板及其制作方法、显示装置
US15/262,523 US9893098B2 (en) 2013-10-17 2016-09-12 Array substrate and fabrication method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310486484.0A CN103500730B (zh) 2013-10-17 2013-10-17 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN103500730A CN103500730A (zh) 2014-01-08
CN103500730B true CN103500730B (zh) 2016-08-17

Family

ID=49865923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310486484.0A Active CN103500730B (zh) 2013-10-17 2013-10-17 一种阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (2) US9466624B2 (zh)
CN (1) CN103500730B (zh)
WO (1) WO2015055030A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104576542B (zh) 2015-01-26 2018-12-18 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN107093583A (zh) * 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107611084B (zh) * 2017-09-04 2020-02-28 京东方科技集团股份有限公司 一种阵列基板接触孔制备方法、阵列基板及显示器件
CN108461506A (zh) * 2018-03-27 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109659312B (zh) * 2018-10-15 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
US11398523B2 (en) 2019-01-23 2022-07-26 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
EP3855624A1 (en) * 2020-01-22 2021-07-28 Infineon Technologies AG Overvoltage protection circuit and device
CN112309967B (zh) * 2020-10-16 2022-03-08 深圳市华星光电半导体显示技术有限公司 背光模组及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
WO2009042163A2 (en) 2007-09-27 2009-04-02 Sangamo Biosciences, Inc. Rapid in vivo identification of biologically active nucleases
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI373141B (en) * 2007-12-28 2012-09-21 Au Optronics Corp Liquid crystal display unit structure and the manufacturing method thereof
CN101656232B (zh) * 2008-08-19 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法
CN101770124B (zh) * 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101995708B (zh) * 2009-08-19 2013-04-03 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP2012014098A (ja) * 2010-07-05 2012-01-19 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及びその製造方法、並びに表示装置
TW201222114A (en) * 2010-11-16 2012-06-01 Chunghwa Picture Tubes Ltd Pixel structure and dual gate pixel structure
CN102543860B (zh) * 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
CN102629588B (zh) 2011-12-13 2014-04-16 京东方科技集团股份有限公司 阵列基板的制造方法
CN102651343B (zh) * 2012-03-16 2014-12-24 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN102931139B (zh) * 2012-11-05 2015-07-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103077944B (zh) * 2013-01-18 2016-03-09 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103137558B (zh) * 2013-02-06 2016-10-05 京东方科技集团股份有限公司 一种tn型阵列基板及其制作方法、显示装置
CN103208491B (zh) * 2013-02-25 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN103353699A (zh) * 2013-06-24 2013-10-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US20150187825A1 (en) * 2013-12-31 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of Manufacturing Array Substrate of LCD
CN103855087B (zh) * 2014-02-24 2016-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20170025450A1 (en) 2017-01-26
WO2015055030A1 (zh) 2015-04-23
CN103500730A (zh) 2014-01-08
US20160043117A1 (en) 2016-02-11
US9893098B2 (en) 2018-02-13
US9466624B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN104516165B (zh) 显示装置及其制造方法
CN109216374A (zh) 显示装置及其制造方法
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN103887239B (zh) 薄膜晶体管阵列基板及其制造方法
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104716196B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104851789B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
TW200919733A (en) Pixel structure and method for manufacturing the same
KR20100005779A (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN106935659A (zh) 薄膜晶体管及其制造方法、阵列基板以及显示装置
JP2012003266A (ja) マザーボード及びアレイ基板の製造方法
CN106128950B (zh) 显示基板的制作方法、显示基板和显示装置
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN104392990B (zh) 一种阵列基板及显示装置
CN108417580A (zh) 阵列基板及其制作方法和显示面板
CN103000693A (zh) 薄膜晶体管、显示器件及其制造方法、显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN106449653A (zh) 一种显示基板及其制备方法、显示面板、显示装置
WO2016201778A1 (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant