CN103000693A - 薄膜晶体管、显示器件及其制造方法、显示装置 - Google Patents
薄膜晶体管、显示器件及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN103000693A CN103000693A CN2012103776138A CN201210377613A CN103000693A CN 103000693 A CN103000693 A CN 103000693A CN 2012103776138 A CN2012103776138 A CN 2012103776138A CN 201210377613 A CN201210377613 A CN 201210377613A CN 103000693 A CN103000693 A CN 103000693A
- Authority
- CN
- China
- Prior art keywords
- connecting portion
- drain electrode
- display device
- grid
- semiconductor connecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 11
- 238000002360 preparation method Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000007788 liquid Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
本发明公开了一种薄膜晶体管，涉及显示技术领域，包括：形成在基板上的栅极、栅绝缘层及源极和漏极，所述源极和所述漏极位于不同层并通过氧化物半导体材质的半导体连接部隔离，所述半导体连接部的位置与所述栅极的位置相对应，在对应于所述半导体连接部的位置处，所述源极的位置和所述漏极的位置至少有一部分重叠。本发明还公开了一种包括上述薄膜晶体管的显示器件及其制备方法，及包括所述显示器件的显示装置。本发明通过将源极和漏极位于不同的层，使得在制备过程中刻蚀源漏金属时不再需要额外的绝缘层来保护氧化物半导体层被刻蚀液损坏。由于不需要制备额外的绝缘层，从而简化了层次结构节省了工艺流程和成本。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管、显示器件及其制造方法、显示装置。
背景技术
薄膜晶体管液晶显示器（TFT-LCD）制造工艺中阵列基板（ARRAY）工艺的源漏金属电极位于同一个层面，一般工艺中均为平面结构。源漏金属电极下面安排具有沟道（CHANNEL）作用的非晶硅，有源层的非晶硅材料与源漏金属电极直接接触时会增加阻抗使TFT无法正常运作，因此在非晶硅与源漏金属电极之间增加了含有磷（P）成分的硅层。
氧化物半导体的电子移动度比原先的非晶硅快10倍以上，氧化物半导体在作为有源层时不但具有沟道的作用，而且直接接触金属排线也不会增加阻抗，因此不需要含有磷（P）成分的硅层，但是由于氧化物半导体本身对化学药品的不稳定性，若采用上述传统的薄膜晶体管（TFT）结构，在制备过程中氧化物半导体的刻蚀速度比源漏金属电极的刻蚀速度快。为了避免在刻蚀源漏金属电极时把氧化物半导体层也一起刻掉的情况，在氧化物半导体上面增加可抵挡刻蚀的绝缘层。可见传统的TFT在源漏电极和有源层之间总会有一层绝缘层存在，从而增加了TFT层次结构的复杂性，并且增加了制作工艺和制作成本。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：在制备过程中，如何保护在TFT结构中的源漏极之间的氧化物半导体层不被损坏。
（二）技术方案
为解决上述技术问题，本发明提供了一种薄膜晶体管，包括：形成在基板上的栅极、栅绝缘层及源极和漏极，所述源极和所述漏极位于不同层并通过氧化物半导体材质的半导体连接部隔离，所述半导体连接部的位置与所述栅极的位置相对应，在对应于所述半导体连接部的位置处，所述源极的位置和所述漏极的位置至少有一部分重叠。
其中，所述漏极位于栅绝缘层上，且位于所述半导体连接部的一侧，并与所述半导体连接部接触，所述源极位于所述半导体连接部之上。
其中，所述漏极的厚度大于所述半导体连接部的厚度，且所述半导体连接部与所述漏极的接触面一直延伸到漏极顶部。
本发明还提供了一种显示器件，包括上述任一项所述的薄膜晶体管。
其中，所述显示器件还包括：形成于所述薄膜晶体管上方的钝化层，在与所述栅极对应的区域上，所述钝化层形成有过孔。
其中，以显示器件中的栅线为栅极，在所述基板上，所述漏极所占区域位于栅线区域的一侧，且漏极连接所述显示器件中的数据线，所述漏极、源极和半导体连接部三者排列的方向所在的直线与栅线垂直。
其中，以显示器件中的栅线为栅极，所述漏极连接所述显示器件中的数据线，所述漏极、源极及半导体连接部三者所占区域位于所述栅线区域内，所述漏极、源极和半导体连接部三者排列的方向所在的直线与栅线平行。
本发明还提供了一种显示装置，包括上述任一项所述的显示器件。
本发明还提供了一种显示器件制作方法，包括以下步骤：
S1：在基板上形成包括栅线、栅绝缘层的图形；
S2：形成包括漏极、源极和半导体连接部的图形，使所述源极和漏极位于不同层并通过所述半导体连接部隔离，且所述半导体连接部的位置与所述栅极的位置相对应，在对应于所述半导体连接部的位置处，所述源极的位置和所述漏极的位置至少有一部分重叠。
其中，还包括下述步骤：
S3：形成钝化层并在所述钝化层上形成过孔。
其中，所述步骤S2具体包括：
在栅绝缘层上沉积第一金属薄膜，并在第一金属薄膜上涂覆光刻胶，通过对光刻胶的曝光显影，保留栅绝缘层上漏极区域的光刻胶，刻蚀掉暴露出的第一金属薄膜，剥离剩余的光刻胶，以形成漏极图形；
在形成有漏极图形的基板上依次沉积氧化物半导体薄膜和第二金属薄膜，并在第二金属薄膜上涂覆光刻胶，通过对光刻胶的曝光显影，使保留的光刻胶对应的区域包括栅极区域和与栅极区域邻接的部分漏极区域，刻蚀掉暴露出的氧化物半导体薄膜和第二金属薄膜，剥离剩余的光刻胶，以形成半导体连接部图形和源极图形。
（三）有益效果
本发明通过将源极和漏极位于不同的层，使得在制备过程中刻蚀源漏金属时不再需要额外的绝缘层来避免氧化物半导体层被刻蚀液损坏。由于不需要制备额外的绝缘层，从而简化了层次结构节省了工艺流程和成本。
附图说明
图1是本发明实施例的一种薄膜晶体管的结构示意图；
图2是本发明实施例的一种显示器件的结构示意图；
图3是图2中沿A-A＇向的剖面示意图；
图4a是本发明实施例的一种薄膜晶体管制作方法中形成栅极和栅绝缘层的基板的截面结构示意图；
图4b是图4a对应的基板的平面结构示意图；
图5是在图4a的基板上沉积漏极金属层并保留部分光刻胶的基板在TFT处的截面结构示意图；
图6a是形成漏极图形的基板的截面结构示意图；
图6b是图6a对应的基板的平面结构示意图；
图7是在图6a的基板上沉积氧化物半导体薄膜和源极金属薄膜并保留部分光刻胶的基板的截面结构示意图；
图8a是形成半导体连接部图形和源极图形的基板的截面结构示意图；
图8b是图8a对应的基板的平面结构示意图；
图9是在图8a的基板上沉积钝化层薄膜并保留部分光刻胶的基板的截面结构示意图；
图10是本发明实施例的另一种显示器件结构示意图；
图11是图10中沿B-B＇向的截面示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
如图1所示，本实施例的薄膜晶体管TFT包括：基板1、栅极2、栅绝缘层3、漏极4、氧化物半导体材质的半导体连接部6及源极7。栅极2和栅绝缘层3依次形成在基板1上（本实施例以底栅形结构的TFT为例进行说明）。
与传统的TFT结构不同，本实施例的TFT的源极7和漏极4位于不同层，之间通过半导体连接部6隔离。其中，半导体连接部6位于栅绝缘层3上栅极2对应的区域，漏极4位于栅绝缘层3上，且位于半导体连接部6的一侧，并与半导体连接部6接触，源极7位于半导体连接部6之上。在对应于半导体连接部6的位置处，源极7的位置和漏极4的位置至少有一部分重叠。这种结构中，源极7和漏极4位于不同平面，之 间通过半导体连接部6隔离，且在对应于半导体连接部6的位置处，源极7的位置和漏极4的位置至少有一部分重叠，即源极7盖住了半导体连接部6，这样使得在制备过程中刻蚀源漏金属时不再需要额外的绝缘层来避免半导体连接部6被刻蚀液损坏。由于不需要制备额外的绝缘层，从而简化了层次结构，节省了工艺流程和成本。
进一步地，漏极4的厚度大于半导体连接部6的厚度，且半导体连接部6与漏极4的接触面一直延伸到漏极4顶部，这样增加了半导体连接部6与漏极4的接触面，也增加了半导体连接部6与源极7的接触面，从而增强了沟道（CHANNEL）的作用。
从图1可看出，由于源极7和漏极4位于不同平面，相对于传统的TFT还具有结构紧凑，体积小的优点。
实施例2
本实施例提供了一种采用实施例1的TFT结构的显示器件，该显示器件可以为液晶显示器的阵列基板、AM-OLED结构的阵列基板。以下以液晶显示器的阵列基板为例进行说明，该阵列基板可以和传统的阵列基板类似，在制作时将TFT整个设置于栅线的一侧。由于实施例1的TFT的体积较小，本实施例中将其部分制作在栅线上，以栅线作为栅极，从而可提高阵列基板的开口率。
本实施例中，阵列基板的结构如图2和3所示，包括：基板1、栅线2＇、数据线4＇上述实施例1的TFT（包括：栅极、栅绝缘层3、漏极4、氧化物半导体材质的半导体连接部6、源极7）、钝化层8及过孔10。本实施例中，以栅线2＇作为TFT的栅极，TFT的源极7和漏极4位于不同层，之间通过半导体连接部6隔离。其中，半导体连接部6位于栅绝缘层3上栅线2＇对应的区域，漏极4位于栅绝缘层3上，且位于半导体连接部6的一侧，并与半导体连接部6接触，源极7位于半导体连接部6之上。在对应于半导体连接部6的位置处，源极7的位置和漏极4的位置至少有一部分重叠。漏极4所占区域位 于栅线2＇区域的一侧，且漏极4连接数据线4＇。从图2的平面图上看，漏极4、源极7和半导体连接部6三者排列的方向所在的直线与栅线2＇垂直。
这种结构中，源极7和漏极4位于不同平面，之间通过半导体连接部6隔离，且在对应于半导体连接部6的位置处，源极7的位置和漏极4的位置至少有一部分重叠，即源极7盖住了半导体连接部6，这样使得在制备过程中刻蚀源漏金属时不再需要额外的绝缘层来避免半导体连接部6被刻蚀液损坏。由于不需要制备额外的绝缘层，从而简化了层次结构，节省了工艺流程和成本。
进一步地，漏极4的厚度大于半导体连接部6的厚度，且半导体连接部6与漏极4的接触面一直延伸到漏极4顶部，这样增加了半导体连接部6与漏极4的接触面，也增加了半导体连接部6与源极7的接触面，从而增强了沟道（CHANNEL）的作用。
进一步地，钝化层8上的过孔10位于栅线2＇对应的区域，而不占用像素中的透射空间，因此可以提高像素开口率。
本实施例还提供了一种制备上述显示器件制作的方法，包括：
步骤1，如图4a所示，在基板1上形成包括栅线2＇和栅绝缘层3的图形。图2b为阵列基板上形成的栅线2＇的图形，栅线2＇作为TFT的栅极。
步骤2，在图4a的基板上形成包括漏极4、源极7和半导体连接部6的图形，使源极7和漏极4位于不同层，之间通过半导体连接部6隔离。具体包括：
如图5所示，在栅绝缘层3上沉积第一金属薄膜4＂，并在第一金属薄膜4＂上涂覆光刻胶5，通过对光刻胶的曝光显影，保留栅绝缘层上漏极区域的光刻胶5，刻蚀掉暴露出的第一金属薄膜4＂，剥离剩余的光刻胶5，以形成漏极4和数据线4＇的图形，如图6a和6b所示，图6b中在阵列基板上的漏极4和与其连接的数据线4＇。
如图7所示，在形成有漏极4的图形的基板上依次沉积氧化物半导体薄膜6＇和第二金属薄膜7＇，并在第二金属薄膜7＇上涂覆光刻胶5＇，通过对光刻胶5＇的曝光显影，使保留的光刻胶5＇对应的区域包括栅极区域和与栅极区域邻接的部分漏极区域，刻蚀掉暴露出的氧化物半导体薄膜6＇和第二金属薄膜7＇，具体地，通过湿刻同时刻掉暴露出的氧化物半导体薄膜6＇和第二金属薄膜7＇，因此不会因为氧化物半导体的刻蚀速度比源极的刻蚀速度快而损坏氧化物半导体。刻蚀完成后，剥离剩余的光刻胶5＇，以形成半导体连接部6和源极7的图形，如图8a和8b所示。优选地，沉积的第一金属薄膜4＂的厚度大于氧化物半导体薄膜6＇的厚度，以增大半导体连接部6和源极7的接触面。
步骤3，形成钝化层及过孔的图形，具体包括：
如图9所示，沉积绝缘层薄膜，以形成钝化层8，并在钝化层8上涂覆光刻胶5＂，通过对光刻胶5＂的曝光显影，显影掉过孔区域的光刻胶5＂，刻蚀掉过孔区域的钝化层，并剥离光刻胶5＂，以形成过孔10，最终形成如图2和3所示的阵列基板。优选地，过孔区域包含在栅线区域内，以提高像素开口率。
实施例3
本实施例提供了一种采用实施例1的TFT结构的显示器件，该显示器件可以为液晶显示器的阵列基板、AM-OLED结构的阵列基板。以下以液晶显示器的阵列基板为例进行说明，该阵列基板中与实施例1不同的是将整个TFT都制作在栅线上，以栅线作为栅极，其结构如图10和11所示，漏极4、源极7及半导体连接部6三者所占区域位于所述栅线2＇区域内，即将漏极4、源极7及半导体连接部6三者都制作在栅线2＇的上方。漏极4、源极7和半导体连接部6三者排列的方向所在的直线与栅线2＇平行，漏极4与数据线4＇一体形成。这样方便将整个TFT制作在栅线2＇上。由于具体的TFT 结构及其制作流程与实施例1基本相同，此处不再赘述。
在本实施例中把数据线4＇和漏极4的排线一体化，在栅线2＇的外围领域也可以通过光线，相对于实施例1的阵列基板扩大了开口率。
实施例4
本实施例提供了一种显示装置，包括上述的实施例2或3的显示器件。所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (11)
1.一种薄膜晶体管，包括：形成在基板上的栅极、栅绝缘层及源极和漏极，其特征在于，所述源极和所述漏极位于不同层并通过氧化物半导体材质的半导体连接部隔离，所述半导体连接部的位置与所述栅极的位置相对应，在对应于所述半导体连接部的位置处，所述源极的位置和所述漏极的位置至少有一部分重叠。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述漏极位于栅绝缘层上，且位于所述半导体连接部的一侧，并与所述半导体连接部接触，所述源极位于所述半导体连接部之上。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述漏极的厚度大于所述半导体连接部的厚度，且所述半导体连接部与所述漏极的接触面一直延伸到漏极顶部。
4.一种显示器件，包括如权利要求1~3中任一项所述的薄膜晶体管。
5.如权利要求4所述的显示器件，其特征在于，所述显示器件还包括：形成于所述薄膜晶体管上方的钝化层，在与所述栅极对应的区域上，所述钝化层形成有过孔。
6.如权利要求5所述的显示器件，其特征在于，以显示器件中的栅线为栅极，在所述基板上，所述漏极所占区域位于栅线区域的一侧，且漏极连接所述显示器件中的数据线，所述漏极、源极和半导体连接部三者排列的方向所在的直线与栅线垂直。
7.如权利要求5所述的显示器件，其特征在于，以显示器件中的栅线为栅极，所述漏极连接所述显示器件中的数据线，所述漏极、源极及半导体连接部三者所占区域位于所述栅线区域内，所述漏极、源极和半导体连接部三者排列的方向所在的直线与栅线平行。
8.一种显示装置，其特征在于，包括如权利要求5~7中任一项所述的显示器件。
9.一种显示器件制作方法，其特征在于，包括以下步骤：
S1：在基板上形成包括栅线、栅绝缘层的图形；
S2：形成包括漏极、源极和半导体连接部的图形，使所述源极和漏极位于不同层并通过所述半导体连接部隔离，且所述半导体连接部的位置与所述栅极的位置相对应，在对应于所述半导体连接部的位置处，所述源极的位置和所述漏极的位置至少有一部分重叠。
10.如权利要求9所述的显示器件制作方法，还包括下述步骤：
S3：形成钝化层并在所述钝化层上形成过孔。
11.如权利要求9所述的显示器件制作方法，其特征在于，所述步骤S2具体包括：
在栅绝缘层上沉积第一金属薄膜，并在第一金属薄膜上涂覆光刻胶，通过对光刻胶的曝光显影，保留栅绝缘层上漏极区域的光刻胶，刻蚀掉暴露出的第一金属薄膜，剥离剩余的光刻胶，以形成漏极图形；
在形成有漏极图形的基板上依次沉积氧化物半导体薄膜和第二金属薄膜，并在第二金属薄膜上涂覆光刻胶，通过对光刻胶的曝光显影，使保留的光刻胶对应的区域包括栅极区域和与栅极区域邻接的部分漏极区域，刻蚀掉暴露出的氧化物半导体薄膜和第二金属薄膜，剥离剩余的光刻胶，以形成半导体连接部图形和源极图形。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210377613.8A CN103000693B (zh) | 2012-10-08 | 2012-10-08 | 薄膜晶体管、显示器件及其制造方法、显示装置 |
| US14/048,477 US9040994B2 (en) | 2012-10-08 | 2013-10-08 | Thin film transistor, display device and manufacturing thereof, display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210377613.8A CN103000693B (zh) | 2012-10-08 | 2012-10-08 | 薄膜晶体管、显示器件及其制造方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103000693A true CN103000693A (zh) | 2013-03-27 |
| CN103000693B CN103000693B (zh) | 2015-06-17 |
Family
ID=47929047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210377613.8A Active CN103000693B (zh) | 2012-10-08 | 2012-10-08 | 薄膜晶体管、显示器件及其制造方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9040994B2 (zh) |
| CN (1) | CN103000693B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219392A (zh) * | 2013-04-10 | 2013-07-24 | 合肥京东方光电科技有限公司 | 薄膜晶体管、阵列基板、制备方法以及显示装置 |
| CN104091831A (zh) * | 2014-06-27 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板和显示装置 |
| CN105304720A (zh) * | 2014-07-22 | 2016-02-03 | 中华映管股份有限公司 | 薄膜晶体管 |
| CN105322022A (zh) * | 2014-06-13 | 2016-02-10 | 中华映管股份有限公司 | 薄膜晶体管 |
| CN105977162A (zh) * | 2016-07-06 | 2016-09-28 | 昆山龙腾光电有限公司 | 薄膜晶体管及制作方法和薄膜晶体管阵列基板及制作方法 |
| CN106024632A (zh) * | 2016-05-24 | 2016-10-12 | 西安电子科技大学 | 带隙改性Ge PMOS器件及其制备方法 |
| WO2020062666A1 (zh) * | 2018-09-30 | 2020-04-02 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法 |
| CN111463222A (zh) * | 2020-04-13 | 2020-07-28 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102330497B1 (ko) | 2015-06-02 | 2021-11-24 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 포함하는 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
| US20110233555A1 (en) * | 2010-03-26 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102254938A (zh) * | 2010-10-21 | 2011-11-23 | 友达光电股份有限公司 | 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构 |
| CN102645803A (zh) * | 2011-10-17 | 2012-08-22 | 京东方科技集团股份有限公司 | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4247377B2 (ja) * | 2001-12-28 | 2009-04-02 | 独立行政法人産業技術総合研究所 | 薄膜トランジスタ及びその製造方法 |
| KR100905470B1 (ko) * | 2002-11-20 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| JP2009215279A (ja) * | 2008-02-13 | 2009-09-24 | Osaka Univ | 分岐型化合物、これを用いた有機薄膜及び有機薄膜素子 |
| US8558324B2 (en) * | 2008-05-06 | 2013-10-15 | Korea Institute Of Science And Technology | Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof |
-
2012
- 2012-10-08 CN CN201210377613.8A patent/CN103000693B/zh active Active
-
2013
- 2013-10-08 US US14/048,477 patent/US9040994B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
| US20110233555A1 (en) * | 2010-03-26 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102254938A (zh) * | 2010-10-21 | 2011-11-23 | 友达光电股份有限公司 | 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构 |
| CN102645803A (zh) * | 2011-10-17 | 2012-08-22 | 京东方科技集团股份有限公司 | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219392A (zh) * | 2013-04-10 | 2013-07-24 | 合肥京东方光电科技有限公司 | 薄膜晶体管、阵列基板、制备方法以及显示装置 |
| US10326024B2 (en) | 2013-04-10 | 2019-06-18 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, manufacturing method and display device |
| WO2014166168A1 (zh) * | 2013-04-10 | 2014-10-16 | 合肥京东方光电科技有限公司 | 薄膜晶体管、阵列基板、制备方法以及显示装置 |
| CN103219392B (zh) * | 2013-04-10 | 2017-04-12 | 合肥京东方光电科技有限公司 | 薄膜晶体管、阵列基板、制备方法以及显示装置 |
| CN105322022A (zh) * | 2014-06-13 | 2016-02-10 | 中华映管股份有限公司 | 薄膜晶体管 |
| CN105322022B (zh) * | 2014-06-13 | 2018-02-02 | 中华映管股份有限公司 | 薄膜晶体管 |
| US9685466B2 (en) | 2014-06-27 | 2017-06-20 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate and display device |
| CN104091831A (zh) * | 2014-06-27 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板和显示装置 |
| CN105304720A (zh) * | 2014-07-22 | 2016-02-03 | 中华映管股份有限公司 | 薄膜晶体管 |
| CN106024632A (zh) * | 2016-05-24 | 2016-10-12 | 西安电子科技大学 | 带隙改性Ge PMOS器件及其制备方法 |
| CN106024632B (zh) * | 2016-05-24 | 2019-02-12 | 西安电子科技大学 | 带隙改性Ge PMOS器件及其制备方法 |
| CN105977162A (zh) * | 2016-07-06 | 2016-09-28 | 昆山龙腾光电有限公司 | 薄膜晶体管及制作方法和薄膜晶体管阵列基板及制作方法 |
| CN105977162B (zh) * | 2016-07-06 | 2019-05-14 | 昆山龙腾光电有限公司 | 薄膜晶体管及制作方法和薄膜晶体管阵列基板及制作方法 |
| WO2020062666A1 (zh) * | 2018-09-30 | 2020-04-02 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法 |
| CN111463222A (zh) * | 2020-04-13 | 2020-07-28 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及显示装置 |
| WO2021208123A1 (zh) * | 2020-04-13 | 2021-10-21 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103000693B (zh) | 2015-06-17 |
| US9040994B2 (en) | 2015-05-26 |
| US20140097437A1 (en) | 2014-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000693B (zh) | 薄膜晶体管、显示器件及其制造方法、显示装置 | |
| CN108376672B (zh) | 阵列基板及其制备方法，以及显示装置 | |
| US10043912B2 (en) | Array substrate and the manufacturing methods thereof | |
| US11257849B2 (en) | Display panel and method for fabricating the same | |
| US10573595B2 (en) | Array substrate, fabricating method thereof, and display device | |
| US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
| US9804463B2 (en) | Array substrate and fabrication method thereof and display device | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN107170758A (zh) | 柔性显示基板及其制作方法、显示装置 | |
| US9893098B2 (en) | Array substrate and fabrication method thereof, and display device | |
| US9252278B2 (en) | Array substrate, display device and manufacturing method thereof | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| JP6359650B2 (ja) | アレイ基板、表示装置及びアレイ基板の製作方法 | |
| CN104900655A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| JP2012003266A (ja) | マザーボード及びアレイ基板の製造方法 | |
| CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| EP3089214B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| JPWO2012117695A1 (ja) | 半導体装置の製造方法 | |
| CN106575063B (zh) | 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN103489874A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
| US8519393B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN113517306B (zh) | 一种显示基板、制造方法、显示屏及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |