CN105322022A - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN105322022A CN105322022A CN201410735381.8A CN201410735381A CN105322022A CN 105322022 A CN105322022 A CN 105322022A CN 201410735381 A CN201410735381 A CN 201410735381A CN 105322022 A CN105322022 A CN 105322022A
- Authority
- CN
- China
- Prior art keywords
- passage
- thin
- film transistor
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract 4
- 230000012447 hatching Effects 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000003973 paint Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011469 building brick Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910003266 NiCo Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- KSHLPUIIJIOBOQ-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Co++].[Ni++] Chemical compound [O--].[O--].[O--].[O--].[Co++].[Ni++] KSHLPUIIJIOBOQ-UHFFFAOYSA-N 0.000 description 1
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 1
- -1 aluminium tin-oxide Chemical compound 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 1
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种薄膜晶体管。本发明的薄膜晶体管配置在一基板上；薄膜晶体管包括通道、栅极、源极、漏极以及蚀刻阻挡层；通道配置在基板上且位于蚀刻阻挡层与源极之间；栅极配置在基板上且与通道重叠；源极配置在通道与基板之间且与通道电性连接；通道配置在漏极与基板之间；蚀刻阻挡层配置在漏极与通道之间且具有暴露出部分通道的第一通孔；漏极填入蚀刻阻挡层的第一通孔而与通道电性连接；漏极完全地遮蔽通道。
Description
技术领域
本发明是有关于一种电子组件，且特别是有关于一种薄膜晶体管。
背景技术
随着科技的发展，电子组件的微型化已成趋势。当然，薄膜晶体管也不例外。在现有技术中，薄膜晶体管包括栅极、源极、漏极、蚀刻阻挡层以及通道。源极、漏极同属一膜层，且分别设于通道两侧。栅极与通道重叠。蚀刻阻挡层具有暴露出通道顶面的两个通孔。源极与漏极分别填入这两个通孔，而与通道电性连接。然而，这两个通孔的设置使得通道必需保留被通孔暴露出的面积，而不利于薄膜晶体管尺寸的缩减。
此外，由于源极与漏极是分别填满蚀刻阻挡层的两个通孔而与通道电性连接，因此薄膜晶体管的通道宽度是由上述两个通孔的宽度决定。受限于蚀刻阻挡层的制程能力，蚀刻阻挡层的通孔的尺寸不易精准地控制，从而薄膜晶体管的通道宽度不易为精准值。这样一来，若将多个薄膜晶体管应用于显示面板中时，显示面板便容易因为多个薄膜晶体管之间的电性差异而产生显示画面异常的问题。
再者，美国专利公开号US2012/0097955A1提出一种薄膜晶体管，包括栅极、栅极绝缘层、源极、通道层以及漏极。栅极绝缘层覆盖在栅极及基板上。源极配置在部分栅极绝缘层上。通道层配置在栅极绝缘层上，且覆盖栅极上方的部分源极。漏极配置在通道层上且电性连接于通道层。然而，当使用者在外界光线下使用以上述薄膜晶体管制作的显示面板时，外界光线会穿过薄膜晶体管的漏极而照射在通道层上。此时，薄膜晶体管会产生光漏电流，而使显示面板发生显示异常的问题。
发明内容
本发明提供一种薄膜晶体管，其尺寸小且性能佳。
本发明的薄膜晶体管配置在基板上；薄膜晶体管包括通道、栅极、源极、漏极以及蚀刻阻挡层；通道配置在基板上且位于蚀刻阻挡层与源极之间。；栅极配置在基板上且与通道重叠；源极配置在通道与基板之间且与通道电性连接。通道配置于漏极与基板之间；蚀刻阻挡层配置在漏极与通道之间且具有暴露出部分通道的第一通孔；漏极填入蚀刻阻挡层的第一通孔而与通道电性连接。漏极完全地遮蔽通道。
在本发明的一实施例中，上述漏极的边缘超出通道的边缘。
在本发明的一实施例中，上述漏极与通道在基板的承载面的法线方向上的最短距离为H，漏极的边缘与通道的边缘在与法线方向垂直的另一方向上的最短距离为L，而20°≦tan-1(L/H)≦50°。
在本发明的一实施例中，30°≦tan-1(L/H)≦45°。
在本发明的一实施例中，上述通道的面积为A1，漏极的面积为A2，漏极超出通道的部分面积为(A2-A1)，而10％≦[(A2-A1)/A1]≦80％。
在本发明的一实施例中，上述源极具有与通道接触的接触区，而漏极遮蔽源极的接触区。
在本发明的一实施例中，上述通道的面积为A1，接触区的面积为A3，而10％≦(A3/A1)≦50％。
在本发明的一实施例中，上述栅极暴露出部分的通道，而源极遮蔽此部分的通道。
在本发明的一实施例中，一连线方向穿过上述源极在基板上的正投影以及第一通孔在基板上的正投影。源极在与连线方向交越的第一方向上具有第一宽度。蚀刻阻挡层的第一通孔在与第一方向平行的第二方向上具有第二宽度。第一宽度小于第二宽度。
在本发明的一实施例中，上述通道为完整且无通孔的岛状图案。通道具有面向基板的底面、背向底面的顶面以及连接底面与顶面的外侧面。蚀刻阻挡层的第一通孔暴露出部分的顶面而完全地覆盖外侧面与顶面的交界。
在本发明的一实施例中，上述通道为完整且无通孔的岛状图案。通道具有面向基板的底面、背向底面的顶面以及连接底面与顶面的外侧面。蚀刻阻挡层的第一通孔暴露出部分顶面以及与此部分顶面直接连接的部分外侧面。
在本发明的一实施例中，上述通道为具有第二通孔的中空图案。通道具有面向基板的底面、背向底面的顶面以及连接底面与顶面且定义出第二通孔的内侧面。蚀刻阻挡层的第一通孔与通道的第二通孔相通。蚀刻阻挡层的第一通孔暴露出通道的内侧面以及通道的部分顶面。漏极填入蚀刻阻挡层的第一通孔以及通道的第二通孔而与通道的部分顶面以及通道的内侧面接触。
在本发明的一实施例中，上述薄膜晶体管可进一步包括位于通道与栅极之间的绝缘层。
在本发明的一实施例中，上述栅极位于绝缘层与基板之间。
在本发明的一实施例中，上述漏极的材料包括透光导电材料或遮光导电材料。
在本发明的一实施例中，上述通道的材料包括金属氧化物半导体、单晶硅、多晶硅或非晶硅。
本发明一实施例的薄膜晶体管中，由于漏极与源极是分别设置在通道的上下两侧，因此蚀刻阻挡层能够省略现有技术中提供源极填入的通孔的设置。也就是说，蚀刻阻挡层所必需设置的通孔数量能够减少，而有助于薄膜晶体管尺寸的缩小。此外，由于漏极是完全地遮蔽通道，因此外界环境因子，例如光线不易影响通道的电性，从而薄膜晶体管的信赖性能够提升。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F为本发明一实施例的薄膜晶体管制造流程的俯视图；
图2A至图2F为分别对应在图1A至图1F的剖线A-A’所绘的薄膜晶体管制造流程的剖面示意图；
图3A为本发明另一实施例的薄膜晶体管的俯视图；
图3B为图3A的剖线B-B’所绘的薄膜晶体管的剖面示意图；
图4A为本发明又一实施例的薄膜晶体管的俯视图；
图4B为图4A的剖线C-C’所绘的薄膜晶体管的剖面示意图。
附图标记说明：
10：基板；
10a：承载面；
A-A’、B-B’、C-C’：剖线；
D：漏极；
d1、d2：方向；
ES、ES’、ES＂：蚀刻阻挡层；
G：栅极；
GI：绝缘层；
H1、H1’、H1”：第一通孔；
H2：第二通孔；
H、L：最短距离；
S：源极；
S1：底面；
S2：顶面；
S3：外侧面；
S4：内侧面；
SE、SE＇：通道；
T：接触区；
TFT、TFT’、TFT”：薄膜晶体管；
W1：第一宽度；
W2：第二宽度；
x：连线方向；
y1：第一方向；
y2：第二方向。
具体实施方式
图1A至图1F为本发明一实施例的薄膜晶体管制造流程的俯视图。图2A至图2F为分别对应在图1A至图1F的剖线A-A＇所绘的薄膜晶体管制造流程的剖面示意图。请参照图1A及图2A，首先，提供基板10。就光学特性而言，基板10可为透光基板或不透光/反射基板。透光基板的材料可选自玻璃、石英、有机聚合物、其他适当材料或其组合。不透光/反射基板的材料可选自导电材料、金属、晶圆、陶瓷、其他适当材料或其组合。需说明的是，若基板10选用导电材料时，则需在基板10搭载薄膜晶体管的构件之前，在基板10上形成一绝缘层(未示出)，以避免基板10与薄膜晶体管的构件之间发生短路的问题。就机械特性而言，基板10可为刚性基板或可挠性基板。刚性基板的材料可选自玻璃、石英、导电材料、金属、晶圆、陶瓷、其他适当材料或其组合。可挠性基板的材料可选自超薄玻璃、有机聚合物，如塑料、其他适当材料或其组合。
接着，在基板10上形成栅极G。在本实施例中，若所制造的薄膜晶体管欲应用在显示领域，则在形成栅极G时，还可同时形成与栅极G电性连接的扫描线(未示出)。栅极G一般使用金属材料。然而，本发明不限于此，根据其他实施例，栅极G也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其组合。请参照图1B及图2B，接着，在基板10上形成绝缘层GI。绝缘层GI覆盖栅极G与基板10。绝缘层GI的材料可为无机材料，例如：氧化硅、氮化硅或氮氧化硅、有机材料或上述材料的组合。
请参照图1C及图2C，接着，在绝缘层GI上形成源极S。绝缘层GI位于源极S与基板10之间。在本实施例中，若所制造的薄膜晶体管欲应用在显示领域，则在形成源极S时，还可同时形成与源极S电性连接的数据线(未示出)。在本实施例中，源极S选用金属材料。然而，本发明不限于此，根据其他实施例，源极S也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其组合。
请参照图1D及图2D，接着，在源极S与绝缘层GI上形成通道SE。部分通道SE可直接覆盖源极S而与源极S电性连接。在本实施例中，通道SE可选择性地为完整且无通孔的岛状图案。然而，本发明不限于此，通道SE也可呈其它适当形状，将在后续段落中以其他实施例为例说明。在本实施例中，通道SE的材料可为金属氧化物半导体，例如氧化铟镓锌(IGZO)、氧化锡(ZnO)、氧化铟锌(IZO)、氧化铪铟锌(HIZO)、氧化铟镓(IGO)、氧化镉、氧化锗(2CdO·GeO2)、氧化镍钴(NiCo2O4)等，但本发明不以此为限，在其他实施例中，通道SE的材料也可为非晶硅、单晶硅、多晶硅或其他适当材料。
请参照图1E及图2E，接着，在通道SE上形成蚀刻阻挡层ES。蚀刻阻挡层ES覆盖源极S、与源极S接触的部分通道SE以及部分绝缘层GI。蚀刻阻挡层ES具有第一通孔H1。第一通孔H1暴露出另一部分的通道SE，而不暴露出通道SE与源极S接触的部分。更进一步地说，如图2E所示，在本实施例中，通道SE具有面向基板10的底面S1、背向底面S1的顶面S2以及连接底面S1与顶面S2的外侧面S3。蚀刻阻挡层ES的第一通孔H1可选择性地暴露出通道SE的部分顶面S2而完全地覆盖外侧面S3与顶面S2的交界，即通道SE的外边缘。然而，本发明不限于此，通道SE与蚀刻阻挡层ES的第一通孔H1之间的相对位置也可呈其他适当样态，以下将在后续段落中以其他实施例为例说明。
请参照图1F及图2F，接着，形成漏极D。漏极D可根据实际的需求选用遮光导电材料，例如：钼钽合金(MoTa)等、透光导电材料，例如铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物或铟锗锌氧化物等、其它适当材料、或者上述至少二者的组合。漏极D填入蚀刻阻挡层ES的第一通孔H1而与通道SE的另一部分电性连接。在此，便初步完成本实施例的薄膜晶体管TFT。
本实施例的薄膜晶体管TFT包括通道SE、栅极G、源极S、漏极D以及蚀刻阻挡层ES。通道SE配置在基板10上且位于蚀刻阻挡层ES与源极S之间。栅极G配置在基板10上且与通道SE重叠。源极S配置在通道SE与基板10之间且与通道SE电性连接。通道SE配置在漏极D与基板10之间。蚀刻阻挡层ES配置在漏极D与通道SE之间且具有暴露出部分通道SE的第一通孔H1。漏极D填入蚀刻阻挡层ES的第一通孔H1而与通道SE电性连接。特别是，漏极D完全地遮蔽通道SE。当漏极D完全地遮蔽通道SE时，外界光线不易避开漏极D的阻挡而照射到薄膜晶体管TFT的通道SE。因此，薄膜晶体管TFT不易发生光漏电问题，从而降低应用薄膜晶体管TFT的显示面板发生显示异常的机率。
更进一步地说，在本实施例中，漏极D的边缘可超出通道SE的边缘。具体而言，如图2F所示，漏极D与通道SE在基板10的承载面10a的法线方向d1上的最短距离为H，漏极D的边缘与通道SE的边缘在与法线方向d1垂直的另一方向d2上的最短距离为L。为更进一步地避免外界光线由侧向入射薄膜晶体管TFT而照射到通道SE，最短距离H及最短距离为L可做特殊的设计。举例而言，20°≦tan-1(L/H)≦50°。更佳地是，30°≦tan-1(L/H)≦45°。当最短距离H及最短距离为L满足上述任一关系式时，由侧向入射薄膜晶体管TFT的大部分的外界光线会被漏极D阻挡而不易照射到通道SE，从而应用薄膜晶体管TFT的显示面板发生显示异常的机率能够更进一步地降低。
从另一角度而言，通道SE的面积为A1，漏极D的面积为A2，漏极D超出通道SE的部分面积为(A2-A1)，若将[(A2-A1)/A1]设计在特殊范围，则也可更进一步地降低外界光线照射至薄膜晶体管TFT通道SE的机率。举例而言，10％≦[(A2-A1)/A1]≦80％，但本发明不以此为限。
再者，在本实施例中，源极S具有与通道SE接触的接触区T，而漏极D遮蔽源极S的接触区T。也就是说，漏极D遮蔽载子在通道SE中的传递路径。此举也能够有效地降低薄膜晶体管TFT被外界光线影响的程度。更进一步地说，通道SE的面积为A1，接触区T的面积为A3，当10％≦(A3/A1)≦50％时，可兼顾薄膜晶体管TFT的尺寸缩减及电气特性。
此外，如图2F所示，在本实施例中，栅极G可暴露出部分的通道SE，而源极S遮蔽被栅极G暴露出的部分通道SE。换言之，栅极G所占的面积可设计的较小，而使与栅极G位于同一膜层的其他构件例如应用薄膜晶体管TFT的显示面板的共享电极的布局(layout)更具弹性。另一方面，被栅极G暴露出部分的通道SE则可运用配置在通道SE下方的源极S来遮蔽。也就是说，大部分的通道可被栅极G与通道SE共同遮蔽。如此一来，若应用薄膜晶体管TFT的显示面板为非自发光显示面板而需采用背光源时，背光源所发出的光线不易照射至薄膜晶体管TFT的通道SE，进而降低显示面板发生显示异常的机率。
在本实施例中，薄膜晶体管TFT还包括位于通道SE与栅极G之间的绝缘层GI。栅极G可选择性设置在绝缘层GI与基板10之间。换言之，本实施例的薄膜晶体管TFT可为底部栅极型(bottomgate)薄膜晶体管。然而，本发明不限于此，在其他实施例中，薄膜晶体管TFT也可为顶部栅极型(topgate)或其他适当形式的薄膜晶体管。
值得一提的是，由于漏极D与源极S是分别设置在通道SE上下两侧，因此蚀刻阻挡层ES能够省略现有技术中供源极S填入的通孔的设置。换言之，蚀刻阻挡层ES所必需设置的通孔数量能够减少，而有助于薄膜晶体管TFT尺寸的缩小。此外，由于漏极D是完全地遮蔽通道SE，因此蚀刻阻挡层ES的第一通孔H1与通道SE之间的可容许对位误差以及蚀刻阻挡层ES的第一通孔H1与漏极D之间的可容许对位误差能够较大，而使薄膜晶体管TFT具有易于制造的优点。另一方面，由于漏极D是完全地遮蔽通道SE，因此外界环境因子例如光线不影响通道SE的电性，从而提升薄膜晶体管TFT的信赖性(reliability)。
请参照图1F，一连线方向x(如剖线A-A＇的延伸方向)穿过源极S在基板10上的正投影以及蚀刻阻挡层ES的第一通孔H1在基板10上的正投影。源极S在与连线方向x交越的第一方向y1上具有第一宽度W1。在本实施例中，第一方向y1可垂直于连线方向x以及基板10承载薄膜晶体管TFT的表面的法线方向。蚀刻阻挡层ES的第一通孔H1在与第一方向y1平行的第二方向y2上具有第二宽度W2。第一宽度W1小于第二宽度W2。换言之，源极S与通道SE接触区域的宽度(即第一宽度W1)可小于填满第一通孔H1的漏极D与通道SE的接触区域的宽度(即第二宽度W2)。此时，通道SE的宽度是由源极S的第一宽度W1决定，而非供漏极D填入的第一通孔H1的第二宽度W2决定。由于漏极D的制程精度控制优于蚀刻阻挡层ES的第一通孔H1的制程精度控制，因此通道SE的宽度(即漏极D的第一宽度W1)能够被精准地控制，而有助于薄膜晶体管TFT电性的一致性。更进一步地说，若在基板10上同时形成多个薄膜晶体管TFT且将这些薄膜晶体管TFT应用在显示面板中时，则显示面板便不容易因为多个薄膜晶体管TFT之间的电性不一致而产生显示异常的问题。
图3A为本发明另一实施例的薄膜晶体管的俯视图。图3B为图3A的剖线B-B＇所绘的薄膜晶体管的剖面示意图。请参照图3A及图3B，薄膜晶体管TFT＇与图1F及图2F的薄膜晶体管TFT类似，因此相同或相对应的组件以相同或相对应的符号表示。薄膜晶体管TFT＇与薄膜晶体管TFT主要的差异在于：薄膜晶体管TFT＇的通道SE与蚀刻阻挡层ES＇的第一通孔H1＇之间的相对位置与薄膜晶体管TFT的通道SE与蚀刻阻挡层ES的第一通孔H1之间的相对位置略有不同。以下就此差异处做说明，二者相同处便不再重述。
薄膜晶体管TFT＇包括通道SE、栅极G、源极S、漏极D以及蚀刻阻挡层ES＇。通道SE配置在基板10上且位于蚀刻阻挡层ES与源极S之间。栅极G配置在基板10上且与通道SE重叠。源极S配置在通道SE与基板10之间且与通道SE电性连接。通道SE配置在漏极D与基板10之间。蚀刻阻挡层ES＇配置在漏极D与通道SE之间且具有暴露出部分通道SE的第一通孔H1＇。漏极D填入蚀刻阻挡层ES＇的第一通孔H1＇而与通道SE电性连接。漏极D完全地遮蔽通道SE。
与薄膜晶体管TFT不同的是，如图3B所示，蚀刻阻挡层ES＇的第一通孔H1＇暴露出通道SE的部分顶面S2以及与此部分顶面S2直接连接的部分外侧面S3。换言之，如图3A所示，蚀刻阻挡层ES＇的第一通孔H1＇暴露出通道SE的部分外边缘，而不像图1F的蚀刻阻挡层ES般完全地覆盖通道SE的外边缘。如此一来，当漏极D填入蚀刻阻挡层ES＇的第一通孔H1＇时，漏极D会与通道SE的部分外侧面S3接触，而使通道SE中用以传递载子的路径接近一直线段，以更进一步地优化薄膜晶体管TFT＇的电性。
图4A为本发明又一实施例的薄膜晶体管的俯视图。图4B为图4A的剖线C-C＇所绘的薄膜晶体管的剖面示意图。请参照图4A及图4B，薄膜晶体管TFT＂与图1F及图2F的薄膜晶体管TFT类似，因此相同或相对应的组件以相同或相对应的符号标示。薄膜晶体管TFT＂与薄膜晶体管TFT主要的差异在于：薄膜晶体管TFT＂通道SE＇的形状与薄膜晶体管TFT通道SE的形状不同。以下就此差异处做说明，便不再重述二者相同处。
薄膜晶体管TFT＂包括通道SE＇、栅极G、源极S、漏极D以及蚀刻阻挡层ES＂。通道SE＇配置在基板10上且位于蚀刻阻挡层ES与源极S之间。栅极G配置在基板10上且与通道SE＇重叠。源极S配置在通道SE＇与基板10之间且与通道SE＇电性连接。通道SE＇配置在漏极D与基板10之间。蚀刻阻挡层ES＂配置在漏极D与通道SE＇之间且具有暴露出部分通道SE＇的第一通孔H1＂。漏极D填入蚀刻阻挡层ES＂的第一通孔H1＂而与通道SE＇电性连接。漏极D完全地遮蔽通道SE＇。
与薄膜晶体管TFT不同的是，如图4A所示，通道SE＇为具有第二通孔H2的中空图案。如图4B所示，通道SE＇具有面向基板10的底面S1、背向底面S1的顶面S2、连接底面S1与顶面S2的外侧面S3、被外侧面S3环绕且定义出第二通孔H2的内侧面S4。蚀刻阻挡层ES＂的第一通孔H1＂与通道SE＇的第二通孔H2相通。更进一步地说，蚀刻阻挡层ES”的第一通孔H1＂可完全地暴露出通道SE＇的第二通孔H2的边缘。蚀刻阻挡层ES”的第一通孔H1＂暴露出通道SE＇的内侧面S4以及通道SE＇的部分顶面S2。漏极D填入蚀刻阻挡层ES＂的第一通孔H1＂以及通道SE＇的第二通孔H2时，漏极D会与通道SE＇的部分顶面S2以及通道SE的内侧面S4接触。
值得一提的是，通过通道SE＇具有第二通孔H2，且蚀刻阻挡层ES＂的第一通孔H1＂暴露出由第二通孔H2定义出的通道SE＇的内侧面的设计，即使蚀刻阻挡层ES＂的第一通孔H1＂与通道SE＇之间存在些许的对位偏移量，漏极D与通道SE＇的接触面积仍能够维持不变。如此一来，若同时形成多个薄膜晶体管TFT＂时，这些薄膜晶体管TFT＂的电性能够较为一致。当这些薄膜晶体管TFT＂应用在显示面板中时，显示面板便不容易因为多个薄膜晶体管TFT＂之间的电性差异过大而产生显示异常的问题。
综上所述，在本发明一实施例的薄膜晶体管中，由于漏极与源极是分别设置在通道的上下两侧，因此蚀刻阻挡层能够省略现有技术中供源极填入的通孔的设置。换言之，蚀刻阻挡层所必需设置的通孔数量能够减少，而有助于薄膜晶体管尺寸的缩小。此外，由于漏极是完全地遮蔽通道，因此蚀刻阻挡层的第一通孔与通道之间的可容许对位误差以及蚀刻阻挡层的第一通孔与漏极之间的可容许对位误差能够较大，而使薄膜晶体管具有易于制造的优点。另一方面，由于漏极是完全地遮蔽通道，因此外界环境因子(例如：光线)不易影响通道的电性，从而薄膜晶体管的信赖性能够提升。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种薄膜晶体管，配置在一基板上，其特征在于，该薄膜晶体管包括：
一通道，配置在该基板上；
一栅极，配置在该基板上且与该通道重叠；
一源极，配置在该通道与该基板之间且与该通道电性连接；
一漏极，该通道配置在该漏极与该基板之间；以及
一蚀刻阻挡层，配置在该漏极与该通道之间且具有暴露出部分该通道的一第一通孔，该漏极填入该蚀刻阻挡层的该第一通孔而与该通道电性连接，其中该漏极完全地遮蔽该通道。
2.根据权利要求1所述的薄膜晶体管，其特征在于，该漏极的边缘超出该通道的边缘。
3.根据权利要求2所述的薄膜晶体管，其特征在于，该漏极与该通道在该基板的一承载面的一法线方向上的最短距离为H，该漏极的边缘与该通道的边缘在与该法线方向垂直的另一方向上的最短距离为L，
而20°≦tan-1(L/H)≦50°。
4.根据权利要求3所述的薄膜晶体管，其特征在于，30°≦tan-1(L/H)≦45°。
5.根据权利要求2所述的薄膜晶体管，其特征在于，该通道的面积为A1，该漏极的面积为A2，该漏极超出该通道的部分面积为(A2-A1)，而10％≦[(A2-A1)/A1]≦80％。
6.根据权利要求1所述的薄膜晶体管，其特征在于，该源极具有与该通道接触的一接触区，而该漏极遮蔽该源极的该接触区。
7.根据权利要求6所述的薄膜晶体管，其特征在于，该通道的面积为A1，该接触区的面积为A3，而10％≦(A3/A1)≦50％。
8.根据权利要求1所述的薄膜晶体管，其特征在于，该栅极暴露出部分的该通道，而该源极遮蔽该部分的通道。
9.根据权利要求1所述的薄膜晶体管，其特征在于，一连线方向穿过该源极在该基板上的正投影以及该第一通孔在该基板上的正投影，该源极在与该连线方向交越的一第一方向上具有一第一宽度，该蚀刻阻挡层的该第一通孔在与该第一方向平行的一第二方向上具有一第二宽度，而该第一宽度小于该第二宽度。
10.根据权利要求1所述的薄膜晶体管，其特征在于，该通道为完整且无通孔的岛状图案，该通道具有面向该基板的一底面、背向该底面的一顶面以及连接该底面与该顶面的一外侧面，该蚀刻阻挡层的该第一通孔暴露出部分的该顶面而完全地覆盖该外侧面与该顶面的交界。
11.根据权利要求1所述的薄膜晶体管，其特征在于，该通道为完整且无通孔的岛状图案，该通道具有面向该基板的一底面、背向该底面的一顶面以及连接该底面与该顶面的一外侧面，该蚀刻阻挡层的该第一通孔暴露出部分该顶面以及与该部分顶面直接连接的部分该外侧面。
12.根据权利要求1所述的薄膜晶体管，其特征在于，该通道为具有一第二通孔的中空图案，该通道具有面向该基板的一底面、背向该底面的一顶面以及连接该底面与该顶面且定义出该第二通孔的一内侧面，该蚀刻阻挡层的该第一通孔与该通道的该第二通孔相通，该蚀刻阻挡层的该第一通孔暴露出该通道的该内侧面以及该通道的部分该顶面，该漏极填入该蚀刻阻挡层的该第一通孔以及该通道的该第二通孔而与该通道的该部分该顶面以及该通道的该内侧面接触。
13.根据权利要求1所述的薄膜晶体管，其特征在于，该薄膜晶体管还包括：
一绝缘层，位于该通道与该栅极之间。
14.根据权利要求13所述的薄膜晶体管，其特征在于，该栅极位于该绝缘层与该基板之间。
15.根据权利要求1所述的薄膜晶体管，其特征在于，该漏极的材料包括一透光导电材料或一遮光导电材料。
16.根据权利要求1所述的薄膜晶体管，其特征在于，该通道的材料包括金属氧化物半导体、单晶硅、多晶硅或非晶硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103120573 | 2014-06-13 | ||
| TW103120573A TW201547029A (zh) | 2014-06-13 | 2014-06-13 | 薄膜電晶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105322022A true CN105322022A (zh) | 2016-02-10 |
| CN105322022B CN105322022B (zh) | 2018-02-02 |
Family
ID=54836876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410735381.8A Expired - Fee Related CN105322022B (zh) | 2014-06-13 | 2014-12-05 | 薄膜晶体管 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9397220B2 (zh) |
| CN (1) | CN105322022B (zh) |
| TW (1) | TW201547029A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101090136A (zh) * | 2006-06-12 | 2007-12-19 | Lg.菲利浦Lcd株式会社 | 隧道效应薄膜晶体管及其制造方法和使用其的显示器件 |
| US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
| CN102254938A (zh) * | 2010-10-21 | 2011-11-23 | 友达光电股份有限公司 | 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构 |
| CN103000693A (zh) * | 2012-10-08 | 2013-03-27 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示器件及其制造方法、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI360885B (en) * | 2007-10-26 | 2012-03-21 | Au Optronics Corp | Pixel structure and fabrication method thereof |
| US8143093B2 (en) | 2008-03-20 | 2012-03-27 | Applied Materials, Inc. | Process to make metal oxide thin film transistor array with etch stopping layer |
| TWI476931B (zh) | 2010-10-21 | 2015-03-11 | Au Optronics Corp | 薄膜電晶體與具有此薄膜電晶體的畫素結構 |
| KR101963226B1 (ko) * | 2012-02-29 | 2019-04-01 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| JP2015023161A (ja) * | 2013-07-19 | 2015-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子機器 |
-
2014
- 2014-06-13 TW TW103120573A patent/TW201547029A/zh unknown
- 2014-08-24 US US14/467,040 patent/US9397220B2/en not_active Expired - Fee Related
- 2014-12-05 CN CN201410735381.8A patent/CN105322022B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101090136A (zh) * | 2006-06-12 | 2007-12-19 | Lg.菲利浦Lcd株式会社 | 隧道效应薄膜晶体管及其制造方法和使用其的显示器件 |
| US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
| CN102254938A (zh) * | 2010-10-21 | 2011-11-23 | 友达光电股份有限公司 | 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构 |
| CN103000693A (zh) * | 2012-10-08 | 2013-03-27 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示器件及其制造方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105322022B (zh) | 2018-02-02 |
| TW201547029A (zh) | 2015-12-16 |
| US20150364596A1 (en) | 2015-12-17 |
| US9397220B2 (en) | 2016-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312268B2 (en) | Display device | |
| CN102456696B (zh) | 显示装置及其制造方法 | |
| US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
| US8895979B2 (en) | Vertical thin-film transistor structure of display panel and method of fabricating the same | |
| US11316000B2 (en) | Array substrate including metal strip, manufacturing method thereof and display device | |
| CN110927997B (zh) | 显示面板测试线路及测试方法 | |
| US9312353B2 (en) | Double gate type thin film transistor and organic light emitting diode display including the same | |
| CN103199113A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103227147A (zh) | Tft-lcd阵列基板及其制造方法、液晶显示器 | |
| JP2018510490A (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| TW201635497A (zh) | 薄膜電晶體以及畫素結構 | |
| US9373683B2 (en) | Thin film transistor | |
| TW201503374A (zh) | 氧化物半導體薄膜電晶體 | |
| CN111146212B (zh) | 半导体基板 | |
| CN111090196B (zh) | 像素阵列基板 | |
| CN104701254A (zh) | 一种低温多晶硅薄膜晶体管阵列基板的制作方法 | |
| TWI518430B (zh) | 顯示面板及應用其之顯示裝置 | |
| CN105322022A (zh) | 薄膜晶体管 | |
| CN205810822U (zh) | 薄膜晶体管及显示面板 | |
| WO2023197363A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| CN203179896U (zh) | 薄膜晶体管、阵列基板、显示装置 | |
| US20130200374A1 (en) | Thin Film Transistor, Thin Film Transistor Substrate and Method for Manufacturing the Same | |
| CN113113428B (zh) | 一种阵列基板及其制备方法 | |
| CN212113723U (zh) | 显示基板和显示面板 | |
| CN207800612U (zh) | 晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180202 Termination date: 20191205 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |