TW201635497A

TW201635497A - 薄膜電晶體以及畫素結構

Info

Publication number: TW201635497A
Application number: TW104109730A
Authority: TW
Inventors: 蔡啟南
Original assignee: 友達光電股份有限公司
Priority date: 2015-03-26
Filing date: 2015-03-26
Publication date: 2016-10-01
Also published as: TWI555183B; CN105070726B; CN105070726A

Abstract

一種薄膜電晶體以及畫素結構，此薄膜電晶體包括閘極、閘絕緣層、主動層、歐姆接觸層、源極以及汲極。閘極具有凹陷結構。閘絕緣層位於閘極上，並順應性地覆蓋凹陷結構。主動層位於閘絕緣層上，其中主動層位於閘極的凹陷結構內且未延伸至凹陷結構的外部。歐姆接觸層位於主動層上，且暴露出部份的主動層。源極以及汲極，位於歐姆接觸層之上方。

Description

薄膜電晶體以及畫素結構

本發明是有關於一種薄膜電晶體以及畫素結構，且特別是有關於一種顯示面板之薄膜電晶體以及畫素結構。

隨著現代資訊科技的進步，各種不同規格的顯示器已被廣泛地應用在消費者電子產品的螢幕之中，例如手機、筆記型電腦、數位相機以及個人數位助理(PDAs)等。在這些顯示器中，由於液晶顯示器(liquid crystal displays,LCD)及有機電激發光顯示器(Organic Electroluminesence Display,OELD或稱為OLED)具有輕薄以及消耗功率低的優點，因此在市場中成為主流商品。LCD與OLED的製程包括將半導體元件陣列排列於基板上，而半導體元件包含薄膜電晶體(thin film transistors,TFTs)。

傳統上來說，薄膜電晶體包括頂閘型薄膜電晶體(top-gate TFTs)以及底閘型薄膜電晶體(bottom-gate TFTs)。上述薄膜電晶體包含半導體層作為主動層或通道層，因此，若受到外部光源(例如是：背光源)的照射，則TFTs的半導體層很容易產生因照光而引致的漏電流(photo-induced current leakage)。其中，因照光而引致的漏電流不但會影響薄膜電晶體元件本身的效能，且會在畫面顯示時發生相互串擾(cross-talk)的問題，導致顯示器的顯示品質下降。

本發明提供一種薄膜電晶體以及一種畫素結構，其可以避免傳統TFTs的半導體層很容易產生因照光而產生漏電流問題。

本發明的薄膜電晶體包括閘極、閘絕緣層、主動層、歐姆接觸層、源極以及汲極。閘極具有凹陷結構。閘絕緣層位於閘極上，並順應性地覆蓋凹陷結構。主動層位於閘絕緣層上，其中主動層位於閘極的凹陷結構內且未延伸至凹陷結構的外部。歐姆接觸層位於主動層上，且暴露出部份的主動層。源極以及汲極，位於歐姆接觸層之上方。

本發明另提供一種畫素結構，包括資料線、掃描線、薄膜電晶體、保護層以及畫素電極。薄膜電晶體如上所述。上述之薄膜電晶體電性連接資料線以及掃描線。保護層位於源極與汲極之上方，其中保護層具有開口，以暴露出汲極。畫素電極位於保護層之上方，且畫素電極經由開口與汲極電性連接。

基於上述，在本發明之薄膜電晶體中由於主動層位於閘極的凹陷結構內，且並未延伸至閘極的凹陷結構之外部，可阻擋外部光源(例如是：背光源)照射到主動層。因此，本發明的薄膜電晶體可避免因照光而引致的漏電流的產生。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、200、300、400‧‧‧薄膜電晶體

110、210、310、410‧‧‧基板

120、220、320、420‧‧‧閘極

125、225、325、425‧‧‧凹陷結構

125B、225B、325B、425B‧‧‧凹陷結構的底部

125W、225W、325W、425W‧‧‧凹陷結構的側壁

130、230、330、430‧‧‧閘絕緣層

140、240、340、440‧‧‧主動層

150、250、350、450‧‧‧歐姆接觸層

160‧‧‧保護層

C‧‧‧開口

CL‧‧‧共用線

D_R‧‧‧凹陷結構的厚度

D_A‧‧‧主動層的厚度

D_I‧‧‧閘絕緣層的厚度

D_G‧‧‧閘極未設置有凹陷結構處的厚度

D_BM‧‧‧位於凹陷結構之底部下方的閘極的厚度

D_O‧‧‧歐姆接觸層的厚度

D‧‧‧汲極

DL‧‧‧資料線

I-I’‧‧‧剖線

PE‧‧‧畫素電極

S‧‧‧源極

SL‧‧‧掃描線

圖1A至圖5A是本發明之一實施例的畫素結構之製造流程的上視示意圖。

圖1B至圖5B分別是對應圖1A至圖5A的剖面線I-I’的製造流程示意圖。

圖6是本發明之另一實施例的薄膜電晶體的剖面圖。

圖7是本發明之另一實施例的薄膜電晶體的剖面圖。

圖8是本發明之另一實施例的薄膜電晶體的剖面圖。

本發明的薄膜電晶體可應用於顯示面板的畫素結構之中，因此，為了詳細地說明本發明之薄膜電晶體的設計，以下之說明是以具有本發明的薄膜電晶體之單一畫素結構為例，以文字並配合所附圖式來作說明。

圖1A至圖5A是本發明之一實施例的薄膜電晶體以及具有上述薄膜電晶體的畫素結構之製造流程的上視示意圖。圖1B至圖5B分別是圖1A至圖5A的剖線I-I’的剖面製造流程示意圖。以下將依序說明本發明的薄膜電晶體以及畫素結構的製程流程。

請同時參照圖1A以及圖1B，提供一基板110。基板110之材質可為玻璃、石英、有機聚合物、或是其它可適用的材料。

在基板110上形成閘極120、掃描線SL以及共用線CL。閘極120具有凹陷結構125，且凹陷結構125具有一底部125B以及一側壁125W。閘極120未設置有凹陷結構處具有厚度D_G，且厚度D_G等於或是大於0.525微米；位於凹陷結構之底部下方的閘極120具有厚度D_BM，且厚度D_BM等於或是大於0.050微米。凹陷結構125具有深度D_R，且深度D_R等於或是大於0.475微米，且等於或是小於0.675微米，如圖1B所示。在本實施例中，上述的閘極120、掃描線SL以及共用線CL以及凹陷結構125的製造方法例如是先形成一金屬材料層(未繪示)於基板110上，在對其進行圖案化製程以形成閘極120、掃描線SL以及共用線CL；緊接著，對閘極120進行另一圖案化製程以形成凹陷結構125。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。閘極120、掃描線SL以及共用線CL的材料包含金屬、金屬氧化物、有機導電材料或上述之組合。

在本實施例的畫素結構中，掃描線SL與閘極120電性連接，且掃描線SL與共用線CL彼此分離，如圖1A所示。在其它實施例中，掃描線SL以及共用線CL可以是位於相同或不相同的膜層，且兩者之間彼此電性絕緣且不重疊。

接著，在基板110上形成閘絕緣層130，且閘絕緣層130 配置於閘極120之上，且順應性地覆蓋凹陷結構125。其中，如圖1B所示，閘絕緣層130具有厚度D_I，且厚度D_I等於或大於0.350微米且等於或小於0.450微米。在本實施例中，閘絕緣層130的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。

請同時參照圖2A以及圖2B，在閘絕緣層130上形成主動層140。主動層140位於閘極120的凹陷結構125內，且主動層140未延伸至凹陷結構125的外部。其中，如圖2B所示，主動層140具有厚度D_A，且厚度D_A等於或大於0.125微米且等於或小於0.165微米。主動層140的形成方法例如是透過化學氣相沉積(Chemical Vapor Deposition,CVD)或是其他合適的製程，先形成主動材料層(未繪示出)，之後再透過圖案化製程以定義出圖案而形成主動層140。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。主動層140可為金屬氧化物半導體材料、多晶矽、非晶矽或是其他合適的半導體材料，上述金屬氧化物半導體材料例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。

請同時參照圖3A以及圖3B，在主動層140上形成歐姆接觸層150，且歐姆接觸層150暴露出部份的主動層140。其中，歐姆接觸層150具有厚度D_O，且厚度D_O等於或大於0.040微米且等於或小於0.060微米，如圖3B所示。在本實施例中，歐姆接觸層150位於閘極120的凹陷結構125內且未延伸至凹陷結構125的外部，但本發明不以此為限。歐姆接觸層150的形成方法例如是透過化學氣相沉積(Chemical Vapor Deposition,CVD)或是其他合適的製程，先形成一材料層(未繪示)，之後在對其進行圖案化製程以形成歐姆接觸層150。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。歐姆接觸層150的材料可以是包含含有摻雜物(dopant)之金屬氧化物半導體材料、含有摻雜物之多晶矽、含有摻雜物之非晶矽或是其他合適的含有摻雜物之半導體材料、或其它合適的材料、或上述之組合。

請同時參照圖4A以及圖4B，在基板110上形成資料線DL，且在歐姆接觸層150上形成源極S以及汲極D。其中，源極S、汲極D以及資料線DL的形成方法例如是先形成一導電材料層(未繪示)再加以圖案化形成源極S、汲極D以及資料線DL。例如是以微影與蝕刻進行圖案化製程，但不以此為限。在本實施例中，歐姆接觸層150的圖案與源極S以及汲極D的圖案不相同，但本發明不限於此。至此步驟，本發明之薄膜電晶體100已形成，如圖4B所示。

在本實施例的畫素結構中，資料線DL與薄膜電晶體100之源極S電性連接，如圖4A所示。掃描線SL與資料線DL是分別位於不相同的膜層，且兩者之間夾有絕緣層(例如是：閘絕緣層130)，且共用線CL與資料線DL是分別位於不相同的膜層，且兩者之間夾有絕緣層(例如是：閘絕緣層130)。掃描線SL的延伸方向與資料線DL的延伸方向不相同，較佳的是掃描線SL的延伸方向與資料線DL的延伸方向垂直，本發明不以此為限。

基於上述，本實施例的薄膜電晶體100包括閘極120、閘絕緣層130、主動層140、歐姆接觸層150、源極S以及汲極D。閘極120具有凹陷結構125。閘絕緣層130位於閘極120上，並順應性地覆蓋凹陷結構125。主動層140位於閘絕緣層130上。其中主動層140位於閘極120的凹陷結構125內且未延伸至凹陷結構125的外部。歐姆接觸層150位於主動層140上，且暴露出部份的主動層140。源極S以及汲極D位於歐姆接觸層150之上方。換言之，閘極120、閘絕緣層130、凹陷結構125、主動層140、歐姆接觸層150、源極S以及汲極D構成薄膜電晶體100(如圖4B所示)。在本實施例的薄膜電晶體100中，主動層140位於閘極120的凹陷結構125內且未延伸至凹陷結構125的外部；歐姆接觸層150位於閘極120的凹陷結構125內且未延伸至凹陷結構125的外部，且歐姆接觸層150的圖案與源極S以及汲極D的圖案不相同。

承上所述，在薄膜電晶體110中，由於主動層140位於閘極120的凹陷結構125內，且並未延伸至閘極120的凹陷結構125之外部，可阻擋外部光源照射到主動層140，因此可避免產生因照光而引致的漏電流。

請同時參照圖5A以及圖5B，在源極S與汲極D之上方形成保護層160，其中保護層160具有開口C，以暴露出汲極D。在本實施例中，例如是先沉積保護層160，再對其進行圖案化製程以形成開口C。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。保護層160的材料可以與閘絕緣層層130為相同或不同的材料。舉例來說，保護層160的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合，但本發明不限於此。

接著，在保護層160上形成畫素電極PE，其中畫素電極PE經由開口C貫穿保護層160以電性連接汲極D。畫素電極PE的形成方法例如是先形成一電極材料層(未繪示)，之後在對其進行圖案化製程以形成畫素電極PE。上述圖案化製程例如是微影蝕刻製程，但本發明不限於此。畫素電極PE可為穿透式畫素電極(例如：金屬氧化物)、反射式畫素電極(例如：高反射率的金屬材料)或是半穿透半反射式畫素電極。至此步驟，本發明之畫素結構已形成。其中，共用線CL與畫素電極PE耦合以形成儲存電容器(未標示)；且薄膜電晶體100與儲存電容器彼此電性連接(未繪示)。

如上述，本實施例的畫素結構包括薄膜電晶體100、資料線DL、掃描線SL、保護層160以及畫素電極PE。由於畫素結構的薄膜電晶體100之主動層140位於閘極120的凹陷結構125內且並未延伸至凹陷結構125之外部，因此可阻擋外部光源(例如：背光源)照射到主動層140，避免產生因照光而引致的漏電流，進而防止使用此畫素結構之顯示面板在畫面顯示時發生相互串擾之現象，確保顯示面板顯示正常。

圖6是本發明之另一實施例的薄膜電晶體的剖面圖。圖6之實施例與上述圖4B之結構相似，因此相同的元件以相同的符號表示，且不在重複說明。圖6之結構與圖4B不相同之處在於，圖6的薄膜電晶體200的主動層240亦是位於閘極220的凹陷結構225內且並未延伸至凹陷結構225之外部。具體來說，圖6之薄膜電晶體200的歐姆接觸層250之上表面的高度與閘極220未設置有凹陷結構225處的上表面的高度(亦或是掃描線的高度)一致。

圖7是本發明之另一實施例的薄膜電晶體的剖面圖。圖7之薄膜電晶體300與上述圖4B之薄膜電晶體100相似，因此相同或相似的元件以相同的或相似的符號表示，且不再重複說明。圖7之薄膜電晶體300與圖4B之薄膜電晶體100主要差異處在於，圖7的薄膜電晶體300的主動層340亦是位於閘極320的凹陷結構325內且並未延伸至凹陷結構325之外部。歐姆接觸層350位於凹陷結構325內，且更延伸至閘極320的凹陷結構325外。

圖8是本發明之另一實施例的薄膜電晶體的剖面圖。圖8之薄膜電晶體400與上述圖4B之薄膜電晶體100相似，因此相同或相似的元件以相同的或相似的符號表示，且不再重複說明。圖8之薄膜電晶體400與圖4B之薄膜電晶體100主要差異處在於，圖8的薄膜電晶體400的主動層440亦是位於閘極420的凹陷結構425內且並未延伸至凹陷結構425之外部。歐姆接觸層450位於凹陷結構325內，且更延伸至閘極420的凹陷結構325外，其中歐姆接觸層450的圖案與源極S以及汲極D的圖案相同。

綜上所述，在本發明之薄膜電晶體中，由於主動層位於閘極的凹陷結構內，且並未延伸至閘極的凹陷結構之外部，可阻擋外部光源照射到主動層。因此，本發明的薄膜電晶體以及具有上述之薄膜電晶體的畫素結構可避免產生因照光而引致的漏電流，進而防止畫面顯示時發生相互串擾之現象，確保顯示面板正常顯示。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧薄膜電晶體

110‧‧‧基板

120‧‧‧閘極

125‧‧‧凹陷結構

125B‧‧‧凹陷結構的底部

125W‧‧‧凹陷結構的側壁

130‧‧‧閘絕緣層

140‧‧‧主動層

150‧‧‧歐姆接觸層

D‧‧‧汲極

I-I’‧‧‧剖線

S‧‧‧源極

Claims

一種薄膜電晶體，包括：一閘極，具有一凹陷結構；一閘絕緣層，位於該閘極上，並順應性地覆蓋該凹陷結構；一主動層，位於該閘絕緣層上，其中該主動層位於該閘極的該凹陷結構內且未延伸至該凹陷結構的外部；一歐姆接觸層，位於該主動層上，且暴露出部份的該主動層；一源極以及一汲極，位於該歐姆接觸層之上方。
如申請專利範圍第1項所述的薄膜電晶體，其中該閘極未設置有該凹陷結構處的厚度等於或是大於0.525微米，該凹陷結構的深度等於或是大於0.475微米，且等於或是小於0.675微米。
如申請專利範圍第1項所述的薄膜電晶體，其中該歐姆接觸層位於該閘極的該凹陷結構內且未延伸至該凹陷結構的外部。
如申請專利範圍第1項所述的薄膜電晶體，其中該歐姆接觸層位於該閘極的該凹陷結構內，且該歐姆接觸層之上表面的高度與該閘極未設置有該凹陷結構處的上表面的高度一致。
如申請專利範圍第1項所述的薄膜電晶體，其中該歐姆接觸層位於該凹陷結構內且更延伸至該凹陷結構外。
如申請專利範圍第1項所述的薄膜電晶體，其中該歐姆接觸層的圖案與該源極以及該汲極的圖案不相同。
如申請專利範圍第1項所述的薄膜電晶體，其中該歐姆接觸層的圖案與該源極以及該汲極的圖案相同。
如申請專利範圍第1項所述的薄膜電晶體，其中該閘極之該凹陷結構具有一底部以及一側壁，位於該凹陷結構之底部下方的該閘極的厚度等於或是大於0.050微米。
如申請專利範圍第1項所述的薄膜電晶體，其中：該閘絕緣層的厚度是等於或大於0.350微米且等於或小於0.450微米，該主動層的厚度是等於或大於0.125微米且等於或小於0.165微米，以及該歐姆接觸層的厚度是等於或大於0.040微米且等於或小於0.060微米。
一種畫素結構，包括：一資料線以及一掃描線；一薄膜電晶體，與該資料線以及該掃描線電性連接，其中該薄膜電晶體如申請專利範圍第1項所述；一保護層，位於該源極與該汲極之上方，其中該保護層具有一開口，以暴露出該汲極；一畫素電極，位於該保護層之上方，且該畫素電極經由該開口與該汲極電性連接。