CN102790056B - 阵列基板及其制作方法、goa单元制作方法及显示装置 - Google Patents

阵列基板及其制作方法、goa单元制作方法及显示装置 Download PDF

Info

Publication number
CN102790056B
CN102790056B CN201210286786.9A CN201210286786A CN102790056B CN 102790056 B CN102790056 B CN 102790056B CN 201210286786 A CN201210286786 A CN 201210286786A CN 102790056 B CN102790056 B CN 102790056B
Authority
CN
China
Prior art keywords
substrate
channel region
grid
photoresist
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210286786.9A
Other languages
English (en)
Other versions
CN102790056A (zh
Inventor
崔承镇
刘圣烈
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210286786.9A priority Critical patent/CN102790056B/zh
Publication of CN102790056A publication Critical patent/CN102790056A/zh
Priority to US13/964,610 priority patent/US9123586B2/en
Application granted granted Critical
Publication of CN102790056B publication Critical patent/CN102790056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示技术，公开了一种阵列基板，包括基板和形成在基板上的栅极、栅绝缘及有源层和S/D金属层，S/D金属层用于形成源电极、漏电极和沟道区，所述沟道区对应的S/D金属层区域相对于基板的高度小于源电极和漏电极相对于基板的高度。本发明还公开了一种阵列基板制作方法、GOA单元制作方法及显示装置。本发明通过在基板或栅极上形成凹槽状的开口区，从而使其上方形成的栅绝缘及有源层和S/D金属层在开口区对应的区域形成段差区域，以使使用HTM形成沟道区的过程中，S/D金属层上与沟道区对应的区域的光刻胶厚度不会因HTM光透过率较大而变得较薄，从而避免刻蚀形成沟道区时因刻蚀厚度偏大而引起沟道区断开。

Description

阵列基板及其制作方法、GOA单元制作方法及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、GOA单元制作方法及显示装置。 
背景技术
GOA（Gate Driver on Array,阵列基板行驱动）技术是将作为栅极开关电路的TFT（Thin Film Transistor,薄膜场效应晶体管）集成于阵列基板上，从而省掉栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。 
基于GOA的栅极开关电路TFT通常与像素区域的TFT同时形成在基板上，并且GOA单元中形成有多样的TFT大小，所谓TFT大小的多样化，具体是指形成的TFT沟道的大小不同，这样通过SDT工艺（即半导体有源层和源/漏电极层通过一次构图工艺形成）中，源/漏电极（Source/Drain）灰化工艺中所使用的半色调掩膜版（Half Tone Mask,HTM）的透过率会根据TFT大小产生变化，半色调掩膜版光透过率的变化引起灰化工艺中不同的TFT的沟道结构位置上光刻胶的厚度不一致，最终导致后续刻蚀后光刻胶相对薄的TFT中的沟道区断开，使TFT断路。 
如图1和图2中所示，分别示出了两种底栅型TFT的形成结构示意图，两种TFT的结构和形成过程相同，均为在基板1上由下至上依次形成栅极2、栅绝缘（图中未显示）及有源层3和S/D金属层4，然后使用HTM技术形成沟道区，即在S/D金属层4上形成第一光刻胶5，使用HTM曝光显影后，待形成沟道区的S/D金属层4上方第一光刻胶开口区6保留的光刻胶的厚度不相同，图1的TFT结构中第一光刻胶开口区 内光刻胶厚度为h1，图2的TFT结构中第一光刻胶开口区内光刻胶厚度为h2，h1<h2，h1的厚度较小，并不能完全保护对应沟道区域的源/漏金属层，具体为，第一光刻胶开口区内光刻胶在被曝光显影形成源电极和漏电极时，有源层3对应区域上覆盖光刻胶的厚度会有一定程度的减少，在进一步通过曝光显影刻蚀制作沟道区域时，因光刻胶的厚度较薄，就会对有源层3部分刻蚀，由此会导致图1的TFT中形成沟道区时有源层3被部分刻蚀掉，导致沟道区断开，使TFT开关断路，产生不良。 
图5示出了一种顶栅型TFT的形成结构示意图，其与图1中所示的结构相类似，同样因S/D金属层4上形成沟道区的区域第一光刻胶开口区6内光刻胶的厚度h1较薄而容易导致沟道区断开，使TFT开关断路，产生不良。 
发明内容
（一）要解决的技术问题 
本发明要解决的技术问题是克服现有技术中存在的缺陷，提供一种能够避免TFT结构中沟道区断开而导致产品不良的技术。 
（二）技术方案 
为了解决上述技术问题，本发明提供一种阵列基板，包括基板和形成在基板上的栅极、栅绝缘及有源层和S/D金属层，所述S/D金属层用于形成源电极、漏电极和沟道区，所述沟道区对应的S/D金属层区域相对于基板的高度小于源电极和漏电极相对于基板的高度。 
其中，所述沟道区下方对应的栅极上形成有凹槽状的栅极开口区。 
其中，所述沟道区下方对应的基板上形成有凹槽状的基板开口区。 
其中，所述栅极开口区通过构图工艺形成。 
其中，所述栅极开口区的深度为 
其中，所述基板开口区通过激光照射或光刻工艺形成。 
其中，所述基板开口区的深度为 
本发明还提供了一种阵列基板的制作方法，其包括以下步骤： 
S1：在基板上形成栅极金属层，通过构图工艺形成栅极和栅极开口区的图形； 
S2：在步骤S1所形成的基板上依次形成栅绝缘层、有源层、源/漏电极和像素电极。 
其中，所述步骤S1具体包括： 
首先，在基板上形成一层栅极金属层，并在栅极金属层上形成光刻胶，利用双色调掩模板对所述光刻胶进行曝光、显影，使栅极所在区域以外的光刻胶完全去除，对应TFT沟道区域形成栅极开口区的光刻胶部分去除，其它区域的光刻胶完全保留； 
接下来，刻蚀掉所述光刻胶未覆盖区域的栅极金属层，形成栅极和栅线；通过灰化工艺将待形成栅极开口区所在区域的光刻胶完全去除，栅极其它区域的光刻胶部分保留，对栅极开口区暴露出的栅极金属进行刻蚀从而形成栅极开口区； 
最后，将栅极上剩余的光刻胶剥离即可。 
本发明另外还提供了一种阵列基板的制作方法，其包括以下步骤： 
S1：在基板上形成基板开口区，所述基板开口区与阵列基板上薄膜晶体管的沟道区的位置相对应； 
S2：在步骤S1所形成的基板上形成源/漏电极、像素电极、有源层、栅绝缘层和栅极。 
本发明又提供了一种GOA单元的制作方法，其制作方法与上述任一所述的阵列基板的制作方法中薄膜晶体管的制作方法相同。 
本发明进一步提供了一种显示装置，其包括上述任一所述的阵列基板，或上述任一方法所制作的阵列基板，或者上述方法制作的GOA 单元。 
（三）有益效果 
上述技术方案所提供的GOA单元及相应的阵列基板和显示装置，通过在基板或栅极上形成凹槽状的开口区，从而使其上方形成的栅绝缘及有源层和S/D金属层在开口区对应的区域形成段差区域，以使使用HTM形成沟道区的过程中，S/D金属层上与沟道区对应的区域的光刻胶厚度不会因HTM光透过率较大而变得较薄，从而避免刻蚀形成沟道区时因刻蚀厚度偏大而引起沟道区断开。 
附图说明
图1是现有技术一种TFT的形成结构示意图； 
图2是现有技术另一种TFT的形成结构示意图； 
图3是本发明实施例1的阵列基板的形成结构示意图； 
图4是本发明实施例1的阵列基板的栅极形成过程示意图； 
图5是现有技术又一种TFT的形成结构示意图； 
图6是本发明实施例2的阵列基板的形成结构示意图。 
其中，1：基板；2：栅极；2-1：栅极金属层；3：栅绝缘及有源层；4：S/D金属层；5：第一光刻胶；6：第一光刻胶开口区；7：栅极开口区；8：第二光刻胶；9：基板开口区；h1、h2：第一光刻胶开口区内光刻胶厚度。 
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。 
实施例1 
本实施例提供了一种阵列基板，图3示出了该阵列基板中一个TFT开关的形成结构示意图，包括由下至上依次形成在基板1上的栅极2、栅绝缘及有源层3和S/D金属层4，所述S/D金属层4用于形成源电极、漏电极和沟道区，沟道区所对应的S/D金属层4区域相对 于基板1的高度小于S/D金属层4上源电极和漏电极相对于基板1的高度，即在S/D金属层4上形成段差，可以在接下来形成沟道区时，S/D金属层4上用于形成沟道区的区域上方第一光刻胶5经HTM曝光显影之后所形成的第一光刻胶开口区6内光刻胶厚度能够相应增大，以避免进一步刻蚀时将沟道区断开，产生不良。 
具体地，如图3所示，可在栅极2上对应沟道区的区域形成凹槽状的栅极开口区7，使栅极2具有段差，从而使由下至上依次形成在栅极2上的栅绝缘及有源层3和S/D金属层4均具有段差，满足第一光刻胶开口区6内光刻胶厚度h2能够相应增大的目的。 
在基板1上形成具有栅极开口区7的栅极2的过程如图4所示， 
S1：在基板上形成栅极金属层，通过构图工艺形成栅极和栅极开口区的图形。 
首先在基板1上形成一层栅极金属层2-1，并在栅极金属层2-1上形成第二光刻胶8，使用HTM对第二光刻胶8进行曝光、显影，使栅极2所在区域以外的光刻胶完全去除，栅极上对应TFT沟道区域形成栅极开口区7的光刻胶部分去除，其它区域的光刻胶完全保留；接下来，刻蚀掉第二光刻胶8未覆盖的区域，形成栅极2和栅线；通过灰化工艺将待形成栅极开口区7所在区域的光刻胶完全去除，栅极2上的其它区域的光刻胶部分保留，对栅极开口区暴露出的栅极金属进行刻蚀从而形成栅极开口区7；最后，将栅极2上剩余的光刻胶剥离即可。 
S2：在步骤S1所形成的基板上依次形成栅绝缘层、有源层、源/漏电极和像素电极。 
具体的可以参考现有技术完成阵列基板的制备。 
本实施例中，栅极开口区7的深度为 以满足顺次形成的S/D金属层4上待形成沟道区的区域上光刻胶的厚度多出 的厚度，从而避免因该厚度过小而影响沟道区的形成。 
本发明还提供另一除了上述在栅极2上形成栅极开口区7以进一步实现沟道区正常形成的结构以外，还可以在基板1上形成类似于栅极开口区7的基板开口区，基板开口区可通过激光照射或者光刻工艺来形成，基板开口区的深度与上述栅极开口区7的深度相同，该方式也同样能够实现S/D金属层4上具有段差，使沟道区正常形成，避免产生不良。 
基于本实施例的阵列基板及其制作方法，可以形成相对应的GOA单元以及相对应的显示装置。 
实施例2 
实施例1中阵列基板的TFT为底栅型，图6示出了本实施例中阵列基板的TFT为顶栅型的结构形成示意图。本实施例的阵列基板包括由下至上依次形成在基板1上的S/D金属层、有源层及栅绝缘层和栅极，所述S/D金属层用于形成源漏电极和沟道区，所述沟道区对应的S/D金属层区域相对于基板1的高度小于S/D金属层上源电极和漏电极相对于基板1的高度。 
本实施例提供的详细制作过程如下： 
S1：在基板上形成基板开口区，所述基板开口区与阵列基板上薄膜晶体管的沟道区的位置相对应。 
具体地，参照图6所示，在基板1上形成有凹槽状的基板开口区9，使基板1具有段差，基板开口区9对应薄膜晶体管沟道区域，从而使形成在基板1上的S/D金属层4具有段差，使沟道区对应的S/D金属层4区域相对于基板1的高度小于S/D金属层上源电极和漏电极相对于基板1的高度，从而使沟道区形成过程中形成在S/D金属层4上的第一光刻胶5在经双色调掩模板（半色调掩模板HTM、灰色调掩模板GTM）曝光之后，S/D金属层4上待形成沟道区的区域上部分保留的光刻胶的厚度，即第一光刻胶开口区6内光刻胶的厚度h2相应增大，以避免进一步刻蚀时将沟道区断开，产生不良。 
S2：在步骤S1所形成的基板上形成源/漏电极、像素电极、有源层、栅绝缘层和栅极。 
具体的可以参考现有技术完成阵列基板的制备。 
本实施例中，基板开口区9可通过激光照射或光刻形成，基板开口区9的深度为 以满足第一光刻胶开口区6内光刻胶的厚度h2比未形成基板开口区9时多出 的厚度，避免因该厚度过小而影响沟道区的形成。 
基于本实施例的阵列基板及其制作方法，可以形成相对应的GOA单元以及相对应的显示装置。 
由以上实施例可以看出，本发明通过在基板或栅极上形成凹槽状的开口区，从而使其上方形成的栅绝缘及有源层和S/D金属层在开口区对应的区域形成段差区域，以使使用HTM形成沟道区的过程中，S/D金属层上与沟道区对应的区域的光刻胶厚度不会因HTM光透过率较大而变得较薄，从而避免刻蚀形成沟道区时因刻蚀厚度偏大而引起沟道区断开。 
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。 

Claims (11)

1.一种阵列基板，包括基板和形成在基板上的栅极、栅绝缘及有源层和S/D金属层，所述S/D金属层用于形成源电极、漏电极和沟道区，其特征在于，所述沟道区对应的S/D金属层区域相对于基板的高度小于源电极和漏电极相对于基板的高度。 
2.如权利要求1所述的阵列基板，其特征在于，所述沟道区下方对应的栅极上形成有凹槽状的栅极开口区。 
3.如权利要求1所述的阵列基板，其特征在于，所述沟道区下方对应的基板上形成有凹槽状的基板开口区。 
4.如权利要求2所述的阵列基板，其特征在于，所述栅极开口区通过构图工艺形成。 
5.如权利要求2所述的阵列基板，其特征在于，所述栅极开口区的深度为
6.如权利要求3所述的阵列基板，其特征在于，所述基板开口区通过激光照射或光刻工艺形成。 
7.如权利要求3所述的阵列基板，其特征在于，所述基板开口区的深度为
8.一种阵列基板的制作方法，其特征在于，包括以下步骤： 
S1：在基板上形成栅极金属层，通过构图工艺形成栅极和栅极开口区的图形； 
S2：在步骤S1所形成的基板上依次形成栅绝缘层、有源层、源/漏电极和像素电极； 
所述步骤S1具体包括： 
首先，在基板上形成一层栅极金属层，并在栅极金属层上形成光刻胶，利用双色调掩模板对所述光刻胶进行曝光、显影，使栅极所在区域以外的光刻胶完全去除，对应TFT沟道区域形成栅极开口区的光刻胶部分去除，其它区域的光刻胶完全保留； 
接下来，刻蚀掉所述光刻胶未覆盖区域的栅极金属层，形成栅极和栅线；通过灰化工艺将待形成栅极开口区所在区域的光刻胶完全去除，栅极其它区域的光刻胶部分保留，对栅极开口区暴露出的栅极金属进行刻蚀从而形成栅极开口区； 
最后，将栅极上剩余的光刻胶剥离即可。 
9.一种阵列基板的制作方法，其特征在于，包括以下步骤： 
S1：在基板上形成基板开口区，所述基板开口区与阵列基板上薄膜晶体管的沟道区的位置相对应； 
S2：在步骤S1所形成的基板上形成源/漏电极、像素电极、有源层、栅绝缘层和栅极； 
具体地，在形成有基板开口区的基板上形成S/D金属层，S/D金属层用于形成源/漏电极、沟道区；且沟道区对应的S/D金属层区域相对于基板的高度小于S/D金属层上源电极和漏电极相对于基板的高度。 
10.一种GOA单元的制作方法，其特征在于，其制作方法与上述权利要求8中任一所述的阵列基板的制作方法中薄膜晶体管的制作方法相同。 
11.一种显示装置，其特征在于，包括权利要求1-7中任一所述的阵列基板，或权利要求8-9中任一方法所制作的阵列基板，或者权利要求10中所述方法制作的GOA单元。 
CN201210286786.9A 2012-08-13 2012-08-13 阵列基板及其制作方法、goa单元制作方法及显示装置 Active CN102790056B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210286786.9A CN102790056B (zh) 2012-08-13 2012-08-13 阵列基板及其制作方法、goa单元制作方法及显示装置
US13/964,610 US9123586B2 (en) 2012-08-13 2013-08-12 Array substrate, method for fabricating the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210286786.9A CN102790056B (zh) 2012-08-13 2012-08-13 阵列基板及其制作方法、goa单元制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN102790056A CN102790056A (zh) 2012-11-21
CN102790056B true CN102790056B (zh) 2014-12-10

Family

ID=47155419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210286786.9A Active CN102790056B (zh) 2012-08-13 2012-08-13 阵列基板及其制作方法、goa单元制作方法及显示装置

Country Status (2)

Country Link
US (1) US9123586B2 (zh)
CN (1) CN102790056B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
TWI555183B (zh) * 2015-03-26 2016-10-21 友達光電股份有限公司 薄膜電晶體以及畫素結構
CN105549288B (zh) * 2016-03-04 2021-03-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107393933B (zh) * 2017-07-31 2020-08-04 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN108453392B (zh) * 2018-05-23 2020-01-03 中国电子科技集团公司第三十八研究所 一种微波基片腔体激光直接加工成型方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944871A (ja) * 1982-09-06 1984-03-13 Matsushita Electric Ind Co Ltd 絶縁ゲ−ト電界効果トランジスタ
CN1783515A (zh) * 2004-05-22 2006-06-07 三星Sdi株式会社 Tft及其制造方法，包括该tft的平板显示器及其制造方法
JP2007173307A (ja) * 2005-12-19 2007-07-05 Lg Phillips Lcd Co Ltd 薄膜トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9726094D0 (en) * 1997-12-10 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
JP4379450B2 (ja) * 2006-08-22 2009-12-09 ソニー株式会社 電子デバイス及びその製造方法
CN102598281B (zh) * 2009-11-03 2015-06-10 应用材料公司 具有多个掺杂硅层的薄膜晶体管
JP5820402B2 (ja) * 2011-06-30 2015-11-24 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944871A (ja) * 1982-09-06 1984-03-13 Matsushita Electric Ind Co Ltd 絶縁ゲ−ト電界効果トランジスタ
CN1783515A (zh) * 2004-05-22 2006-06-07 三星Sdi株式会社 Tft及其制造方法，包括该tft的平板显示器及其制造方法
JP2007173307A (ja) * 2005-12-19 2007-07-05 Lg Phillips Lcd Co Ltd 薄膜トランジスタ

Also Published As

Publication number Publication date
US20140042540A1 (en) 2014-02-13
CN102790056A (zh) 2012-11-21
US9123586B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
CN102790056B (zh) 阵列基板及其制作方法、goa单元制作方法及显示装置
CN101673769B (zh) 半导体元件、半导体器件以及其制作方法
CN101398580B (zh) 液晶显示装置及制造方法
US20160276376A1 (en) Array substrate, method for fabricating the same, and display device
CN103295962A (zh) 阵列基板及其制作方法，显示装置
US9947696B2 (en) LTPS TFT substrate structure and method of forming the same
CN102646634A (zh) Tft-lcd阵列基板制造方法
CN103123910A (zh) 阵列基板及其制造方法、显示装置
CN110148600A (zh) 阵列基板及制备方法
CN103034049A (zh) 金属线及阵列基板的制作方法
CN105140276A (zh) 薄膜晶体管制作方法及阵列基板制作方法
CN102842587A (zh) 阵列基板及其制作方法、显示装置
KR20080105986A (ko) Ｔｆｔ－ｌｃｄ어레이 기판
US9219088B2 (en) Array substrate, manufacturing method thereof, and display device
CN102629573A (zh) 一种薄膜晶体管液晶显示器阵列基板及制作方法
CN103681514B (zh) 阵列基板及其制作方法、显示装置
US20150349098A1 (en) A manufacturing method of a thin film transistor and pixel unit thereof
CN108807421A (zh) Tft阵列基板的制作方法及tft阵列基板
CN104392991A (zh) 一种阵列基板及其制备方法、显示装置
CN101236904A (zh) 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
CN101740524B (zh) 薄膜晶体管阵列基板的制造方法
WO2021120378A1 (zh) 一种阵列基板及其制作方法
US20160322388A1 (en) Array substrate, its manufacturing method and display device
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
CN106206623B (zh) 一种显示基板、其制作方法、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant