CN112928125B - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN112928125B
CN112928125B CN202110088265.1A CN202110088265A CN112928125B CN 112928125 B CN112928125 B CN 112928125B CN 202110088265 A CN202110088265 A CN 202110088265A CN 112928125 B CN112928125 B CN 112928125B
Authority
CN
China
Prior art keywords
layer
light shielding
array substrate
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110088265.1A
Other languages
English (en)
Other versions
CN112928125A (zh
Inventor
罗成志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110088265.1A priority Critical patent/CN112928125B/zh
Priority to PCT/CN2021/075585 priority patent/WO2022156010A1/zh
Priority to US17/280,913 priority patent/US12107094B2/en
Publication of CN112928125A publication Critical patent/CN112928125A/zh
Application granted granted Critical
Publication of CN112928125B publication Critical patent/CN112928125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板及显示面板，该阵列基板内设有多个槽型的遮光图案，氧化物半导体层对应形成于遮光图案的槽体内，利用槽型遮光图案的底面可以遮挡由阵列基板的入光侧照射至氧化物半导体层底部的光线，利用槽型遮光图案的侧面可以遮挡由阵列基板的入光侧照射至氧化物半导体层侧面的光线，以此通过将遮光图案设置为槽型来改善遮光图案的遮光效果，相较于通过增大平面面积来改善遮光图案的遮光效果，槽型的遮光图案在阵列基板上的正投影区域的面积更小，使得阵列基板上可透光的区域的面积更大，从而提高阵列基板的开口率。

Description

阵列基板及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
背景技术
随着可穿戴设备技术的发展以及在目前电池领域技术未得到显著突破的背景下，人们对于显示设备的功耗要求越来越高。目前用于驱动薄膜晶体管和开关薄膜晶体管的低温多晶硅(low temperature poly-silicon,LTPS)技术由于其功耗较低的特点，仍为主流技术趋势。但是由于LTPS载流子迁移率较大，存在漏电流较高的问题，因此低温多晶氧化物(low temperature polycrystalline-si oxide,LTPO)技术应运而生，其结合了LTPS和氧化物两者的优点，可在提升显示设备响应速度的同时，降低显示设备的功耗。
如图1所示，图1为现有技术中采用低温多晶氧化物技术的阵列基板的膜层结构示意图，该阵列基板包括依次层叠设置的基底101、缓冲层102、第一栅极绝缘层103、层间介质层104、第二栅极绝缘层105、钝化保护层106和平坦层107，该阵列基板内还设有多个栅极驱动薄膜晶体管11和像素驱动薄膜晶体管12，栅极驱动薄膜晶体管11和像素驱动薄膜晶体管12的半导体层分别为多晶硅半导体层111和氧化物半导体层121。由于氧化物半导体层121对光和氢比较敏感，对于底栅结构的像素驱动薄膜晶体管12，需要通过增大位于氧化物半导体层121底部的第一栅极122的面积来提升遮光的效果。如图2所示，图2为现有技术中像素驱动薄膜晶体管12的平面结构示意图，第一栅极122与扫描线14位于同一层，第一源极123和第一漏极124与数据线15位于同一层，为获得较好的遮光效果，第一栅极122需要超出氧化物半导体层121的边缘至少3μm，但这样会导致阵列基板的开口率降低。另一方面，栅极驱动薄膜晶体管11的第二栅极112与第二源极113和第二漏极114之间需要通过层间介质层115绝缘隔开，层间介质层115中含氢量较高，在制备氧化物半导体层121时，层间介质层115中的氢会扩散至氧化物半导体层121中，造成氧化物半导体层121的电性异常，导致像素驱动薄膜晶体管12的稳定性降低。
综上，现有阵列基板存在通过增大栅极的面积来改善遮光效果导致的开口率降低的问题。故，有必要提供一种阵列基板及显示面板来改善这一缺陷。
发明内容
本申请实施例提供一种阵列基板及其制作方法、显示面板，用于解决现有阵列基板存在通过增大栅极的面积来改善遮光效果导致的开口率降低的问题。
本申请实施例提供一种阵列基板，所述阵列基板包括阵列分布的多个薄膜晶体管，所述多个薄膜晶体管中的至少部分薄膜晶体管包括氧化物半导体层；
其中，所述阵列基板内设有多个槽型的遮光图案，所述氧化物半导体层对应形成于所述遮光图案的槽体内。
根据本申请一实施例，所述阵列基板包括衬底基板和设置于所述衬底基板上的第一绝缘层，所述第一绝缘层上设有多个过孔，所述遮光图案设置于所述过孔内。
根据本申请一实施例，所述遮光图案包括底面遮光层和侧面遮光层，所述底面遮光层平铺设置于所述过孔的底部，所述底面遮光层朝向所述第一绝缘层远离所述衬底基板的一侧延伸形成所述侧面遮光层，所述侧面遮光层与所述底面遮光层形成一定夹角。
根据本申请一实施例，所述侧面遮光层与所述底面遮光层形成的夹角为直角或钝角。
根据本申请一实施例，所述夹角的度数大于90°，小于或等于140°。
根据本申请一实施例，所述侧面遮光层的顶部与所述底面遮光层之间的距离，大于所述氧化物半导体层远离所述衬底基板的一侧与所述底面遮光层之间的距离。
根据本申请一实施例，所述遮光层在所述衬底基板上的正投影区域覆盖所述氧化物半导体层在所述衬底基板上的正投影区域。
根据本申请一实施例，所述多个薄膜晶体管包括第一薄膜晶体管，所述第一薄膜晶体管的有源层为所述氧化物半导体层，所述遮光图案为所述第一薄膜晶体管的栅极，所述第一薄膜晶体管形成于所述过孔内。根据本申请一实施例，所述阵列基板包括第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层和所述遮光图案，所述氧化物半导体层设置于所述第二绝缘层位于所述过孔内的部分上；
所述第一薄膜晶体管包括第一源极和第一漏极，所述第一源极和所述第一漏极设置于所述第二绝缘层远离所述第一绝缘层的一侧上，并分别延伸至所述过孔内与所述氧化物半导体层连接。
根据本申请一实施例，所述多个薄膜晶体管还包括多个第二薄膜晶体管，所述第二薄膜晶体管的有源层为多晶硅半导体层；
所述第一绝缘层包括层叠设置于所述衬底基板上的第一栅极绝缘层和层间介质层，所述多晶硅半导体层设置于所述第一栅极绝缘层与所述衬底基板之间，所述第二薄膜晶体管的栅极设置于所述第一栅极绝缘层与所述层间介质层之间。
根据本申请一实施例，多个所述过孔形成于所述层间介质层上，所述过孔的底部朝向所述衬底基板延伸，所述第二绝缘层覆盖所述层间介质层和所述遮光图案。
根据本申请一实施例，所述第二薄膜晶体管包括第二源极和第二漏极，所述遮光图案与所述第二源极和所述第二漏极由同层金属材料制成。
根据本申请一实施例，所述第二薄膜晶体管包括第二源极和第二漏极，所述第二源极和所述第二漏极与所述第一源极由同层金属材料制成。
本申请实施例还提供一种显示面板，所述显示面板包括如上述的阵列基板。
本申请实施例还提供一种阵列基板的制作方法，包括：
提供衬底基板，在所述衬底基板上形成第一绝缘层；
在所述第一绝缘层上形成多个过孔；
在所述过孔内形成多个槽型的遮光图案；
在所述第一绝缘层远离所述衬底基板的一侧形成第二绝缘层，所述第二绝缘层覆盖所述遮光图案；
在所述过孔内形成氧化物半导体层，所述氧化物半导体层位于所述遮光图案的槽体内；以及
在所述第二绝缘层上形成源极和漏极。
本申请实施例的有益效果：本申请实施例提供一种阵列基板及其制作方法、显示面板，所述阵列基板包括阵列分布的多个薄膜晶体管，所述多个薄膜晶体管中的至少部分薄膜晶体管包括氧化物半导体层，所述阵列基板内设有多个槽型的遮光图案，所述氧化物半导体层对应形成于所述遮光图案的槽体内，利用槽型遮光图案的底面可以遮挡由阵列基板的入光侧照射至氧化物半导体层底部的光线，利用槽型遮光图案的侧面可以遮挡由阵列基板的入光侧照射至氧化物半导体层侧面的光线，以此通过将遮光图案设置为槽型来改善遮光图案的遮光效果，相较于通过增大平面面积来改善遮光图案的遮光效果，槽型的遮光图案在阵列基板上的正投影区域的面积更小，使得阵列基板上可透光的区域的面积更大，从而提高阵列基板的开口率。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的阵列基板的膜层结构示意图；
图2为现有技术的像素驱动薄膜晶体管的平面结构示意图；
图3为本申请实施例提供的显示面板的平面结构示意图；
图4为本申请实施例提供的第一种阵列基板沿A-A`方向的截面结构示意图；
图5为本申请实施例提供的第二种阵列基板沿A-A`方向的截面结构示意图；
图6为本申请实施例提供的第三种阵列基板沿A-A`方向的截面结构示意图；
图7为本申请实施例提供的第四种阵列基板沿A-A`方向的截面结构示意图；
图8为本申请实施例提供的阵列基板的制作方法的流程示意图；
图9A至图9H为本申请实施例提供的阵列基板在制作过程中的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本申请做进一步的说明。
本申请实施例提供一种阵列基板，下面结合图3至图7进行详细说明。
如图3和图4所示，图3为本申请实施例提供的阵列基板的平面结构示意图，图4为本申请实施例提供的第一种阵列基板沿A-A`方向的截面结构示意图，所述阵列基板包括阵列分布的多个薄膜晶体管，所述多个薄膜晶体管中的至少部分薄膜晶体管包括氧化物半导体层231，所述阵列基板内还设有多个槽型的遮光图案21，所述氧化物半导体层231对应形成于所述遮光图案21的槽体内。
需要说明的是，所述阵列基板可以与液晶层、彩膜基板以及背光模组构成液晶显示面板，背光模组位于阵列基板的入光侧，所述氧化物半导体层231位于所述遮光图案21远离所述阵列基板的入光侧的一侧。当背光模组发出的光线通过阵列基板的入光侧进入至所述阵列基板的内部时，槽型的遮光图案21的底部和侧面可分别阻挡照射至所述氧化物半导体层231底部和侧面的光线，以此保证所述氧化物半导体层231的电学性能。
在一实施例中，如图4所示，所述阵列基板包括衬底基板20和设置于所述衬底基板上的第一绝缘层22，所述第一绝缘层22上设有多个过孔V1，所述遮光图案21设置于所述过孔V1内。
所述遮光图案21包括底面遮光层211和侧面遮光层212，所述底面遮光层211平铺设置于所述过孔V1的底部，所述底面遮光层211朝向所述第一绝缘层22远离所述衬底基板20的一侧延伸形成所述侧面遮光层212，所述侧面遮光层212与所述底面遮光层211形成一定夹角。
具体地，所述衬底基板20包括层叠设置的基板201和缓冲层202组成，所述基板211优选为玻璃基板。所述阵列基板内设有多个第一薄膜晶体管23，所述第一薄膜晶体管23的有源层为所述氧化物半导体层231，所述第一薄膜晶体管23形成于所述过孔V1内，所述第一薄膜晶体管23还包括第一源极232和第一漏极233。所述遮光图案21由金属材料制成，底面遮光层211可以防止光线从氧化物半导体层231的底面照射至所述氧化物半导体层231，侧面遮光层212可以防止光线从氧化物半导体层231的侧面照射至所述氧化物半导体层231。此外，所述遮光图案21还可以作为所述第一薄膜晶体管23的栅极，以形成底栅结构的氧化物薄膜晶体管。所述衬底基板20上还设有第二绝缘层223，所述第二绝缘层223覆盖所述第一绝缘层22所述遮光图案21，所述氧化物半导体层231位于所述第二绝缘层223位于所述过孔V1内的部分上，所述第一源极232和所述第一漏极233均设置于所述第二绝缘层223远离所述衬底基板20的一侧上，并分别延伸至所述过孔V1内与所述氧化物半导体层231连接，形成欧姆接触。
所述侧面遮光层212与所述底面遮光层211形成的夹角为钝角。如图4所示，过孔V1的尺寸由侧面遮光层212靠近底面遮光层211的一侧至远离底面遮光层211的一侧逐渐增大，以此便于后续第二绝缘层223、氧化物半导体层231、第一源极232以及第一漏极233的形成。本实施例通过增设向外侧倾斜的侧面遮光层212，不仅可以改善遮光图案21对氧化物半导体层231的遮光效果，相较于现有技术通过增大遮光图案的平面面积来改善遮光效果，本实施例采用槽型的遮光图案21，在与现有技术遮光图案增大相同面积的情况下，本实施例中的遮光图案21在衬底基板20上的正投影区域的面积更小，对于需要穿透阵列基板的光线的遮挡就更少，使得阵列基板具有更大的开口率。
所述侧面遮光层212与所述底面遮光层211形成的夹角的度数范围为90°～140°。
具体地，在本申请实施例中，所述侧面遮光层212与所述底面遮光层211形成的夹角的度数为110°。在实际应用中，可以根据需求采用其他的角度设计，而不限于上述的110°，也可以是100°、130°或者140°等，除上述的钝角以外，所述侧面遮光层212与所述底面遮光层211形成的夹角还可以为直角。
在一实施例中，如图4所示，所述侧面遮光层212的顶部与所述底面遮光层211之间的距离，大于所述氧化物半导体层231远离所述衬底基板20的一侧表面与所述底面遮光层211之间的距离。可以想到的是，当侧面遮光层212的高度要大于底面遮光层211的高度时，即使是从水平方向照射至氧化物半导体层231的光线也可以被侧面遮光层212所阻挡，从而进一步提高遮光图案21的遮光效果。在本实施例中，所述侧面遮光层212的顶部与所述第一绝缘层22远离所述衬底基板20的一侧表面齐平。在其他一些实施例中，侧面遮光层212的顶部也可以低于第一绝缘层22远离所述衬底基板20的一侧表面，或者延伸至所述第一绝缘层22远离所述衬底基板20一侧的表面上，其同样也可以获得与上述实施例相同的遮光效果，此处不做限制。
进一步的，所述遮光图案21在所述衬底基板20上的正投影区域覆盖所述氧化物半导体层231在所述衬底基板20上的正投影区域。可以理解的是，氧化物半导体层231位于所述遮光图案21远离衬底基板20的一侧，当所述遮光图案21在衬底基板20上的正投影区域覆盖所述氧化物半导体层231在所述衬底基板20上的正投影区域时，可以有效遮挡背光模组通过衬底基板20照射至氧化物半导体层231的光线。
在一实施例中，如图3至图7所示，其中图5为本申请实施例提供的第二种阵列基板沿A-A`方向的截面结构示意图，图6为本申请实施例提供的第三种阵列基板沿A-A`方向的截面结构示意图，图7为本申请实施例提供的第四种阵列基板沿A-A`方向的截面结构示意图。所述阵列基板还包括多个第二薄膜晶体管24，所述第二薄膜晶体管24的有源层为多晶硅半导体层241，所述阵列基板包括透光区A1和围绕所述透光区A1的非透光区A2，所述第一薄膜晶体管23设置于所述透光区A1内，所述第二薄膜晶体管24设置于所述非透光区A2内。
需要说明的是，所述阵列基板的透光区A1对应显示面板的显示区，非透光区A2对应显示面板的非显示区，位于所述显示区A1的至少一侧非显示区A2内设有栅极驱动电路(gate driver on array,GOA)，所述第二薄膜晶体管24应用于所述栅极驱动电路中。所述第二薄膜晶体管24为低温多晶硅薄膜晶体管，具有载流子迁移率高、充电快、开关速度快以及功耗较低的优点，应用于GOA电路中，可以有效提高GOA电路的响应速度，并降低阵列基板的功耗。第一薄膜晶体管23设置于显示区A2内，并被应用于子像素驱动电路中，第一薄膜晶体管23为氧化物薄膜晶体管，具有良好的均一性以及漏电流较低的特点，可进一步降低阵列基板的功耗。
进一步的，所述第一绝缘层22包括层叠设置于所述衬底基板20上的第一栅极绝缘层221和层间介质层222，所述第二薄膜晶体管24还包括栅极242，所述多晶硅半导体层241设置于所述第一栅极绝缘层221与所述衬底基板20之间，所述栅极242设置于所述第一栅极绝缘层221与所述层间介质层222之间。
所述多个过孔V1形成于所述层间介质层222上，所述过孔V1的底部朝向所述衬底基板20延伸，所述第二绝缘层223覆盖所述层间介质层222和所述遮光图案21。
具体地，所述层间介质层222为氮化硅和氧化硅材料形成的叠层结构，其中氮化硅膜层位于氧化硅膜层与所述第一栅极绝缘层221之间，所述氮化硅膜层中含有较多的氢，所述氧化硅膜层则用于将所述氮化硅膜层与所述氧化物半导体层231隔开，防止所述氮化硅膜层中的氢扩散至所述氧化物半导体层231中。
在一实施例中，如图5所示，所述遮光图案21的底面遮光层211位于衬底基板20靠近所述第一栅极绝缘层221的一侧表面，侧面遮光层212由所述底面遮光层211的边缘沿所述衬底基板20至所述层间介质层222的方向延伸形成，所述侧面遮光层212的顶部与所述层间介质层222远离所述衬底基板20的一侧表面齐平，所述氧化物半导体层231与所述底面遮光层211之间的距离小于所述侧面遮光层212的顶部与所述底面遮光层211之间的距离。槽型的遮光图案21对所述氧化物半导体层231构成半包围，将所述层间介质层222限制在所述遮光图案21的外围，在形成所述氧化物半导体层231时，可以避免所述层间介质层222中的氢扩散至所述氧化物半导体层231，以此保证氧化物半导体层231的电学性能，从而提高第一薄膜晶体管23的稳定性。
进一步的，所述第二薄膜晶体管24包括第二源极243和第二漏极244，所述遮光图案21与所述第二源极243和所述第二漏极244由同层金属材料制成。
如图5所示，所述第二源极243和所述第二漏极244设置于层间介质层222远离第一栅极绝缘层221的一侧上，遮光图案21设置在形成于所述层间介质层222上的过孔V1内。
可以理解的是，在形成所述遮光图案21、所述第二源极243和第二漏极244之前，可以通过一次刻蚀制程，同时形成多个贯穿所述层间介质层222和所述第一栅极绝缘层221的过孔V1，该多个过孔V1分别暴露出所述多晶硅半导体层241的源极接触区域和漏极接触区域以及衬底基板20靠近所述第一栅极绝缘层221的一侧表面，槽型的遮光图案21可在暴露出衬底基板20表面的过孔V1内形成。所述栅极241由第一金属层M1通过图案化工艺制备而成，所述遮光图案21与所述第二源极243、所述第二漏极244由第二金属层M2通过图案化工艺制备而成，所述第一源极232与所述第一漏极233、与所述第一源极232同层设置的触控信号线234以及信号走线235由第三金属层M3通过图案化工艺制备而成。
具体地，所述第二金属层M2为Mo、Al和Ti形成的金属叠层走线结构，所述第一金属层M1、所述第三金属层M3与所述第二金属层M2的材料以及结构相同。在其他一些实施例中，所述第二金属层M2还可以为Mo、Al和Ti等材料中的任意一种所形成的金属走线结构，或者第二金属层M2的材料也可以为Mo、Al和Ti中两种或两种以上材料所形成的合金。所述第一金属层M1与所述第二金属层M2和所述第三金属层M3的材料以及结构可以相同，也可以不同。所述第一金属层M1与所述第二金属层M2和所述第三金属层M3的材料以及结构可以根据实际情况进行设定，此处不做限制。
在一实施例中，所述如图6所示，所述第一源极232与所述第一漏极233、所述第二源极243和所述第二漏极244由同层金属材料制成。所述栅极242由第一金属层M1通过图案化工艺制备而成，所述遮光图案21由第二金属层M2通过图案化工艺制备而成，所述第一源极232与所述第一漏极233、所述第二源极243、所述第二漏极244、与所述第一源极232同层设置的触控信号线234由第三金属层M3通过图案化工艺制备而成。
需要说明的是，由于遮光图案21与所述第二源极243和所述第二漏极244由不同层金属材料制备而成，遮光图案21所在的过孔V1的深度则可以根据需求进行设定。如图6所示，过孔V1的底部仅贯穿所述层间介质层222，并暴露出第一栅极绝缘层221远离所述衬底基板20的一侧表面，底面遮光层211形成于所述第一栅极绝缘层221远离所述衬底基板20的一侧表面，侧面遮光层212由所述底面遮光层211的边缘延伸至与所述层间介质层222远离所述衬底基板20的一侧表面保持齐平。在其他一些实施例中，遮光图案21所在的过孔V1的底部可以如图4所示，贯穿所述层间介质层222和所述第一栅极绝缘层221；或者，过孔V1的底部还可以位于所述层间介质层22中，并不贯穿所述层间介质层222；又或者，过孔V1的底部还可以位于所述第一栅极绝缘层221中，并不贯穿所述第一栅极绝缘层221。遮光图案21所在的过孔V1的深度可以根据实际需求进行设定，此处不做限制。
在一实施例中，如图7所述，所述遮光图案21与所述第二源极243由不同层金属材料制成，所述第二源极243与所述第一源极232由不同层金属材料制成。
具体地，所述栅极242由第一金属层M1通过图案化工艺制备而成，所述第二源极243和所述第二漏极244由第二金属层M2通过图案化工艺制备而成。所述阵列基板还包括第三绝缘层225，所述第三绝缘层225位于所述第二绝缘层223远离所述衬底基板20的一侧上，第二源极243和第二漏极244设置于层间介质层222上，过孔V1形成于第二绝缘层223上，第一源极232和第一漏极233设置于第三绝缘层225上。可以理解的是，在形成所述第二绝缘层223后，通过刻蚀所述第二绝缘层223，形成多个过孔V1，然后在第二绝缘层223上沉积第三金属层M3，再通过图案化工艺形成所述遮光图案21。所述第一源极232和第一漏极233以及与所述第一源极232同层设置的触控信号线234由第四金属层M4通过图案化工艺制备而成，第四金属层M4形成于所述第三栅极绝缘225层远离所述衬底基板20的一侧上，所述第四金属层M4的材料和结构可以与上述金属层的材料和结构相同，此处不再赘述。
在一实施例中，如图4至图7所示，所述阵列基板还包括层叠设置于第二绝缘层223或第三绝缘层225上的钝化保护层224、平坦层25、触控电极层26、第二钝化保护层27以及像素电极层28，所述触控电极层26内的触控电极通过过孔与所述触控信号线235连接，所述像素电极层28内的子像素电极通过过孔与所述第一薄膜晶体管23的第一漏极233连接。
在一实施例中，所述氧化物半导体层231的材料优选为IGZO。当然，在其他一些实施例中，所述氧化物半导体层231的材料还可包括但不限于铟镓氧化物或者铟锌氧化物等氧化物半导体材料，具体材料可以根据实际需求进行选择，此处不做限制。
综上所述，本申请实施例提供一种阵列基板，所述阵列基板包括阵列分布的多个薄膜晶体管，所述多个薄膜晶体管中的至少部分薄膜晶体管包括氧化物半导体层，所述阵列基板内设有多个槽型的遮光图案，所述氧化物半导体层对应形成于所述遮光图案的槽体内，利用槽型遮光图案的底面可以遮挡由阵列基板的入光侧照射至氧化物半导体层底部的光线，利用槽型遮光图案的侧面可以遮挡由阵列基板的入光侧照射至氧化物半导体层侧面的光线，以此通过将遮光图案设置为槽型来改善遮光图案的遮光效果，相较于通过增大平面面积来改善遮光图案的遮光效果，槽型的遮光图案在阵列基板上的正投影区域的面积更小，使得阵列基板上可透光的区域的面积更大，从而提高阵列基板的开口率。
本申请实施例还提供一种显示面板，所述显示面板包括阵列基板、彩膜基板、液晶层和背光模组，所述阵列基板与所述彩膜基板相对设置，所述液晶层设置于所述阵列基板与所述彩膜基板之间，所述背光模组设置于所述阵列基板的入光侧。本申请实施例中的阵列基板可以为上述实施例所提供的阵列基板，且该阵列基板应用于本申请实施例所提供的显示面板中，可以实现与上述实施例所提供的阵列基板相同的技术效果，此处不再赘述。
本申请实施例还提供一种阵列基板的制作方法，下面结合图8至图9H进行详细说明，图8为本申请实施例提供的阵列基板的制作方法的流程示意图，图9A至图9H为本申请实施例提供的阵列基板在制作过程中的结构示意图，该阵列基板的制作方法包括：
步骤S10：提供衬底基板30，在所述衬底基板上形成第一绝缘层32。
在一实施例中，如图9A所示，所述衬底基板30由层叠设置的基板301和缓冲层302组成，所述基板301优选为玻璃基板。所述第一绝缘层32包括层叠设置于所述衬底基板30上的第一栅极绝缘层321和层间介质层322，所述步骤S10包括：
步骤S101：提供衬底基板30，在所述衬底基板30上形成多晶硅半导体层341；
步骤S102：在所述衬底基板30上形成第一栅极绝缘层321，所述第一栅极绝缘层321覆盖所述多晶硅半导体层341；
步骤S103：在所述第一栅极绝缘层321远离所述衬底基板30的一侧上沉积第一金属层M1，对所述第一金属层M1进行图案化工艺，形成栅极342；
步骤S104：在所述第一栅极绝缘321层远离所述衬底基板30的一侧上形成层间介质层322，所述层间介质层322覆盖所述栅极342。
在本申请实施例中，所述多晶硅半导体层341和所述栅极342均形成于阵列基板的非透光区A2中，阵列基板的非透光区A2对应于显示面板的非显示区。
具体地，所述步骤S103中，所述第一金属层M1为Mo、Al和Ti形成的金属叠层走线结构。在其他一些实施例中，所述第一金属层M1还可以为Mo、Al和Ti等材料中的任意一种所形成的金属走线结构，或者第一金属层M1的材料也可以为Mo、Al和Ti中两种或两种以上材料所形成的合金。所述第一金属层M1的材料以及结构可以根据实际情况进行设定，此处不做限制。
步骤S20：在所述第一绝缘层32上形成多个过孔。
在一实施例中，如图9B所示，所述多个过孔包括第一过孔V1和第二过孔V2，可以利用同一刻蚀制程，同时形成所述第一过孔V1和第二过孔V2。所述第一过孔V1贯穿所述层间介质层322和所述第一栅极绝缘层321，并暴露出所述衬底基板30靠近所述第一栅极绝缘层321的一侧表面。所述第二过孔V2暴露出所述多晶硅半导体层341的源极接触区域和漏极接触区域。
在其他一些实施例中，第一过孔V1的底部可以仅贯穿所述层间介质层322；或者，所述第一过孔V1的底部可以延伸至所述层间介质层322中，并未贯穿所述层间介质层322；又或者，所述第一过孔V1的底部可以延伸至所述第一栅极绝缘层321中，仅贯穿所述层间介质层322，但并未贯穿所述第一栅极绝缘层321
步骤S30：在所述过孔内形成多个槽型的遮光图案31；
在一实施例中，所述步骤S30包括：
步骤S301：在第一栅极绝缘层321远离所述衬底基板30的一侧表面、第一过孔V1以及第一过孔V2内沉积第二金属层M2；
步骤S302：对第二金属层M2进行图案化工艺，形成第二源极343、第二漏极344和槽型的遮光图案31。
如图9C所示，所述遮光图案31包括底面遮光层311和侧面遮光层312，侧面遮光层312由底面遮光层311的边缘延伸至与所述层间介质层322远离衬底基板30的一侧表面齐平，以将所述层间介质层322限制在槽型的遮光图案31的外围。
所述第二源极343与所述第二漏极344、所述栅极342和所述多晶硅半导体层341构成第二薄膜晶体管34，所述第二薄膜晶体管34为低温多晶硅薄膜晶体管，具有载流子迁移率高、充电快、开关速度快以及功耗较低的优点，应用于非透光区A2的GOA电路中，可以有效提高GOA电路的响应速度，并降低阵列基板的功耗。
具体地，所述第二金属层M2为Mo、Al和Ti形成的金属叠层走线结构。在其他一些实施例中，所述第二金属层M2还可以为Mo、Al和Ti等材料中的任意一种所形成的金属走线结构，或者第二金属层M2的材料也可以为Mo、Al和Ti中两种或两种以上材料所形成的合金。所述第二金属层M2的材料以及结构可以根据实际情况进行设定，此处不做限制。
步骤S40：在所述第一绝缘层32远离所述衬底基板30的一侧形成第二绝缘层323，所述第二绝缘层323覆盖所述遮光图案31。
如图9D所示，所述步骤S40中，可以通过气相沉积的方法形成所述第二绝缘层323，所述第二绝缘层323的材料为无机材料，优选为氧化硅材料。第二绝缘层323覆盖所述遮光图案31的部分同样凹陷至所述第一过孔V1内，使得第二绝缘层323覆盖所述遮光图案31的部分的高度低于其他部分的高度。
所述步骤S40还包括：通过刻蚀制程，在所述第二绝缘层323上形成多个第三过孔V3，所述第三过孔V3暴露出所述第二漏极344。
步骤S50：在所述过孔内形成氧化物半导体层331，所述氧化物半导体层331位于所述遮光图案31的槽体内。
所述步骤S50的步骤包括：
步骤S501：在所述第二绝缘层323远离所述衬底基板30的一侧沉积一层金属氧化物材料；
步骤S502：对所述金属氧化物材料进行图案化工艺，形成氧化物半导体层331。
如图9D所示，所述氧化物半导体层331位于所述第一过孔V1内，所述氧化物半导体层331远离所述衬底基板30的一侧表面与所述底面遮光层311之间的距离小于所述侧面遮光层312的顶部与所述底面遮光层311之间的距离，以此利用槽型的遮光图案31对所述氧化物半导体层331构成半包围结构，以将层间介质层322与所述氧化物半导体层331隔开，避免层间介质层322中的氢扩散至氧化物半导体层331中，同时还可以避免光线从氧化物半导体层331的底部以及侧面照射至氧化物半导体层331中。
具体地，所述氧化物半导体层331的材料为IGZO。当然，在其他一些实施例中，所述氧化物半导体层331的材料还可包括但不限于铟镓氧化物或者铟锌氧化物等氧化物半导体材料，具体材料可以根据实际需求进行选择，此处不做限制。
步骤60：在所述第二绝缘层323上形成源极和漏极。
如图9E所示，步骤S50中所指的源极和漏极分别为图9E中的第一源极332和第一漏极333，所述步骤S50包括：
步骤S501：在所述第二绝缘层323远离所述衬底基板30的一侧以及所述第三过孔V3内沉积第三金属层M3；
步骤S502：对所述第三金属层M3进行图案化工艺，形成第一源极332、第一漏极333、触控信号线334和信号走线335。
在本实施例中，所述第一源极332与所述第一漏极333、所述氧化物半导体层331以及所述遮光图案31构成第一薄膜晶体管33，所述遮光图案31作为第一薄膜晶体管33的栅极。所述第一薄膜晶体管33位于阵列基板的透光区内，并应用于透光区内的子像素驱动电路中，第一薄膜晶体管33为氧化物薄膜晶体管，具有良好的均一性以及漏电流较低的特点，可进一步降低阵列基板的功耗。
在本实施例中，所述第三金属层M3与第二金属层M2的材料和结构相同。在其他一些实施例中，所述第三金属层M3还可以为Mo、Al和Ti等材料中的任意一种所形成的金属走线结构，或者第三金属层M3的材料也可以为Mo、Al和Ti中两种或两种以上材料所形成的合金。所述第三金属层M3的材料以及结构可以根据实际情况进行设定，此处不做限制。
步骤S70：在所述第二绝缘层323远离所述衬底基板30的一侧上形成第一钝化保护层324，通过刻蚀制程在所述第一钝化保护层324上形成多个第四过孔V4和第五过孔V5，所述多个第四过孔V4暴露出所述触控信号线335，所述多个第五过孔V5暴露出所述第一漏极333。
如图9F所示，所述第一钝化保护层324形成于所述第二绝缘层323远离所述衬底基板30的一侧上，并覆盖所述触控信号线334、信号走线335、第一源极332、第一漏极333以及所述氧化物半导体层331。
在一实施例中，为避免在刻蚀制程中对所述第一钝化保护层324造成侧蚀，所述第一钝化保护层324的厚度应为600nm。当然在其他一些实施例中，所述第一钝化保护层324的厚度也可以为300nm、500nm、800nm或者100nm等。所述第一钝化保护层324的厚度可以根据实际情况进行设定，此处不做限制。
步骤S80：在所述第一钝化保护层324远离所述衬底基板30的一侧上形成平坦层35，通过刻蚀制程在所述平坦层35上形成多个第六过孔V6和多个第七过孔V7，所述多个第六过孔V6暴露出所述触控信号线334，所述第七过孔V7暴露出所述第一漏极333。
如图9G所示，所述第四过孔V4与所述第六过孔V6连通，所述第五过孔V5与所述第七过孔V7连通。
所述平坦层35的材料为常用的光阻材料，在未固化前，利用其流动性可将所述第一过孔V1填充。
步骤S90：在所述平坦层35远离所述衬底基板30的一侧上形成触控电极层36；在所述平坦层远离所述衬底基板30的一侧上形成第二钝化保护层37，通过刻蚀制程在所述第二钝化保护层37上形成多个第八过孔V8；在所述第二钝化保护层37远离所述衬底基板30的一侧上形成像素电极层38。
结合图9G和图9H所示，所述触控电极层36包括多个触控电极，所述触控电极通过所述第六过孔V6和所述第四过孔V4与所述触控信号线335连接。
所述第八过孔V8暴露出所述第一漏极334，所述像素电极层38包括多个子像素电极，所述子像素电极通过所述第八过孔V8与所述第一漏极334连接。
在本申请实施例中，所述像素电极层38和所述触控电极层36的材料均为ITO。在其他一些实施例中，所述像素电极层38和所述触控电极层36的材料也可以为其他透明金属氧化物材料。所述像素电极层38和所述触控电极层36的材料可以相同，也可以不同。所述像素电极层38和所述触控电极层36的材料可以根据实际情况设定，此处不做限制。
综上所述，本申请实施例提供一种阵列基板的制作方法，该制作方法通过在第一绝缘层上形成多个过孔，并在过孔内形成槽型的遮光图案，并将氧化物半导体层形成于遮光图案的槽体内，利用槽型遮光图案的底面可以遮挡由阵列基板的入光侧照射至氧化物半导体层底部的光线，利用槽型遮光图案的侧面可以遮挡由阵列基板的入光侧照射至氧化物半导体层侧面的光线，以此通过将遮光图案设置为槽型来改善遮光图案的遮光效果，相较于通过增大平面面积来改善遮光图案的遮光效果，槽型的遮光图案在阵列基板上的正投影区域的面积更小，使得阵列基板上可透光的区域的面积更大，从而提高阵列基板的开口率，同时还可以利用遮光图案将层间介质层与氧化物半导体层隔开，避免层间介质层中的氢扩散至氧化物半导体层中，从而保证氧化物半导体层的电学性能。
综上所述，虽然本申请以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为基准。

Claims (11)

1.一种阵列基板，其特征在于，所述阵列基板包括阵列分布的多个第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的有源层为氧化物半导体层，所述第二薄膜晶体管的有源层为多晶硅半导体层；
其中，所述阵列基板包括衬底基板和设置于所述衬底基板上的第一绝缘层，所述第一绝缘层包括层间介质层，所述层间介质层包括氮化硅膜层和氧化硅膜层，所述氮化硅膜层设置于所述氧化硅膜层靠近所述衬底基板的一侧，所述第二薄膜晶体管包括第二源极和第二漏极，所述第二源极和所述第二漏极设置于所述层间介质层远离所述衬底基板的一侧，所述第一绝缘层上设有多个过孔，所述过孔至少贯穿所述层间介质层，所述过孔内设有多个槽型的遮光图案，所述氧化物半导体层对应形成于所述遮光图案的槽体内，所述遮光图案与所述第二源极和所述第二漏极由同层金属材料制成。
2.如权利要求1所述的阵列基板，其特征在于，所述遮光图案包括底面遮光层和侧面遮光层，所述底面遮光层平铺设置于所述过孔的底部，所述底面遮光层朝向所述第一绝缘层远离所述衬底基板的一侧延伸形成所述侧面遮光层，所述侧面遮光层与所述底面遮光层形成一定夹角。
3.如权利要求2所述的阵列基板，其特征在于，所述侧面遮光层与所述底面遮光层形成的夹角为直角或钝角。
4.如权利要求3所述的阵列基板，其特征在于，所述夹角的度数大于90°，小于或等于140°。
5.如权利要求2所述的阵列基板，其特征在于，所述侧面遮光层的顶部与所述底面遮光层之间的距离，大于所述氧化物半导体层远离所述衬底基板的一侧与所述底面遮光层之间的距离。
6.如权利要求5所述的阵列基板，其特征在于，所述遮光层在所述衬底基板上的正投影区域覆盖所述氧化物半导体层在所述衬底基板上的正投影区域。
7.如权利要求1所述的阵列基板，其特征在于，所述遮光图案为所述第一薄膜晶体管的栅极，所述第一薄膜晶体管形成于所述过孔内。
8.如权利要求7所述的阵列基板，其特征在于，所述阵列基板包括第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层和所述遮光图案，所述氧化物半导体层设置于所述第二绝缘层位于所述过孔内的部分上；
所述第一薄膜晶体管包括第一源极和第一漏极，所述第一源极和所述第一漏极设置于所述第二绝缘层远离所述第一绝缘层的一侧上，并分别延伸至所述过孔内与所述氧化物半导体层连接。
9.如权利要求8所述的阵列基板，其特征在于，所述第一绝缘层包括设置于所述衬底基板上的第一栅极绝缘层，所述第一栅极绝缘层设置于所述层间介质层靠近所述衬底基板的一侧，所述多晶硅半导体层设置于所述第一栅极绝缘层与所述衬底基板之间。
10.如权利要求9所述的阵列基板，其特征在于，所述过孔贯穿所述层间介质层和所述第一栅极绝缘层，所述第二绝缘层覆盖所述层间介质层和所述遮光图案。
11.一种显示面板，其特征在于，所述显示面板包括如权利要求1至10任一项所述的阵列基板。
CN202110088265.1A 2021-01-22 2021-01-22 阵列基板及显示面板 Active CN112928125B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110088265.1A CN112928125B (zh) 2021-01-22 2021-01-22 阵列基板及显示面板
PCT/CN2021/075585 WO2022156010A1 (zh) 2021-01-22 2021-02-05 阵列基板及显示面板
US17/280,913 US12107094B2 (en) 2021-01-22 2021-02-05 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110088265.1A CN112928125B (zh) 2021-01-22 2021-01-22 阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN112928125A CN112928125A (zh) 2021-06-08
CN112928125B true CN112928125B (zh) 2023-08-01

Family

ID=76164854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110088265.1A Active CN112928125B (zh) 2021-01-22 2021-01-22 阵列基板及显示面板

Country Status (3)

Country Link
US (1) US12107094B2 (zh)
CN (1) CN112928125B (zh)
WO (1) WO2022156010A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法
CN113745249B (zh) * 2021-08-23 2022-09-27 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、移动终端
US20240266355A1 (en) * 2022-03-23 2024-08-08 Boe Technology Group Co., Ltd. Display substrate and display device
CN115411057B (zh) * 2022-10-31 2023-01-17 惠科股份有限公司 阵列基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334185A (ja) * 1993-05-18 1994-12-02 Sony Corp 薄膜半導体装置
CN103809320A (zh) * 2012-11-12 2014-05-21 乐金显示有限公司 液晶显示设备的阵列基板以及制造该阵列基板的方法
CN108695394A (zh) * 2017-04-06 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管、其制备方法、阵列基板及显示装置
CN109661729A (zh) * 2016-09-02 2019-04-19 夏普株式会社 有源矩阵基板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304123B1 (ko) * 1999-10-22 2001-11-02 이계철 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법
JP2012069842A (ja) * 2010-09-27 2012-04-05 Hitachi Displays Ltd 表示装置
KR20160006880A (ko) * 2014-07-09 2016-01-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI555183B (zh) * 2015-03-26 2016-10-21 友達光電股份有限公司 薄膜電晶體以及畫素結構
KR102326170B1 (ko) * 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102367216B1 (ko) * 2015-09-25 2022-02-25 엘지디스플레이 주식회사 표시장치와 그 구동 방법
CN107170829A (zh) * 2017-05-15 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法
JP6960807B2 (ja) * 2017-08-31 2021-11-05 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN107863354A (zh) * 2017-10-20 2018-03-30 武汉华星光电技术有限公司 阵列基板及其制作方法
CN108807549B (zh) * 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
CN110750021B (zh) * 2019-10-31 2022-04-12 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN115020446B (zh) * 2021-11-03 2023-04-11 荣耀终端有限公司 显示屏及其制作方法、终端设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334185A (ja) * 1993-05-18 1994-12-02 Sony Corp 薄膜半導体装置
CN103809320A (zh) * 2012-11-12 2014-05-21 乐金显示有限公司 液晶显示设备的阵列基板以及制造该阵列基板的方法
CN109661729A (zh) * 2016-09-02 2019-04-19 夏普株式会社 有源矩阵基板及其制造方法
CN108695394A (zh) * 2017-04-06 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管、其制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US12107094B2 (en) 2024-10-01
WO2022156010A1 (zh) 2022-07-28
CN112928125A (zh) 2021-06-08
US20230098341A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
CN112928125B (zh) 阵列基板及显示面板
KR100708022B1 (ko) 액티브 매트릭스 유기 전자 발광 표시 장치 및 그 제조방법
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
CN107331669B (zh) Tft驱动背板的制作方法
CN108598089B (zh) Tft基板的制作方法及tft基板
CN103247634B (zh) 薄膜晶体管显示面板
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN101221961B (zh) 像素结构及其制作方法
US20220020836A1 (en) Display panel and display device
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
TWI608610B (zh) 顯示裝置
KR20150015429A (ko) 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법
CN109585367A (zh) 显示装置、显示面板、阵列基板及其制造方法
US11380718B2 (en) Display panel and method of manufacturing same
CN110571226B (zh) 一种显示面板及其制备方法
US20240222379A1 (en) Array substrate and display panel
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
US20190146293A1 (en) Array substrate and manufacturing method thereof, and display panel
CN105938839A (zh) 薄膜晶体管基板及其制造方法
US11818920B2 (en) Display panel and manufacturing method thereof, display device
CN110993696B (zh) 半导体装置
CN111312732B (zh) 一种显示面板及其制作方法、显示模组及电子装置
CN114188385A (zh) 柔性显示面板
CN104779258A (zh) 阵列基板及其制造方法和显示装置
CN220934081U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant