CN220934081U - 阵列基板及显示装置 - Google Patents

Abstract

本实用新型实施例公开了一种阵列基板及显示装置，包括衬底、设置于所述衬底上的金属氧化物半导体层、设置于所述金属氧化物半导体层上的层间介质层、设置于所述层间介质层上的第一源漏极层、设置于所述第一源漏极层上的氢阻挡层、设置于所述氢阻挡层上的第一平坦层以及设置于所述第一平坦层上的像素电极。其中，所述第一源漏极层包括第一电极和第二电极，所述第一电极和所述第二电极分别与所述金属氧化物半导体层电连接，所述第一电极为透明电极，所述像素电极与所述第一电极电连接。本实用新型通过在所述第一源漏极层上设置氢阻挡层，可以阻挡上层的平坦层中扩散出来的氢离子，避免氢离子进入到金属氧化物半导体层中，对金属氧化物半导体层的电性造成不良影响。

Description

阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。

背景技术

随着显示技术的发展，液晶显示面板和有机发光二极管显示面板因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机、AR(Augmented Reality，增强现实)和VR(Virtual Reality，虚拟现实)等各种消费性电子产品，成为显示装置中的主流。

对于VR/AR显示而言，另一方面，由于VR/AR的背光强度更大，晶体管器件受到的光照更大，因此需要阵列基板具有较低的漏电流。而金属氧化物晶体管具有均一性良好、漏电流低、透过率高的优点，因此，可用于显示像素驱动。另一方面需要更高的PPI(每英寸像素数)，则需要阵列基板具有较高的开口率。为了提高开口率，一般采用透明电极与金属氧化物半导体层直接搭接的方式，来避免漏极金属造成的开口率降低，但金属氧化物半导体层直接与上层的透明电极直接搭接，会造成透明电极上方的氢离子扩散到金属氧化物半导体层的沟道中，影响金属氧化物晶体管的电性。

综上，现有的阵列基板的结构有待于改进。

实用新型内容

本实用新型实施例提供一种阵列基板及显示装置，以解决现有的阵列基板采用像素电极通过透明电极与金属氧化物半导体层直接搭接的方式，导致透明电极上方膜层的氢离子扩散至金属氧化物半导体层的沟道中，影响金属氧化物晶体管的电性的技术问题。

为解决上述问题，本实用新型提供的技术方案如下：

本实用新型实施例提供一种阵列基板，包括：

衬底；

金属氧化物半导体层，设置于所述衬底上；

层间介质层，设置于所述金属氧化物半导体层上；

第一源漏极层，设置于所述层间介质层上，包括分别与所述金属氧化物半导体层电连接的第一电极和第二电极，所述第一电极为透明电极；

氢阻挡层，设置于所述第一源漏极层上，至少覆盖所述第一电极；

第一平坦层，设置于所述氢阻挡层上；以及

像素电极，设置于所述第一平坦层上，与所述第一电极电连接。

在本实用新型的一些实施例中，所述阵列基板包括显示区和位于所述显示区周边的栅极驱动电路区，所述金属氧化物半导体层设置于所述显示区，所述阵列基板还包括低温多晶硅半导体层，所述低温多晶硅半导体层设置于所述栅极驱动电路区。

在本实用新型的一些实施例中，所述阵列基板还包括：

钝化层，设置于所述像素电极上，

公共电极，设置于所述钝化层上。

在本实用新型的一些实施例中，所述氢阻挡层覆盖所述金属氧化物半导体层。

在本实用新型的一些实施例中，所述第一电极和所述第二电极同层设置于所述层间介质层上，所述第一电极为透明金属氧化物电极，所述第二电极为金属电极。

在本实用新型的一些实施例中，

所述层间介质层开设有第一过孔，所述第一电极通过所述第一过孔与所述金属氧化物半导体层连接；

所述第一过孔的宽度大于所述第一电极的厚度，所述第一电极覆盖所述第一过孔的底壁，所述氢阻挡层填充所述第一过孔。

在本实用新型的一些实施例中，所述阵列基板还包括：

介质层，设置于所述第二电极上；

其中，所述第一电极设置于所述介质层上，所述氢阻挡层设置于所述第一电极上。

在本实用新型的一些实施例中，所述介质层上开设有第一过孔，所述第一电极通过所述第一过孔与所述金属氧化物半导体层连接；

其中，所述第一过孔的宽度大于所述第一电极的厚度，所述第一电极覆盖所述第一过孔的底壁，所述氢阻挡层覆盖所述第一过孔的侧壁，所述第一平坦层填充所述第一过孔。

在本实用新型的一些实施例中，所述氢阻挡层包括氮化硅膜层、氧化硅膜层以及氧化铝膜层中的至少一层。

本实用新型还提供一种显示装置，包括上述任一实施例所述的阵列基板。

本实用新型的有益效果为：本实用新型提供的阵列基板及显示装置，包括衬底、设置于所述衬底上的金属氧化物半导体层、设置于所述金属氧化物半导体层上的层间介质层、设置于所述层间介质层上的第一源漏极层、设置于所述第一源漏极层上的氢阻挡层、设置于所述氢阻挡层上的第一平坦层以及设置于所述第一平坦层上的像素电极。其中，所述第一源漏极层包括第一电极和第二电极，所述第一电极和所述第二电极分别与所述金属氧化物半导体层电连接，所述第一电极为透明电极，所述像素电极与所述第一电极电连接。本实用新型通过在所述第一源漏极层上设置氢阻挡层，氢阻挡层至少覆盖第一电极，可以阻挡上层的平坦层中扩散出来的氢离子，避免氢离子通过第一电极下方的过孔进入到金属氧化物半导体层中，对金属氧化物半导体层的电性造成不良影响。

附图说明

图1为本实用新型实施例提供的阵列基板的第一种膜层叠构示意图；

图2-4为图1中的阵列基板的制备过程的膜层叠构示意图；

图5为本实用新型实施例提供的阵列基板的第一种膜层叠构示意图；

图6-8为图5中的阵列基板的制备过程的膜层叠构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要理解的是，术语“宽度”、“厚度”、“上”、“下”、“底”、“侧”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是一体地连接，可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

请参阅图1，本实用新型提供一种阵列基板，包括衬底10、设置于所述衬底10上的金属氧化物半导体层220、设置于所述金属氧化物半导体层220上的层间介质层50、设置于所述层间介质层50上的第一源漏极层、设置于所述第一源漏极层上的氢阻挡层60、设置于所述氢阻挡层60上的第一平坦层70以及设置于所述第一平坦层70上的像素电极260。其中，所述第一源漏极层包括第一电极250和第二电极240，所述第一电极250和所述第二电极240分别与所述金属氧化物半导体层220电连接，所述第一电极250为透明电极，所述像素电极260与所述第一电极250电连接。

本实用新型通过在所述第一源漏极层上设置氢阻挡层60，氢阻挡层60至少覆盖所述第一电极，可以阻挡上层的平坦层中扩散出来的氢离子，避免氢离子通过第一电极下方的过孔进入到金属氧化物半导体层220中，对金属氧化物半导体层220的电性造成不良影响。

以下通过具体的实施例对本实用新型的方案进行具体阐述。

如图1所示，所述阵列基板包括显示区AA和位于所述显示区AA周边的栅极驱动电路区GOA。可以理解的是，所述显示区AA是用于显示画面的区域，所述栅极驱动电路区GOA可位于所述阵列基板的边框位置，不用于显示画面。

由于低温多晶硅薄膜晶体管具有迁移率高、尺寸小、充电快、开关速度快等优点，因此栅极驱动电路区GOA的栅极驱动电路的薄膜晶体管可采用低温多晶硅薄膜晶体管，具有较好的栅极驱动效果。

金属氧化物薄膜晶体管具有良好的均一性、较低的漏电流以及高透过率等优点，可用于显示区AA的像素驱动。因此显示区AA的像素驱动电路可选用金属氧化物薄膜晶体管，例如IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、IZTO(铟锌锡氧化物)、IGZTO(铟稼锌锡氧化物)等薄膜晶体管。

所述栅极驱动电路区GOA包括低温多晶硅薄膜晶体管T1，所述低温多晶硅薄膜晶体管T1可为顶栅结构。所述低温多晶硅薄膜晶体管T1包括低温多晶硅半导体层110、设置于所述低温多晶硅半导体层110上的第一栅极120、设置于所述第一栅极120上的源极130和漏极140。

即在本申请的实施例中，低温多晶硅半导体层110位于所述栅极驱动电路区，所述金属氧化物半导体层设置于所述显示区AA。

所述显示区AA包括金属氧化物薄膜晶体管T2，所述金属氧化物薄膜晶体管T2可为顶栅结构。所述金属氧化物薄膜晶体管T2包括金属氧化物半导体层220、设置于金属氧化物半导体层220上的第二栅极230、设置于所述第二栅极230上的第一电极250和第二电极240，所述第一电极250和所述第二电极240与所述金属氧化物半导体层220电连接，所述第一电极250可为透明电极，以提高像素的开口率。其中，所述第一电极250为所述金属氧化物薄膜晶体管T2的源极和漏极中的一者，所述第二电极240为所述金属氧化物薄膜晶体管T2的源极和漏极中的另一者。所述金属氧化物半导体层220的下方可对应设置遮光层210，以起到遮挡金属氧化物半导体层220的沟道。具体地，所述遮光层210可为金属层。

在一些实施例中，如图1所示，所述第一栅极120可与所述遮光层210同层设置，具体可同材料设置。如此，所述第一栅极120可与所述遮光层210经过一道图案化工艺(光罩)形成，且可降低阵列基板的厚度。

所述低温多晶硅薄膜晶体管T1的源极130和漏极140可与所述第二栅极230同层设置，具体可同材料设置。如此，所述低温多晶硅薄膜晶体管T1的源极130和漏极140可与所述第二栅极230经过一道图案化工艺(光罩)形成，且可降低阵列基板的厚度。

具体地，所述低温多晶硅半导体层110设置于所述衬底10上，所述衬底10上设有第一绝缘层20。所述阵列基板包括第一金属层，所述第一金属层设置于所述第一绝缘层20上，所述第一金属层包括图案化的第一栅极120和遮光层210。

所述第一金属层上覆盖有第二绝缘层30，所述第二绝缘层30上对应所述遮光层210的位置设有所述金属氧化物半导体层220，所述金属氧化物半导体层220上设有第三绝缘层40，所述第三绝缘层40上设有第二金属层，所述第二金属层包括图案化的低温多晶硅薄膜晶体管T1的源极130和漏极140以及所述第二栅极230，所述第二栅极230上覆盖有层间介质层50。

所述层间介质层50上设有第三金属层，所述第三金属层包括第二电极240，还包括一些信号走线，如数据线及边框区的周边走线等。

在一些实施例中，如图1所示，所述第一电极250和所述第二电极240同层设置于所述层间介质层上。其中，所述第一电极250为透明金属氧化物电极，所述第二电极240为金属电极。

具体地，如图2和图3所示，对所述层间介质层50和第三绝缘层40进行挖孔，即在所述金属氧化物半导体层220对应处的上方进行挖孔，形成第一过孔501和第二过孔，所述第一过孔501对应所述第一电极250，所述第二过孔对应所述第二电极240。所述第一电极250通过第一过孔501与所述金属氧化物半导体层220连接，所述第二电极240通过所述第二过孔与所述金属氧化物半导体层220连接。

其中，所述第一电极250可为透明的ITO电极，所述第一电极250的厚度较薄，为200～500埃，小于第一过孔501的开口尺寸，因此，第一电极250未能填充满第一过孔501。即所述第一过孔501的宽度和深度均大于所述第一电极250的厚度，所述第一电极250覆盖所述第一过孔501的底壁。所述氢阻挡层60设置于所述第一源漏极层上，所述氢阻挡层60填充所述第一过孔501。

在一些实施例中，所述氢阻挡层60覆盖所述金属氧化物半导体层，以起到完全遮挡金属氧化物半导体层的作用。进一步地，所述氢阻挡层60可为连续的膜层，可通过整面涂布的方式形成所述氢阻挡层60。

所述氢阻挡层60中的氢离子含量小于或等于所述第一平坦层70中的氢离子含量的1/3。将所述氢阻挡层60中的氢离子含量掺杂的较少，可避免氢阻挡层60中的氢离子含量过高而扩散至金属氧化物半导体层220中。所述氢阻挡层60一方面起到阻止氢扩散的作用，另一方面起到隔离上层电极层与下层电极层的作用，因此，本实施例并未增加新的膜层。

所述氢阻挡层60的材料包括氮化硅、氧化硅以及氧化铝中的至少一种。所述氢阻挡层60可为单层膜层也可为复合膜层，例如包括氮化硅膜层、氧化硅膜层以及氧化铝膜层中的至少一层。

所述氢阻挡层60上设置有第一平坦层70，所述第一平坦层70上设有像素电极260。所述第一平坦层70上设有第三过孔，所述第三过孔贯穿所述第一平坦层70以及所述氢阻挡层60与所述第一电极250连接。

所述第一平坦层70和所述氢阻挡层60可通过一道光罩制成。其中，所述第一平坦层70可为感光性树脂膜层，所述氢阻挡层60可为氢含量较低的氧化硅膜层或氧化硅-氮化硅复合膜层。所述氢阻挡层60的厚度为100-800纳米。

具体地，在所述层间介质层50上依次沉积氧化硅膜层和感光性树脂膜层，通过对感光性树脂膜层进行曝光、显影后，在感光性树脂膜层的对应第二电极240的位置形成平坦层过孔，即形成第一平坦层70，再以第一平坦层70为掩膜，对在平坦层过孔处的氢阻挡层60进行蚀刻，最终形成第三过孔，所述第三过孔露出所述第一电极250的部分表面。

所述像素电极260设置于所述第一平坦层70上，所述像素电极260通过所述第三过孔与所述第一电极250连接。

如图4所示，在其他的实施例中，所述氢阻挡层60还可单独通过一道光罩制备。可参考现有工艺，这里不再赘述。

在一些实施例中，如图5所示，所述第一电极250和所述第二电极240异层设置，即设置在不同层。

具体地，所述阵列基板还包括设置于所述第二电极240上的介质层90，所述第一电极250设置于所述介质层90上，所述氢阻挡层60设置于所述第一电极250上。

其中，所述第一过孔501的宽度大于所述第一电极250的厚度，所述第一电极250覆盖所述第一过孔501的底壁，所述氢阻挡层60覆盖所述第一过孔501的侧壁，所述第一平坦层70填充所述第一过孔501。

如图6所示，在形成图案化的介质层90后，在所述介质层90上形成图案化的第一电极250，所述第一电极250通过第一过孔501连接金属氧化物半导体层220。接着，在所述介质层90上形成氢阻挡层60。所述氢阻挡层60为氢离子含量较低的氧化硅膜层或氧化硅-氮化硅复合膜层。所述氢阻挡层60的厚度为100-800纳米。

如图7和图8所示，所述第一平坦层70和所述氢阻挡层60可通过一道光罩制成。所述第一平坦层70与所述氢阻挡层60的图案相同。其中，所述第一平坦层70可为感光性树脂膜层，所述氢阻挡层60可为氢含量较低的氧化硅膜层或氧化硅-氮化硅复合膜层。虽然相对于图1所示的实施例，增加了一层膜层，但由于氢阻挡层60和第一平坦层70共用一道光罩，因此光罩数量未增加。

具体地，在所述层间介质层50上依次沉积氧化硅膜层和感光性树脂膜层，通过对感光性树脂膜层进行曝光、显影后，在感光性树脂膜层的对应第二电极240的位置形成平坦层过孔，即形成第一平坦层70，再以第一平坦层70为掩膜，对在平坦层过孔处的氢阻挡层60进行蚀刻，最终形成第三过孔，所述第三过孔露出所述第一电极250的部分表面。所述像素电极260形成在所述第一平坦层70上，通过所述第三过孔与所述第二电极240电连接。

如图1和图5所示，所述阵列基板还可包括设置于所述像素电极260上的钝化层80、设置于所述钝化层80上的公共电极270。其中，所述氢阻挡层60中的氢离子含量小于所述钝化层80中的氢离子含量。所述氢阻挡层60可起到隔绝金属氧化物半导体层220和第一平坦层70以及钝化层80。所述氢阻挡层60中的氢离子含量较低，小于或等于钝化层80中的氢离子含量的1/3，以在起到阻挡作用的同时，避免自身氢离子含量过高而导致氢离子扩散至金属氧化物半导体层220的沟道中。

在本实用新型的实施例中，所述像素电极260和所述公共电极270均可为透明电极，具体可为ITO电极。其膜厚均为200-500埃。所述公共电极270上还可覆盖有第二平坦层。

在本实用新型的实施例中，所述阵列基板可用作液晶显示面板的驱动背板，也可用作有机电致发光显示面板的驱动背板。

本实用新型还提供一种显示装置，所述显示装置包括上述实施例中的任一种阵列基板。所述显示装置可为VR显示装置或AR显示装置。

综上，本实用新型提供一种阵列基板及显示装置，包括衬底10、设置于所述衬底10上的金属氧化物半导体层220、设置于所述金属氧化物半导体层220上的层间介质层50、设置于所述层间介质层50上的第一源漏极层、设置于所述第一源漏极层上的氢阻挡层60、设置于所述氢阻挡层60上的第一平坦层70以及设置于所述第一平坦层70上的像素电极260。其中，所述第一源漏极层包括第一电极250和第二电极240，所述第一电极250和所述第二电极240分别与所述金属氧化物半导体层220电连接，所述第一电极250为透明电极，所述像素电极260与所述第一电极250电连接。本实用新型通过在所述第一源漏极层上设置氢阻挡层60，可以阻挡上层的平坦层中扩散出来的氢离子，避免氢离子进入到金属氧化物半导体层220中，对金属氧化物半导体层220的电性造成不良影响。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本实用新型实施例所提供的一种阵列基板及显示装置进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：

衬底；

金属氧化物半导体层，设置于所述衬底上；

层间介质层，设置于所述金属氧化物半导体层上；

第一源漏极层，设置于所述层间介质层上，包括分别与所述金属氧化物半导体层电连接的第一电极和第二电极，所述第一电极为透明电极；

氢阻挡层，设置于所述第一源漏极层上，至少覆盖所述第一电极；

第一平坦层(PLN1)，设置于所述氢阻挡层上；以及

像素电极，设置于所述第一平坦层上，与所述第一电极电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区和位于所述显示区周边的栅极驱动电路区，所述金属氧化物半导体层设置于所述显示区，所述阵列基板还包括低温多晶硅半导体层，所述低温多晶硅半导体层设置于所述栅极驱动电路区。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

钝化层，设置于所述像素电极上，

公共电极，设置于所述钝化层上。

4.根据权利要求3所述的阵列基板，其特征在于，所述氢阻挡层覆盖所述金属氧化物半导体层。

5.根据权利要求1所述的阵列基板，其特征在于，所述第一电极和所述第二电极同层设置于所述层间介质层上，所述第一电极为透明金属氧化物电极，所述第二电极为金属电极。

6.根据权利要求5所述的阵列基板，其特征在于，

所述层间介质层开设有第一过孔，所述第一电极通过所述第一过孔与所述金属氧化物半导体层连接；

所述第一过孔的宽度大于所述第一电极的厚度，所述第一电极覆盖所述第一过孔的底壁，所述氢阻挡层填充所述第一过孔。

7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

介质层，设置于所述第二电极上；

其中，所述第一电极设置于所述介质层上，所述氢阻挡层设置于所述第一电极上。

8.根据权利要求7所述的阵列基板，其特征在于，

所述介质层上开设有第一过孔，所述第一电极通过所述第一过孔与所述金属氧化物半导体层连接；

其中，所述第一过孔的宽度大于所述第一电极的厚度，所述第一电极覆盖所述第一过孔的底壁，所述氢阻挡层覆盖所述第一过孔的侧壁，所述第一平坦层填充所述第一过孔。

9.根据权利要求1所述的阵列基板，其特征在于，所述氢阻挡层包括氮化硅膜层、氧化硅膜层以及氧化铝膜层中的至少一层。

10.一种显示装置，其特征在于，包括如权利要求1～9任一项所述的阵列基板。