CN105938839A - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN105938839A
CN105938839A CN201610122283.6A CN201610122283A CN105938839A CN 105938839 A CN105938839 A CN 105938839A CN 201610122283 A CN201610122283 A CN 201610122283A CN 105938839 A CN105938839 A CN 105938839A
Authority
CN
China
Prior art keywords
electrode
organic layer
layer
pattern
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610122283.6A
Other languages
English (en)
Other versions
CN105938839B (zh
Inventor
金炳容
田雄淇
金显镇
宋溱镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105938839A publication Critical patent/CN105938839A/zh
Application granted granted Critical
Publication of CN105938839B publication Critical patent/CN105938839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了薄膜晶体管基板及其制造方法。薄膜晶体管基板包括开关元件，该开关元件包括：栅电极，电连接到在第一方向上延伸的栅线；有源图案，交叠栅电极；源电极，设置在有源图案上并电连接到在交叉第一方向的第二方向上延伸的数据线；以及漏电极，与源电极间隔开。薄膜晶体管基板还包括：有机层，设置在开关元件上；第一电极，设置在有机层上；以及第二电极，交叠第一电极，并电连接到漏电极。第二电极的厚度比第一电极的厚度厚。

Description

薄膜晶体管基板及其制造方法
技术领域
本公开的示范性实施方式涉及薄膜晶体管基板以及制造该薄膜晶体管基板的方法。
背景技术
通常，液晶显示(LCD)装置包括显示基板、上基板以及插设在显示基板与上基板之间的液晶层。多个信号线和多个薄膜晶体管形成在显示基板上。
为了在LCD装置上显示图像，液晶显示面板通常使用扭转向列(TN)模式。为了保证宽视角，液晶显示面板可以以不同的模式诸如面线转换(PLS)模式操作。
PLS模式的液晶显示面板形成像素电极和交叠像素电极的公共电极。电场施加在像素电极和公共电极之间以改变液晶分子的取向从而表现灰度级。
PLS模式的液晶显示面板的像素电极经由接触孔电连接到漏电极。在具有低分辨率的液晶显示面板中，有机层没有被接触孔暴露。然而，在具有高分辨率的液晶显示面板中，有机层可以被接触孔暴露用于增大开口率。
当有机层被暴露时，有机层的表面会在形成接触孔的工艺中被损伤。有机层可能由于有机层的表面上的损伤而变成亲水性的，因此H2O被吸收到有机层的表面。结果，会形成活性未填充区域(active unfilled area，AUA)。
发明内容
本公开的示范性实施方式提供能够减小电阻并增大透射率的显示基板以及制造该显示基板的方法。
在根据一个实施方式的示范性实施方式中，一种薄膜晶体管基板包括开关元件，该开关元件包括：栅电极，电连接到在第一方向上延伸的栅线；有源图案，交叠栅电极；源电极，设置在有源图案上并电连接到在交叉第一方向的第二方向上延伸的数据线；以及漏电极，与源电极间隔开。薄膜晶体管基板还包括：有机层，设置在开关元件上；第一电极，设置在有机层上；以及第二电极，交叠第一电极，并电连接到漏电极。第二电极的厚度比第一电极的厚度厚。
在示范性实施方式中，薄膜晶体管基板还可以包括设置在第一电极和第二电极之间以使第一电极和第二电极绝缘的钝化层。
在示范性实施方式中，钝化层可包括暴露漏电极的一部分和有机层的一部分的接触孔。
在示范性实施方式中，有机层的表面可以具有崎岖不平的结构(bumpystructure)。有机层的表面的凸块(bump)的平均高度可以小于
在示范性实施方式中，第二电极可以包括透明导电材料。
在示范性实施方式中，第二电极的厚度可以大于且小于
在根据一个实施方式的薄膜晶体管基板的示范性实施方式中，薄膜晶体管基板包括开关元件，该开关元件包括：栅电极，电连接到在第一方向上延伸的栅线；有源图案，交叠栅电极；源电极，设置在有源图案上并电连接到在交叉第一方向的第二方向上延伸的数据线；以及漏电极，与源电极间隔开。薄膜晶体管基板还包括：有机层，设置在开关元件上；第一电极，设置在有机层上；第二电极，交叠第一电极，并电连接到漏电极；钝化层，设置在第一电极和第二电极之间以使第一电极和第二电极绝缘，并包括暴露漏电极的一部分和有机层的一部分的接触孔；以及覆盖图案，设置在接触孔中以覆盖有机层的暴露部分。
在示范性实施方式中，覆盖图案可以覆盖有机层的暴露部分和漏电极的暴露部分。
在示范性实施方式中，覆盖图案可以设置在与第一电极相同的层上。
在示范性实施方式中，覆盖图案可以与第一电极绝缘并电连接到第二电极。
在示范性实施方式中，第一电极和第二电极可以包括透明导电材料。
在示范性实施方式中，其中有机层的表面可以具有崎岖不平的结构。有机层的表面的凸块的平均高度可以小于
在根据实施方式的制造薄膜晶体管基板的方法的示范性实施方式中，该方法包括：在基底基板上形成栅极金属图案，该栅极金属图案包括在第一方向上延伸的栅线和电连接到栅线的栅电极；形成交叠栅电极的有源图案；在有源图案上形成数据金属图案，该数据金属图案包括在交叉第一方向的第二方向上延伸的数据线、与栅线电连接的源电极以及与源电极间隔开的漏电极；在数据金属图案上形成有机层；在有机层上形成第一电极；在第一电极上形成钝化层；通过利用具有大于7kW且小于13kW的功率蚀刻钝化层以形成暴露漏电极的一部分和有机层的一部分的接触孔；以及在钝化层上形成电连接到漏电极的第二电极。
在示范性实施方式中，第二电极的厚度可以比第一电极的厚度厚。
在示范性实施方式中，第二电极厚厚度可以大于且小于
在示范性实施方式中，形成第一电极还可以包括设置在与第一电极相同的层上的覆盖图案。
在示范性实施方式中，覆覆盖图案可以覆盖有机层的暴露部分。
在示范性实施方式中，覆盖图案可以覆盖有机层的暴露部分和漏电极的暴露部分。
在示范性实施方式中，覆盖图案可以与第一电极绝缘并电连接到第二电极。
在示范性实施方式中，第一电极、第二电极和覆盖图案可以包括透明导电材料。
根据本示范性实施方式，钝化层通过相对低功率的干蚀刻形成。因此，有机层的表面的损伤可以被减小，减少有机层的表面的崎岖不平结构的形成。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
此外，根据一个实施方式的像素电极PE的厚度大于且小于因此像素电极PE可以整个地覆盖有机层130的暴露部分。此外，覆盖图案覆盖有机层的暴露部分。
附图说明
通过参照附图详细描述本公开的示范性实施方式，本公开的以上和其他的特征和优点将变得更加明显，附图中：
图1是示出根据本公开的示范性实施方式的薄膜晶体管基板的平面图；
图2是沿图1的线I-I'截取的截面图；
图3至图12是示出制造图2的薄膜晶体管的方法的截面图；
图13是示出根据本公开的示范性实施方式的薄膜晶体管基板的平面图；
图14是沿图13的线II-II'截取的截面图；
图15至图20是示出制造图14的薄膜晶体管的方法的截面图；
图21是示出根据本公开的示范性实施方式的薄膜晶体管基板的平面图；
图22是沿图21的线III-III'截取的截面图；以及
图23至图28是示出制造图22的薄膜晶体管的方法的截面图。
具体实施方式
在下文，将参照附图详细地解释本公开。
图1是示出根据本公开的示范性实施方式的薄膜晶体管基板的平面图。图2是沿图1的线I-I'截取的截面图。参照图1和图2，根据示范性实施方式的薄膜晶体管基板10包括：基底基板100、包括栅线GL和栅电极GE的栅极金属图案、包括数据线DL的数据金属图案、栅极绝缘物110、有源图案AP、第一钝化层120、有机层130、公共电极CE、第二钝化层160以及像素电极PE。栅线GL在第一方向D1上延伸。在一个实施方式中，栅线GL具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一些实施方式中，栅线GL具有多层结构，该多层结构具有包括彼此不同的材料的多个层。例如，栅线GL可以包括铜层和设置在铜层上和/或下的钛层。栅线GL电连接到开关元件的栅电极GE。此外，栅线GL的部分可以形成栅电极GE。
栅极绝缘层110形成在栅线GL和栅电极GE上。栅极绝缘层110可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，栅极绝缘层110包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，栅极绝缘层110包括包含彼此不同的材料的多个层。
有源图案AP形成在栅极绝缘层110上。根据一个实施方式，有源图案AP包括半导体图案和欧姆接触图案。欧姆接触图案形成在半导体图案上。半导体图案可以包括硅半导体材料。例如，半导体图案可以包括非晶硅(a-Si:H)。欧姆接触图案可以插设在半导体图案和源电极SE之间，并可以插设在半导体图案和漏电极DE之间。欧姆接触图案可以包括n+非晶硅(n+a-Si:H)。
数据金属图案可以设置在有源图案AP上。根据一个实施方式，数据金属图案包括数据线DL、源电极SE和漏电极DE。在一个实施方式中，数据金属图案具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一个实施方式中，数据金属图案具有多层结构，该多层结构具有包含彼此不同的材料的多个层。
第一钝化层120可以形成在数据金属图案上。第一钝化层120可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。例如，第一钝化层120包括硅氧化物(SiOx)，并可以具有约的厚度。此外，第一钝化层120可以包括包含彼此不同的材料的多个层。
有机层130设置在第一钝化层120上。有机层130平坦化薄膜晶体管基板10的上表面以防止由于台阶可能发生的问题诸如信号线的断开。有机层130可以是包括有机材料的绝缘层。例如，有机层130可以是具有红色、绿色、蓝色或白色的滤色器层。
公共电极CE可以设置在有机层130上。公共电极CE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，公共电极CE可以包括钛(Ti)和/或钼钛(MoTi)。公共电压可以施加到公共电极CE。
第二钝化层160可以形成在公共电极CE上。第二钝化层160可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第二钝化层160包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第二钝化层160可以包括包含彼此不同的材料的多个层。
公共电极孔CH可以穿过公共电极CE形成。公共电极孔CH部分地暴露漏电极DE和有机层130。有机孔OH可以穿过有机层130形成。有机孔OH部分地暴露漏电极DE。钝化孔PH可以穿过第二钝化层160形成。钝化孔PH部分地暴露漏电极DE和有机层130。
钝化孔PH可以通过干蚀刻形成。在一个实施方式中，钝化孔PH可以通过利用大于7kW且小于13kW的功率的干蚀刻形成。优选地，钝化孔PH可以通过利用10kW的功率的干蚀刻形成。
当第二钝化层160被干蚀刻时，有机层130的暴露部分会被损伤。此外，作为对有机层130的表面的损伤的结果，有机层130的表面会具有崎岖不平的结构(bumpy structure)。结果，H2O可以吸收到有机层的损伤表面，形成活性未填充区域(AUA)。
然而，根据本公开的第二钝化层160通过相对低的功率例如10kW的功率的干蚀刻形成。第二钝化层160的利用相对低的功率的干蚀刻减小损伤和有机层130的表面上的崎岖不平的结构的形成。因此，H2O没有被吸收到有机层的表面，因此可以防止活性未填充区域(AUA)的形成。
像素电极PE形成在第二钝化层160上。像素电极PE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，像素电极PE可以包括钛(Ti)和/或钼钛(MoTi)。像素电极PE可以具有狭缝形状。像素电极PE交叠公共电极CE。因此，施加在像素电极PE和公共电极CE之间的电场改变液晶分子的取向以表现灰度极。
在本示范性实施方式中，像素电极PE的厚度可以大于并且小于像素电极PE覆盖有机层130的暴露部分。当第二钝化层160被干蚀刻时，有机层130的暴露表面会被损伤而形成崎岖不平的结构。当像素电极PE的厚度小于时，像素电极PE可以不整个地覆盖有机层130的暴露表面。因此，H2O可以被吸收到有机层的表面，形成活性未填充区域(AUA)。
根据一个实施方式，像素电极PE的厚度大于并且小于像素电极PE整个地覆盖有机层130的暴露部分。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
图3至图12是示出制造图2的薄膜晶体管的方法的截面图。参照图3，栅电极GE形成在基底基板100上。例如，栅极金属层形成在基底基板100上并被图案化以形成栅线GL和栅电极GE。栅极金属图案可以包括栅线GL和栅电极GE。基底基板100的示例可以包括玻璃基板、石英基板、硅基板、塑料基板等。
此后，栅极绝缘层110形成为覆盖栅线GL和栅电极GE。栅极绝缘层110可以包括无机绝缘材料。例如，栅极绝缘层110包括硅氧化物(SiOx)或硅氮化物(SiNx)。在一个实施方式中，栅极绝缘层110包括硅氧化物(SiOx)，并可以具有约的厚度。此外，栅极绝缘层110可以具有多层结构，该多层结构具有包含彼此不同的材料的多个层。
参照图4，有源图案AP和数据金属图案形成在栅极绝缘层110上。数据金属图案可以包括数据线DL、源电极SE和漏电极DE。此后，第一钝化层120可以形成在其上形成有数据金属图案的基底基板100上。
有源图案AP形成在栅极绝缘层110上。有源图案AP可以包括半导体图案和欧姆接触图案。欧姆接触图案形成在半导体图案上。半导体图案可以包括硅半导体材料。例如，半导体图案可以包括非晶硅(a-Si:H)。欧姆接触图案可以插设在半导体图案和源电极SE之间，并可以插设在半导体图案和漏电极DE之间。欧姆接触图案可以包括n+非晶硅(n+a-Si:H)。
数据金属图案可以设置在有源图案AP上。数据金属图案可以包括数据线DL、源电极SE和漏电极DE。在一个实施方式中，数据金属图案具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一个实施方式中，数据金属图案具有多层结构，该多层结构具有包含彼此不同的材料的多个层。
第一钝化层120可以形成在数据金属图案上。第一钝化层120可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第一钝化层120包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第一钝化层120包括包含彼此不同的材料的多个层。
参照图5，有机层130形成在第一钝化层120上。此后，有机层130被图案化以形成有机孔OH。
有机层130设置在第一钝化层120上。有机层130平坦化薄膜晶体管基板10的上表面以防止由于台阶可能发生的问题诸如信号线的断开。有机层130可以是包括有机材料的绝缘层。例如，有机层130可以是具有红色、绿色、蓝色或白色的滤色器层。有机孔OH部分地暴露漏电极DE。
参照图6，公共电极CE形成在其上形成有有机孔OH的基底基板100上。此后，公共电极孔CH穿过公共电极CE形成。公共电极CE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，公共电极CE可以包括钛(Ti)和/或钼钛(MoTi)。公共电压可以施加到公共电极CE。公共电极CE的厚度可以小于公共电极孔CH部分地暴露漏电极DE和有机层130。
参照图7，第二钝化层160形成在其上形成有公共电极孔CH的基底基板100上。此后，第二钝化层160被图案化以形成钝化孔PH。第二钝化层160可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第二钝化层160包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第二钝化层160包括包含彼此不同的材料的多个层。第二钝化层160可以覆盖漏电极DE的暴露部分、第一钝化层120的暴露部分、有机层130的暴露部分和公共电极CE。
钝化孔PH可以通过干蚀刻形成。在一个实施方式中，钝化孔PH通过利用大于7kW且小于13kW的功率的干蚀刻形成。优选地，钝化孔PH可以通过利用10kW的功率的干蚀刻形成。
当第二钝化层160被干蚀刻时，有机层130的暴露部分会被损伤而在有机层130的表面上形成崎岖不平的结构。结果，H2O可以被吸收到有机层的表面，形成活性未填充区域(AUA)。
根据一个实施方式的第二钝化层160通过利用相对低功率例如10kW的干蚀刻形成。第二钝化层160的相对低功率的干蚀刻减小对有机层130的表面的损伤和在有机层130的损伤表面上的崎岖不平的结构的形成。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
参照图8，当第二钝化层利用相对高的功率被干蚀刻时，示出有机层130的表面。当第二钝化层利用高功率被干蚀刻时，有机层130的暴露部分会被损伤。此外，由于有机层130的表面被损伤，所以有机层130的表面会具有崎岖不平的结构。为了与低功率的干蚀刻比较，第一高度d1(在高功率的干蚀刻之后的有机层130的表面上的凸块(bump)的平均高度)为约此后，像素电极PE形成在有机层130的暴露部分上。然而，由于有机层130的表面可以具有崎岖不平的结构，所以像素电极PE可以不整个地覆盖有机层130的暴露部分。因此，H2O可以被吸收到有机层的表面，形成活性未填充区域(AUA)。
参照图9，当第二钝化层利用相对低功率被干蚀刻时，示出有机层130的表面。当第二钝化层利用相对低的功率被干蚀刻时，有机层130的暴露部分的损伤可以减小，减少有机层130的表面上的崎岖不平的结构的形成。第二高度d2(在低功率的干蚀刻之后有机层130的表面上的凸块的平均高度)小于例如约根据一个实施方式，第二钝化层160通过利用具有大于7kW并且小于13kW(优选地10kW)的功率被干蚀刻。
参照图10，透明电极层170形成在其上形成有钝化孔PH的基底基板100上。透明电极层170可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，透明电极层170可以包括钛(Ti)和/或钼钛(MoTi)。
在一个实施方式中，透明电极层170的厚度大于并且小于透明电极层170覆盖有机层130的暴露部分。当第二钝化层160被干蚀刻时，有机层130的暴露部分会被损伤而在有机层130的表面上形成崎岖不平的结构。当透明电极层170的厚度小于时，透明电极层170可以不整个地覆盖有机层130的暴露部分。结果，H2O可以被吸收到有机层的表面，形成活性未填充区域(AUA)。
根据一个实施方式中，根据一个实施方式的透明电极层170的厚度大于并且小于透明电极层170可以整个地覆盖有机层130的暴露部分。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
参照图11，当像素电极PE的厚度小于时示出有机层130的表面。像素电极PE覆盖有机层130的暴露部分。当第二钝化层被干蚀刻时，有机层130的暴露部分会被损伤而在有机层130的表面上形成崎岖不平的结构。当像素电极PE的厚度小于时，像素电极PE可以不整个地覆盖有机层130的暴露部分。结果，H2O可以被吸收到有机层的表面，形成活性未填充区域(AUA)。
参照图12，当像素电极PE的厚度大于并且小于时示出有机层130的表面。当根据一个实施方式的像素电极PE的厚度大于并且小于时，像素电极PE可以整个地覆盖有机层130的暴露部分。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
参照图12，透明电极层170被图案化以形成像素电极PE。像素电极PE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，像素电极PE可以包括钛(Ti)和/或钼钛(MoTi)。像素电极PE可以具有狭缝形状。像素电极PE交叠公共电极CE。施加在像素电极PE和公共电极CE之间的电场改变液晶分子的取向以表现灰度极。
图13是示出根据示范性实施方式的薄膜晶体管基板的平面图。图14是沿图13的线II-II'截取的截面图。参照图13和图14，根据示范性实施方式的薄膜晶体管基板20包括：基底基板1100、包括栅线GL和栅电极GE的栅极金属图案、包括数据线DL的数据金属图案、栅极绝缘层1110、有源图案AP、第一钝化层1120、有机层1130、公共电极CE、第二钝化层1160以及像素电极PE。
栅线GL在第一方向D1上延伸。在一个实施方式中，栅线GL具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一个实施方式中，栅线GL具有多层结构，该多层结构具有包括彼此不同的材料的多个层。例如，栅线GL可以包括铜层和设置在铜层上和/或下的钛层。栅线GL电连接到开关元件的栅电极GE。此外，栅线GL的部分可以形成栅电极GE。
栅极绝缘层1110形成在栅线GL和栅电极GE上。栅极绝缘层1110可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，栅极绝缘层1110包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，栅极绝缘层1110包括包含彼此不同的材料的多个层。
有源图案AP形成在栅极绝缘层1110上。根据一个实施方式，有源图案AP包括半导体图案和欧姆接触图案。欧姆接触图案形成在半导体图案上。半导体图案可以包括硅半导体材料。例如，半导体图案可以包括非晶硅(a-Si:H)。欧姆接触图案可以插设在半导体图案和源电极SE之间，并可以插设在半导体图案和漏电极DE之间。欧姆接触图案可以包括n+非晶硅(n+a-Si:H)。
数据金属图案可以设置在有源图案AP上。根据一个实施方式，数据金属图案包括数据线DL、源电极SE和漏电极DE。在一个实施方式中，数据金属图案具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一个实施方式中，数据金属图案具有多层结构，该多层结构具有包含彼此不同的材料的多个层。
第一钝化层1120可以形成在数据金属图案上。第一钝化层1120可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。例如，第一钝化层1120包括硅氧化物(SiOx)，并可以具有约的厚度。此外，第一钝化层1120可以包括包含彼此不同的材料的多个层。
有机层1130设置在第一钝化层1120上。有机层1130平坦化薄膜晶体管基板20的上表面以防止由于台阶可能发生的问题诸如信号线的断开。有机层1130可以是包括有机材料的绝缘层。例如，有机层1130可以是具有红色、绿色、蓝色或白色的滤色器层。
公共电极CE可以设置在有机层1130上。公共电极CE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，公共电极CE可以包括钛(Ti)和/或钼钛(MoTi)。公共电压可以施加到公共电极CE。
覆盖图案CP设置在有机层1130上。覆盖图案CP覆盖有机层1130的暴露表面。覆盖图案CP可以设置在与公共电极CE相同的层上。覆盖图案CP可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，覆盖图案CP可以包括钛(Ti)和/或钼钛(MoTi)。
第二钝化层1160可以形成在公共电极CE上。第二钝化层1160可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第二钝化层1160包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第二钝化层1160包括包含彼此不同的材料的多个层。
公共电极孔CH可以穿过公共电极CE形成。公共电极孔CH部分地暴露漏电极DE和有机层1130。有机孔OH可以穿过有机层1130形成。有机孔OH部分地暴露漏电极DE。钝化孔PH可以穿过第二钝化层1160形成。钝化孔PH部分地暴露漏电极DE和有机层1130。
覆盖图案CP不覆盖漏电极DE。覆盖图案CP与公共电极CE绝缘并电连接到像素电极PE。覆盖图案CP设置在公共电极孔CH中以交叠有机孔OH的一部分和钝化孔PH的一部分。
覆盖图案CP覆盖有机层1130的暴露表面。结果，H2O可以不被吸收到有机层1130的表面，防止活性未填充区域(AUA)的形成。
钝化孔PH可以通过干蚀刻形成。在一个实施方式中，钝化孔PH可以通过利用大于7kW且小于13kW的功率的干蚀刻形成。优选地，钝化孔PH可以通过利用10kW的功率的干蚀刻形成。
当第二钝化层1160被干蚀刻时，有机层1130的暴露部分会被损伤。然而，覆盖图案CP覆盖有机层1130的暴露表面，防止对有机层1130的表面的损伤。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
像素电极PE形成在第二钝化层1160上。像素电极PE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，像素电极PE可以包括钛(Ti)和/或钼钛(MoTi)。像素电极PE可以具有狭缝形状。像素电极PE交叠公共电极CE。因此，施加在像素电极PE和公共电极CE之间的电场改变液晶分子的取向以表现灰度极。
图15至图20是示出制造图14的薄膜晶体管的方法的截面图。参照图15，栅电极GE形成在基底基板1100上。例如，栅极金属层形成在基底基板1100上并被图案化以形成栅线GL和栅电极GE。栅极金属图案可以包括栅线GL和栅电极GE。基底基板1100的示例可以包括玻璃基板、石英基板、硅基板、塑料基板等。
此后，栅极绝缘层1110形成为覆盖栅线GL和栅电极GE。栅极绝缘层1110可以包括无机绝缘材料。例如，栅极绝缘层1110包括硅氧化物(SiOx)或硅氮化物(SiNx)。在一个实施方式中，栅极绝缘层1110包括硅氧化物(SiOx)，并可以具有的厚度。在另一个实施方式中，栅极绝缘层1110具有多层结构，该多层结构具有包括彼此不同的材料的多个层。
参照图16，有源图案AP和数据金属图案形成在栅极绝缘层1110上。数据金属图案可以包括数据线DL、源电极SE和漏电极DE。此后，第一钝化层1120可以形成在其上形成有数据金属图案的基底基板1100上。
有源图案AP形成在栅极绝缘层1110上。有源图案AP可以包括半导体图案和欧姆接触图案。欧姆接触图案形成在半导体图案上。半导体图案可以包括硅半导体材料。例如，半导体图案可以包括非晶硅(a-Si:H)。欧姆接触图案可以插设在半导体图案和源电极SE之间，并可以插设在半导体图案和漏电极DE之间。欧姆接触图案可以包括n+非晶硅(n+a-Si:H)。
数据金属图案可以设置在有源图案AP上。数据金属图案可以包括数据线DL、源电极SE和漏电极DE。在一个实施方式中，数据金属图案具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一个实施方式中，数据金属图案具有多层结构，该多层结构具有包含彼此不同的材料的多个层。
第一钝化层1120可以形成在数据金属图案上。第一钝化层1120可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第一钝化层1120包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第一钝化层1120包括包含彼此不同的材料的多个层。
参照图17，有机层1130形成在第一钝化层1120上。此后，有机层1130被图案化以形成有机孔OH。有机层1130设置在第一钝化层1120上。有机层1130平坦化薄膜晶体管基板20的上表面以防止由于台阶可能发生的问题诸如信号线的断开。有机层1130可以是包括有机材料的绝缘层。例如，有机层1130可以是具有红色、绿色、蓝色或白色的滤色器层。有机孔OH部分地暴露漏电极DE。
参照图18，公共电极CE和覆盖图案CP形成在其上形成有有机孔OH的基底基板1100上。公共电极CE包括公共电极孔CH。公共电极孔CH穿过公共电极CE形成。公共电极CE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，公共电极CE可以包括钛(Ti)和/或钼钛(MoTi)。公共电压可以施加到公共电极CE。公共电极CE的厚度可以小于公共电极孔CH部分地暴露漏电极DE和有机层1130。
覆盖图案CP设置在有机层1130上并覆盖有机层1130的暴露部分。覆盖图案CP可以设置在与公共电极CE相同的层上。覆盖图案CP可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，覆盖图案CP可以包括钛(Ti)和/或钼钛(MoTi)。
覆盖图案CP不覆盖漏电极DE。覆盖图案CP与公共电极CE绝缘并电连接到像素电极PE。覆盖图案CP设置在公共电极孔CH中以交叠有机孔OH的一部分。覆盖图案CP覆盖有机层1130的暴露部分。结果，H2O没有被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
参照图19，第二钝化层1160形成在其上形成有公共电极孔CH的基底基板1100上。此后，第二钝化层1160被图案化以形成钝化孔PH。第二钝化层1160可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第二钝化层1160包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第二钝化层1160包括包含彼此不同的材料的多个层。第二钝化层1160可以覆盖漏电极DE的暴露部分、第一钝化层1120的暴露部分、有机层1130的暴露部分和公共电极CE。
钝化孔PH可以通过干蚀刻形成。在一个实施方式中，钝化孔PH通过利用大于7kW且小于13kW的功率的干蚀刻形成。优选地，钝化孔PH可以通过利用10kW的功率的干蚀刻形成。
参照图20，透明电极层1170形成在其上形成有钝化孔PH的基底基板1100上。透明电极层1170可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，透明电极层1170可以包括钛(Ti)和/或钼钛(MoTi)。
参照图20，透明电极层1170被图案化以形成像素电极PE。像素电极PE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，像素电极PE可以包括钛(Ti)和/或钼钛(MoTi)。像素电极PE可以具有狭缝形状。像素电极PE交叠公共电极CE。施加在像素电极PE和公共电极CE之间的电场改变液晶分子的取向以表现灰度极。
图21是示出根据示范性实施方式的薄膜晶体管基板的平面图。图22是沿图21的线III-III'截取的截面图。参照图21和图22，根据示范性实施方式的薄膜晶体管基板30包括基底基板2100、包括栅线GL和栅电极GE的栅极金属图案、包括数据线DL的数据金属图案、栅极绝缘层2110、有源图案AP、第一钝化层2120、有机层2130、公共电极CE、第二钝化层2160以及像素电极PE。
栅线GL在第一方向D1上延伸。在一个实施方式中，栅线GL具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一个实施方式中，栅线GL具有多层结构，该多层结构具有包括彼此不同的材料的多个层。例如，栅线GL可以包括铜层和设置在铜层上和/或下的钛层。栅线GL电连接到开关元件的栅电极GE。此外，栅线GL的部分可以形成栅电极GE。
栅极绝缘层2110形成在栅线GL和栅电极GE上。栅极绝缘层2110可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，栅极绝缘层2110包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，栅极绝缘层2110包括包含彼此不同的材料的多个层。
有源图案AP形成在栅极绝缘层2110上。根据一个实施方式，有源图案AP包括半导体图案和欧姆接触图案。欧姆接触图案形成在半导体图案上。半导体图案可以包括硅半导体材料。例如，半导体图案可以包括非晶硅(a-Si:H)。欧姆接触图案可以插设在半导体图案和源电极SE之间，并可以插设在半导体图案和漏电极DE之间。欧姆接触图案可以包括n+非晶硅(n+a-Si:H)。
数据金属图案可以设置在有源图案AP上。根据一个实施方式，数据金属图案可以包括数据线DL、源电极SE和漏电极DE。在一个实施方式中，数据金属图案具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一个实施方式中，数据金属图案具有多层结构，该多层结构具有包含彼此不同的材料的多个层。
第一钝化层2120可以形成在数据金属图案上。第一钝化层2120可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。例如，第一钝化层2120包括硅氧化物(SiOx)，并可以具有约的厚度。此外，第一钝化层2120可以包括包含彼此不同的材料的多个层。
有机层2130设置在第一钝化层2120上。有机层2130平坦化薄膜晶体管基板30的上表面以防止由于台阶可能发生的问题诸如信号线的断开。有机层2130可以是包括有机材料的绝缘层。例如，有机层2130可以是具有红色、绿色、蓝色或白色的滤色器层。
公共电极CE可以设置在有机层2130上。公共电极CE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，公共电极CE可以包括钛(Ti)和/或钼钛(MoTi)。公共电压可以施加到公共电极CE。
覆盖图案CP设置在有机层2130上。覆盖图案CP覆盖有机层2130的暴露表面。覆盖图案CP可以设置在与公共电极CE相同的层上。覆盖图案CP可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，覆盖图案CP可以包括钛(Ti)和/或钼钛(MoTi)。
第二钝化层2160可以形成在公共电极CE上。第二钝化层2160可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第二钝化层2160包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第二钝化层2160包括包含彼此不同的材料的多个层。
公共电极孔CH可以穿过公共电极CE形成。公共电极孔CH部分地暴露漏电极DE和有机层2130。有机孔OH可以穿过有机层2130形成。有机孔OH部分地暴露漏电极DE。钝化孔PH可以穿过第二钝化层2160形成。钝化孔PH部分地暴露漏电极DE和有机层2130。
覆盖图案CP覆盖有机层2130和漏电极DE。覆盖图案CP与公共电极CE绝缘并电连接到像素电极PE。覆盖图案CP设置在公共电极孔CH中以整个地交叠有机孔OH和钝化孔PH。
覆盖图案CP覆盖有机层2130的暴露表面。结果，H2O可以不被吸收到有机层2130的表面，防止活性未填充区域(AUA)的形成。
钝化孔PH可以通过干蚀刻形成。在一个实施方式中，钝化孔PH可以通过利用大于7kW且小于13kW的功率的干蚀刻形成。优选地，钝化孔PH可以通过利用10kW的功率的干蚀刻形成。
当第二钝化层2160被干蚀刻时，有机层2130的暴露部分会被损伤。然而，覆盖图案CP覆盖有机层2130的暴露表面，防止对有机层2130的表面的损伤。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
像素电极PE形成在第二钝化层2160上。像素电极PE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，像素电极PE可以包括钛(Ti)和/或钼钛(MoTi)。像素电极PE可以具有狭缝形状。像素电极PE交叠公共电极CE。因此，施加在像素电极PE和公共电极CE之间的电场改变液晶分子的取向以表现灰度极。
图23至图28是示出制造图22的薄膜晶体管的方法的截面图。参照图23，栅电极GE形成在基底基板2100上。例如，栅极金属层形成在基底基板2100上并被图案化以形成栅线GL和栅电极GE。栅极金属图案可以包括栅线GL和栅电极GE。基底基板2100的示例可以包括玻璃基板、石英基板、硅基板、塑料基板等。
此后，栅极绝缘层2110形成为覆盖栅线GL和栅电极GE。栅极绝缘层2110可以包括无机绝缘材料。例如，栅极绝缘层2110包括硅氧化物(SiOx)或硅氮化物(SiNx)。在一个实施方式中，栅极绝缘层2110包括硅氧化物(SiOx)，并可以具有的厚度。在另一个实施方式中，栅极绝缘层2110具有多层结构，该多层结构具有包括彼此不同的材料的多个层。
参照图24，有源图案AP和数据金属图案形成在栅极绝缘层2110上。数据金属图案可以包括数据线DL、源电极SE和漏电极DE。此后，第一钝化层2120可以形成在其上形成有数据金属图案的基底基板2100上。
有源图案AP形成在栅极绝缘层2110上。有源图案AP可以包括半导体图案和欧姆接触图案。欧姆接触图案形成在半导体图案上。半导体图案可以包括硅半导体材料。例如，半导体图案可以包括非晶硅(a-Si:H)。欧姆接触图案可以插设在半导体图案和源电极SE之间，并可以插设在半导体图案和漏电极DE之间。欧姆接触图案可以包括n+非晶硅(n+a-Si:H)。
数据金属图案可以设置在有源图案AP上。数据金属图案可以包括数据线DL、源电极SE和漏电极DE。在一个实施方式中，数据金属图案具有包括铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)以及其混合物的单层结构。在另一个实施方式中，数据金属图案具有多层结构，该多层结构具有包含彼此不同的材料的多个层。
第一钝化层2120可以形成在数据金属图案上。第一钝化层2120可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第一钝化层1120包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第一钝化层2120包括包含彼此不同的材料的多个层。
参照图25，有机层2130形成在第一钝化层2120上。此后，有机层2130被图案化以形成有机孔OH。有机层2130设置在第一钝化层2120上。有机层2130平坦化薄膜晶体管基板30的上表面以防止由于台阶可能发生的问题诸如信号线的断开。有机层2130可以是包括有机材料的绝缘层。例如，有机层2130可以是具有红色、绿色、蓝色或白色的滤色器层。有机孔OH部分地暴露漏电极DE。
参照图26，公共电极CE和覆盖图案CP形成在其上形成有有机孔OH的基底基板2100上。公共电极CE包括公共电极孔CH。公共电极孔CH穿过公共电极CE形成。公共电极CE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，公共电极CE可以包括钛(Ti)和/或钼钛(MoTi)。公共电压可以施加到公共电极CE。公共电极CE的厚度可以小于公共电极孔CH部分地暴露漏电极DE和有机层1130。
覆盖图案CP设置在有机层2130上并覆盖有机层2130的暴露部分和漏电极DE的暴露部分。覆盖图案CP可以设置在与公共电极CE相同的层上。覆盖图案CP可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，覆盖图案CP可以包括钛(Ti)和/或钼钛(MoTi)。
覆盖图案CP覆盖有机层2130和漏电极DE。覆盖图案CP与公共电极CE绝缘并电连接到像素电极PE。覆盖图案CP设置在公共电极孔CH中以整个地交叠有机孔OH和钝化孔PH。
覆盖图案CP覆盖有机层2130的暴露部分。结果，H2O可以不被吸收到有机层2130的表面，防止活性未填充区域(AUA)的形成。
参照图27，第二钝化层2160形成在其上形成有公共电极孔CH的基底基板2100上。此后，第二钝化层2160被图案化以形成钝化孔PH。第二钝化层2160可以包括无机材料诸如硅氧化物(SiOx)和/或硅氮化物(SiNx)。在一个实施方式中，第二钝化层2160包括硅氧化物(SiOx)，并可以具有约的厚度。在另一个实施方式中，第二钝化层2160包括包含彼此不同的材料的多个层。第二钝化层2160可以覆盖有机层2130的暴露部分和公共电极CE。
钝化孔PH可以通过干蚀刻形成。在一个实施方式中，钝化孔PH通过利用大于7kW且小于13kW的功率的干蚀刻形成。优选地，钝化孔PH可以通过利用10kW的功率的干蚀刻形成。
参照图28，透明电极层2170形成在其上形成有钝化孔PH的基底基板2100上。透明电极层2170可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，透明电极层2170可以包括钛(Ti)和/或钼钛(MoTi)。
参照图28，透明电极层2170被图案化以形成像素电极PE。像素电极PE可以包括透明导电材料，诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)。此外，像素电极PE可以包括钛(Ti)和/或钼钛(MoTi)。像素电极PE可以具有狭缝形状。像素电极PE交叠公共电极CE。施加在像素电极PE和公共电极CE之间的电场改变液晶分子的取向以表现灰度极。
根据一个实施方式，钝化层通过相对低的功率形成。因此，有机层的表面的损伤可以被减小，防止有机层的表面上的崎岖不平结构的形成。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
根据一个实施方式，像素电极PE的厚度大于并且小于像素电极PE整个地覆盖有机层130的暴露部分。此外，覆盖图案覆盖有机层的暴露部分。结果，H2O可以不被吸收到有机层的表面，防止活性未填充区域(AUA)的形成。
以上是对本公开的说明而不应被解释为对其进行限制。尽管已经描述了本公开的示范性实施方式，但是本领域技术人员将容易地理解，在示范性实施方式中可以有许多变型，而在实质上没有背离本公开的新颖教导和优点。因此，所有这样的变型旨在被包括在本公开的范围内。在权利要求中，方法加功能的条款意在覆盖这里所述的执行所述功能的结构以及结构等价物和等价结构。因此，将理解，以上是对本公开的说明，而不应被解释为限于所公开的具体示范性实施方式，对公开的示范性实施方式以及其他示范性实施方式的修改旨在被包括在所附权利要求的范围内。本公开的范围可以通过权利要求确定，权利要求的等同物被包括在其中。

Claims (10)

1.一种薄膜晶体管基板，包括：
开关元件，包括栅电极、有源图案、源电极和漏电极，该栅电极电连接到在第一方向上延伸的栅线，该有源图案交叠所述栅电极，该源电极设置在所述有源图案上并电连接到在交叉所述第一方向的第二方向上延伸的数据线，该漏电极与所述源电极间隔开；
有机层，设置在所述开关元件上；
第一电极，设置在所述有机层上；以及
第二电极，交叠所述第一电极并电连接到所述漏电极，并且
其中所述第二电极的厚度比所述第一电极的厚度厚。
2.如权利要求1所述的薄膜晶体管基板，其中所述有机层的表面具有崎岖不平的结构，并且所述有机层的表面的凸块的平均高度小于
3.如权利要求1所述的薄膜晶体管基板，其中所述第二电极的厚度大于且小于
4.一种薄膜晶体管基板，包括：
开关元件，包括栅电极、有源图案、源电极和漏电极，该栅电极电连接到在第一方向上延伸的栅线，该有源图案交叠所述栅电极，该源电极设置在所述有源图案上并电连接到在交叉所述第一方向的第二方向上延伸的数据线，该漏电极与所述源电极间隔开；
有机层，设置在所述开关元件上；
第一电极，设置在所述有机层上；
第二电极，交叠所述第一电极，并电连接到所述漏电极；
钝化层，设置在所述第一电极和所述第二电极之间以绝缘所述第一电极和所述第二电极，并包括暴露所述漏电极的一部分和所述有机层的一部分的接触孔；以及
覆盖图案，设置在所述接触孔中以覆盖所述有机层的暴露部分。
5.如权利要求4所述的薄膜晶体管基板，其中所述覆盖图案覆盖所述有机层的暴露部分和所述漏电极的暴露部分。
6.如权利要求4所述的薄膜晶体管基板，其中所述有机层的表面具有崎岖不平的结构，并且所述有机层的表面的凸块的平均高度小于
7.一种制造薄膜晶体管基板的方法，该方法包括：
在基底基板上形成栅极金属图案，该栅极金属图案包括在第一方向上延伸的栅线和电连接到所述栅线的栅电极；
形成交叠所述栅电极的有源图案；
在所述有源图案上形成数据金属图案，该数据金属图案包括在交叉所述第一方向的第二方向上延伸的数据线、与所述栅线电连接的源电极以及与所述源电极间隔开的漏电极；
在所述数据金属图案上形成有机层；
在所述有机层上形成第一电极；
在所述第一电极上形成钝化层；
通过利用具有大于7kW且小于13kW的功率蚀刻所述钝化层以形成暴露所述漏电极的一部分和所述有机层的一部分的接触孔；以及
在所述钝化层上形成电连接到所述漏电极的第二电极。
8.如权利要求7所述的方法，其中形成所述第一电极还包括：
形成设置在与所述第一电极相同的层上的覆盖图案。
9.如权利要求8所述的方法，其中所述覆盖图案覆盖所述有机层的暴露部分。
10.如权利要求8所述的方法，其中所述覆盖图案覆盖所述有机层的暴露部分和所述漏电极的暴露部分。
CN201610122283.6A 2015-03-04 2016-03-03 薄膜晶体管基板及其制造方法 Active CN105938839B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150030485A KR102356827B1 (ko) 2015-03-04 2015-03-04 박막 트랜지스터 기판 및 그 제조 방법
KR10-2015-0030485 2015-03-04

Publications (2)

Publication Number Publication Date
CN105938839A true CN105938839A (zh) 2016-09-14
CN105938839B CN105938839B (zh) 2021-07-02

Family

ID=56850958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610122283.6A Active CN105938839B (zh) 2015-03-04 2016-03-03 薄膜晶体管基板及其制造方法

Country Status (3)

Country Link
US (1) US10128278B2 (zh)
KR (1) KR102356827B1 (zh)
CN (1) CN105938839B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106430083B (zh) * 2016-10-28 2018-03-06 深圳市华星光电技术有限公司 纳米级柱状物林的制作方法
KR102108183B1 (ko) 2018-09-18 2020-05-08 창원대학교 산학협력단 용매가열공정을 이용한 부분 안정화 지르코니아의 제조방법
US20220415999A1 (en) * 2019-12-27 2022-12-29 Sharp Kabushiki Kaisha Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474635A (zh) * 2002-06-17 2004-02-11 ������������ʽ���� 有机电致发光面板及其制造方法
CN101276103A (zh) * 2007-03-28 2008-10-01 爱普生映像元器件有限公司 液晶装置、其制造方法及电子设备
CN104078488A (zh) * 2013-03-29 2014-10-01 索尼公司 有机el显示器和电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471831B2 (en) 2003-01-16 2008-12-30 California Institute Of Technology High throughput reconfigurable data analysis system
KR101165751B1 (ko) * 2005-07-14 2012-07-18 삼성전자주식회사 액정표시장치와 그 제조방법
JP4039444B2 (ja) * 2005-07-15 2008-01-30 エプソンイメージングデバイス株式会社 液晶表示装置及び電子機器
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
KR101563409B1 (ko) 2010-11-04 2015-10-26 샤프 가부시키가이샤 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
KR20120124527A (ko) * 2011-05-04 2012-11-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US9599871B2 (en) * 2011-11-18 2017-03-21 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for producing semiconductor device
CN102881701B (zh) 2012-09-19 2015-01-07 北京京东方光电科技有限公司 一种tft平板x射线传感器及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474635A (zh) * 2002-06-17 2004-02-11 ������������ʽ���� 有机电致发光面板及其制造方法
CN101276103A (zh) * 2007-03-28 2008-10-01 爱普生映像元器件有限公司 液晶装置、其制造方法及电子设备
CN104078488A (zh) * 2013-03-29 2014-10-01 索尼公司 有机el显示器和电子设备

Also Published As

Publication number Publication date
US10128278B2 (en) 2018-11-13
US20160260749A1 (en) 2016-09-08
CN105938839B (zh) 2021-07-02
KR20160108660A (ko) 2016-09-20
KR102356827B1 (ko) 2022-02-03

Similar Documents

Publication Publication Date Title
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN104423107B (zh) 液晶显示装置及其制造方法
WO2016004722A1 (zh) 阵列基板、显示面板及显示装置
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
CN104813386B (zh) Tft基板
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
KR102132445B1 (ko) 액정 디스플레이 패널 및 이의 제조 방법
CN103439840B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103247634B (zh) 薄膜晶体管显示面板
CN103765597B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN207265054U (zh) 一种阵列基板、显示面板及显示装置
JP2001083540A (ja) ワイドビューアングル液晶ディスプレイの電極構造の製作方法
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
EP3018704B1 (en) Array substrate, display device, and method for manufacturing array substrate
CN105652543A (zh) 阵列基板及其制作方法、显示器件
WO2018212100A1 (ja) アクティブマトリクス基板およびその製造方法
CN205318071U (zh) 阵列基板及显示装置
US9595545B2 (en) Semiconductor device
KR20160053262A (ko) 표시 기판 및 이의 제조 방법
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法
CN105938839A (zh) 薄膜晶体管基板及其制造方法
CN113948458B (zh) 阵列基板及其制作方法
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN202126557U (zh) 一种阵列基板
CN109698205A (zh) 有源矩阵基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant