CN109698205A - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN109698205A
CN109698205A CN201811238583.6A CN201811238583A CN109698205A CN 109698205 A CN109698205 A CN 109698205A CN 201811238583 A CN201811238583 A CN 201811238583A CN 109698205 A CN109698205 A CN 109698205A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
electrode
active
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811238583.6A
Other languages
English (en)
Other versions
CN109698205B (zh
Inventor
原义仁
北川英树
大东彻
今井元
前田昌纪
川崎达也
伊藤俊克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109698205A publication Critical patent/CN109698205A/zh
Application granted granted Critical
Publication of CN109698205B publication Critical patent/CN109698205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的课题在于提供一种也可适用于大型液晶面板的有源矩阵基板。有源矩阵基板(100)具备源极总线及栅极总线、分别配置于各像素区域P的薄膜晶体管(10)及像素电极PE、隔着介电层配置于像素电极上的共用电极CE、以及在显示区域内配置于栅极金属层与源极金属层之间的旋涂玻璃层(23)，像素电极是由与薄膜晶体管的氧化物半导体层(7)相同的金属氧化物膜形成，旋涂玻璃层在各像素区域内的形成有薄膜晶体管的部分具有开口部(23p)，旋涂玻璃层位于源极总线SL与栅极总线GL交叉的交叉部Dsg的源极总线与栅极总线之间、且位于各像素区域内的像素电极PE的至少一部分与基板(1)之间。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及一种使用氧化物半导体的有源矩阵基板及其制造方法。
背景技术
液晶显示装置等中使用的有源矩阵基板的每一个像素具备薄膜晶体管(ThinFilm Transistor，以下称为“TFT”)等开关元件。作为这种开关元件，以往以来广泛使用将非晶硅膜作为活性层的TFT(以下称为“非晶硅TFT”)、将多晶硅膜作为活性层的TFT(以下称为“多晶硅TFT”)。
近年来，作为TFT的活性层的材料，提出使用氧化物半导体来代替非晶硅或多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有高于非晶硅的迁移率。因此，氧化物半导体TFT能比非晶硅TFT更快速地工作。而且，当使用氧化物半导体TFT时，能提供比使用非晶硅TFT时清晰度更高的显示面板。采用氧化物半导体的有源矩阵基板(以下称为“TFT基板”)主要可适用于智能手机等中使用的小型液晶面板。
具备氧化物半导体TFT的TFT基板例如公开在专利文献1中。而且，例如专利文献2中公开了如下内容：通过将氧化物半导体膜的一部分低电阻化，而一体地形成成为TFT的活性层的半导体层、及像素电极。
另一方面，对于有源矩阵型液晶显示装置，根据其用途而提出并采用各种工作模式。作为工作模式，可列举TN(Twisted Nematic，扭曲向列)模式、VA(Vertical Alignment，垂直对准)模式、IPS(In-Plane-Switching，面内开关)模式、FFS模式(Fringe FieldSwitching，边缘场开关)等。
其中，TN模式或VA模式是利用夹着液晶层而配置的一对电极对液晶分子施加电场的纵向电场方式的模式。IPS模式及FFS模式是在一个基板上设置一对电极，对液晶分子沿与基板面平行的方向(横向)施加电场的横向电场方式的模式。横向电场方式中，液晶分子不会从基板立起，因此与纵向电场方式相比，具有能实现更广视角的优点。横向电场方式的工作模式中的IPS模式的液晶显示装置中，在TFT基板上，通过使金属膜图案化而形成一对梳齿电极。因此，存在透过率及开口率降低的问题。对此，在FFS模式的液晶显示装置中，通过将形成在TFT基板上的电极透明化，能改善开口率及透过率。
现有技术文献
[专利文献]
专利文献1：特开2003-86808号公报
专利文献2：特开2008-40343号公报
发明内容
本发明所要解决的技术问题
电视机等中使用的大型液晶面板正在逐步高清晰度化及高分辨率化。为了实现高清晰度化及高分辨率化，优选使用采用氧化物半导体的TFT基板。
然而，采用氧化物半导体的现有的TFT基板主要面向用于移动设备的中小型液晶面板，认为尚无法应用于大型且高清晰度的液晶面板。而且，本发明者经过研究发现，若要制造可应用于大型液晶面板的TFT基板，则存在制造工艺中使用的光掩模的数量增加且制造成本增大的问题。详细内容将于下文叙述。
本发明是鉴于所述情况而完成，本发明的一实施方式的目的在于提供一种也能应用于大型液晶面板的有源矩阵基板。而且，其目的还在于提供一种能以更低成本制造此种有源矩阵基板的方法。
解决问题的手段
本发明的一实施方式的有源矩阵基板具有包含多个像素区域的显示区域、及所述显示区域以外的非显示区域，该有源矩阵基板包括：基板；被所述基板支持的、沿第1方向延伸的多根源极总线及沿与所述第1方向交叉的第2方向延伸的多根栅极总线；分别配置于所述多个像素区域的薄膜晶体管及像素电极；隔着介电层配置于所述像素电极上的共用电极；及配置于所述显示区域内的、包含所述多根栅极总线的栅极金属层与包含所述多根源极总线的源极金属层之间的旋涂玻璃层；所述薄膜晶体管具有形成于所述栅极金属层的栅极电极、覆盖所述栅极电极的栅极绝缘层、配置于所述栅极绝缘层上的氧化物半导体层、形成于所述源极金属层且电连接于所述氧化物半导体层的源极电极及漏极电极，所述栅极电极与所述多根栅极总线中的对应的一根电连接，所述源极电极与所述多根源极总线中的对应的一根电连接，所述漏极电极与所述像素电极相接，所述像素电极是由与所述氧化物半导体层相同的金属氧化物膜形成，所述旋涂玻璃层在所述多个像素区域的每一个区域内，在形成所述薄膜晶体管的部分具有开口部，所述旋涂玻璃层位于所述多根源极总线中的一根与所述多根栅极总线中的一根交叉的交叉部的、所述一根源极总线与所述一根栅极总线之间，且位于所述多个像素区域的每一个区域内的、所述像素电极的至少一部分与所述基板之间。
某实施方式中，所述像素电极与所述氧化物半导体层相离地配置，当从所述基板的法线方向观察时，整个所述像素电极与所述旋涂玻璃层重叠，所述氧化物半导体层位于所述旋涂玻璃层的所述开口部内。
某实施方式中，所述像素电极与所述氧化物半导体层相连。
某实施方式中，还具备与所述共用电极相接的辅助金属配线。
某实施方式中，还具备配置于所述源极金属层与所述介电层之间的无机绝缘层，所述像素电极包含与所述无机绝缘层相接的第1部分、及与所述介电层相接的第2部分，所述第1部分是半导体区域，所述第2部分是电阻低于所述半导体区域的低电阻区域。
某实施方式中，所述介电层含有氮化硅，所述无机绝缘层含有氧化硅。
某实施方式中，所述栅极绝缘层包含第1绝缘层、及配置于所述第1绝缘层与所述栅极电极之间的第2绝缘层，所述旋涂玻璃层配置于所述第2绝缘层与所述第1绝缘层之间。
某实施方式中，所述漏极电极与所述氧化物半导体层及所述像素电极的上表面相接。
某实施方式中，所述漏极电极与所述氧化物半导体层及所述像素电极的下表面相接。
某实施方式中，所述氧化物半导体层含有In-Ga-Zn-O系半导体。
某实施方式中，所述In-Ga-Zn-O系半导体包含晶质部分。
某实施方式中，所述薄膜晶体管的所述氧化物半导体层具有层叠构造。
本发明的一实施方式的有源矩阵基板的制造方法是具有包含多个像素区域的显示区域及所述显示区域以外的非显示区域，且具备分别配置于所述多个像素区域的薄膜晶体管及像素电极的有源矩阵基板的制造方法，包含如下工序：(a)在所述基板上，形成包含所述薄膜晶体管的栅极电极及多根栅极总线的栅极金属层；(b)通过在所述栅极金属层之上形成旋涂玻璃膜，并对于所述旋涂玻璃膜，在所述多个像素区域的每一个区域内的形成所述薄膜晶体管的部分形成开口部，由此形成旋涂玻璃层；(c)在所述旋涂玻璃层上形成第1绝缘层；(d)氧化物半导体层形成工序，其为在所述第1绝缘层上形成氧化物半导体膜并将其图案化，由此分别形成成为所述薄膜晶体管的活性层的活性层形成用氧化物半导体层、及成为所述像素电极的像素电极形成用氧化物半导体层的工序，该工序中，所述活性层形成用氧化物半导体层是以至少一部在所述旋涂玻璃层的所述开口部内隔着所述第1绝缘层而与所述栅极电极重叠的方式配置，所述像素电极形成用氧化物半导体层隔着所述第1绝缘层而配置在所述旋涂玻璃层上；(e)源极金属层形成工序，其为形成包含所述薄膜晶体管的源极电极及漏极电极、以及多根源极总线的源极金属层的工序，该工序中，所述源极电极与所述活性层形成用氧化物半导体层相接，所述漏极电极以与所述活性层形成用氧化物半导体层及所述像素电极形成用氧化物半导体层相接的方式配置；(f)无机绝缘层形成工序，以覆盖所述活性层形成用氧化物半导体层、所述像素电极形成用氧化物半导体层、所述源极电极及所述漏极电极的方式形成无机绝缘层，并在所述无机绝缘层上，形成露出所述像素电极形成用氧化物半导体层的一部分的像素开口部；(g)介电层形成工序，其为在所述无机绝缘层上及所述像素开口部内、形成具有将所述像素电极形成用氧化物半导体层中所含的氧化物半导体还原的性质的介电层的工序，该工序中，所述像素电极形成用氧化物半导体层中的在所述像素开口部内与所述介电层相接的部分被低电阻化，从而形成作为所述像素电极发挥功能的低电阻区域，所述像素电极形成用氧化物半导体层中的被所述无机绝缘层覆盖的部分作为半导体区域而保留；及(h)在所述介电层上形成共用电极。
某实施方式中，在所述工序(d)中，所述活性层形成用氧化物半导体层与所述像素电极形成用氧化物半导体层相隔，整个所述活性层形成用氧化物半导体层位于所述旋涂玻璃层的所述开口部内，整个所述像素电极形成用氧化物半导体层隔着所述第1绝缘层而配置在所述旋涂玻璃层上。
某实施方式中，还包含形成与所述共用电极相接的辅助金属配线的工序。
某实施方式中，所述氧化物半导体膜含有In-Ga-Zn-O系半导体。
某实施方式中，所述In-Ga-Zn-O系半导体包含晶质部分。
某实施方式中，所述氧化物半导体膜具有层叠构造。
发明效果
根据本发明的实施方式，可提供一种也能应用于大型液晶面板的有源矩阵基板。而且，还可提供一种能以更低成本制造此种有源矩阵基板的方法。
附图说明
图1是示意性表示本发明的实施方式的TFT基板100的平面构造的一例的图。
图2的(a)及(b)分别是例示TFT基板100上的各像素区域P及S-G连接部Csg的俯视图。
图3是例示TFT基板100上的像素区域P、S-G连接部Csg、S-G交叉部Dsg及端子部T的剖视图。
图4A是用于说明TFT基板100的制造方法的工序剖视图。
图4B是用于说明TFT基板100的制造方法的工序剖视图。
图4C是用于说明TFT基板100的制造方法的工序剖视图。
图4D是用于说明TFT基板100的制造方法的工序剖视图。
图4E是用于说明TFT基板100的制造方法的工序剖视图。
图4F是用于说明TFT基板100的制造方法的工序剖视图。
图4G是用于说明TFT基板100的制造方法的工序剖视图。
图5是表示TFT基板100的制造工艺的概略的图。
图6是例示本发明的实施方式的另一TFT基板101上的像素区域P的剖视图。
图7是例示本发明的实施方式的另一TFT基板102上的像素区域P的剖视图。
具体实施方式
(第1实施方式)
以下，参照附图说明本发明的TFT基板的第1实施方式。此处，以FFS模式的液晶显示装置中使用的TFT基板为例进行说明。FFS模式是在一个基板上设置一对电极(像素电极PE及共用电极CE)，而对液晶分子沿与基板面平行的方向(横向)施加电场的横向电场方式的模式。另外，本实施方式的TFT基板广泛地包含用于其他工作模式的液晶显示装置、液晶显示装置以外的各种显示装置或电子设备等中的TFT基板。
图1是示意性表示本实施方式的TFT基板100的平面构造的一例的图。TFT基板100具有用于显示的显示区域DR、及位于显示区域DR外侧的周边区域(边缘区域)FR。
显示区域DR中，设有沿第1方向延伸的多根源极总线SL、及沿与第1方向交叉的第2方向延伸的多根栅极总线GL。这些总线所包围的各个区域成为“像素区域P”。像素区域P(有时也称为“像素”。)是与显示装置的像素对应的区域。多个像素区域P是以矩阵状配置。各像素区域P中，形成有像素电极PE及薄膜晶体管(TFT)10。各TFT10的栅极电极与对应的栅极总线GL电连接，源极电极与对应的源极总线SL电连接。而且，漏极电极与像素电极PE电连接。本实施方式中，在像素电极PE的上方，隔着介电层(绝缘层)而设有与像素电极PE对向的共用电极(未图示)。
TFT10通常配置在各像素区域P中的源极总线SL与栅极总线GL隔着绝缘膜而交叉的部分Dsg的附近。另外，本说明书中，将源极总线SL等源极金属层内的配线与栅极总线GL等栅极金属层内的配线隔着绝缘膜而交叉的部分Dsg称为“S-G交叉部”。
在周边区域FR，配置有多个栅极端子部Tg、多个源极端子部Ts、多个S-G连接部Csg等。虽未图示，但栅极驱动器等驱动电路也可形成在单片上。或者，也可安装驱动电路。
栅极端子部Tg连接于对应的栅极总线GL，源极端子部Ts连接于对应的源极总线SL。
S-G连接部Csg是由和源极总线SL相同的导电膜形成的层(源极金属层)与由和栅极总线GL相同的导电膜形成的层(栅极金属层)的转接部。例如，也可在各源极总线SL与源极端子部Ts之间，形成将源极总线SL连接于栅极金属层内的连接配线的S-G连接部Csg。该情况下，栅极金属层内的连接配线在源极端子部Ts与外部配线连接。即，源极端子部Ts的构造与栅极端子部Tg的构造大致相同。
接着，更具体地说明本实施方式的TFT基板100的各区域。
图2的(a)及(b)分别是例示TFT基板100上的各像素区域P及S-G连接部Csg的俯视图。图3是例示像素区域P、S-G连接部Csg、S-G交叉部Dsg、端子部T的剖视图。端子部T是图1所示的源极端子部Ts或栅极端子部Tg。
像素区域P是由源极总线SL、及沿与源极总线SL交叉的方向延伸的栅极总线GL包围的区域。像素区域P具有基板1、由基板1支持的TFT10、像素电极PE及共用电极CE。
TFT10例如为沟道蚀刻型的底栅极构造TFT。TFT10具有配置在基板1上的栅极电极3、覆盖栅极电极3的栅极绝缘层、配置在栅极绝缘层上的氧化物半导体层7、电连接于氧化物半导体层7的源极电极8及漏极电极9。此例中，栅极绝缘层包含第1绝缘层5、及配置于第1绝缘层5及栅极电极3之间且作为盖层发挥功能的第2绝缘层21。另外，也可不形成第2绝缘层21。
半导体层7例如为岛状，以隔着栅极绝缘层而与栅极电极3重叠的方式配置在第1绝缘层5上。源极电极8及漏极电极9分别以与半导体层7的上表面的一部分相接的方式配置。将半导体层7中的与源极电极8相接的部分称为源极接触区域，将与漏极电极9相接的部分称为漏极接触区域。当从基板1的法线方向观察时，位于源极接触区域及漏极接触区域之间且与栅极电极3重叠的区域成为“沟道区域”。
栅极电极3连接于对应的栅极总线GL，源极电极8连接于对应的源极总线SL。漏极电极9电连接于像素电极PE。栅极电极3及栅极总线GL也可使用相同的导电膜而一体形成。同样，源极电极8及源极总线SL也可使用相同的导电膜而一体形成。栅极电极3及源极电极8既可分别为栅极总线GL及源极总线SL的一部分，也可分别为从这些总线突出的凸部。此例中，源极总线SL、源极电极8及漏极电极9形成于源极金属层内(即使用与源极总线SL相同的导电膜形成)。
TFT10被层间绝缘层11覆盖。层间绝缘层11例如为无机绝缘层(钝化膜)。层间绝缘层11也可不包含有机绝缘层等平坦化膜。如图所示，TFT10也可被层间绝缘层11、延设在层间绝缘层11上的介电层17、及配置在介电层17上的共用电极CE覆盖。
像素电极PE及共用电极CE以隔着介电层17局部重叠的方式配置。像素电极PE是按每个像素而分离。共用电极CE可不按每个像素而分离。
本实施方式中，像素电极PE是由与氧化物半导体层7相同的金属氧化物膜形成。因此，像素电极PE及氧化物半导体层7可具有相同的组成，且可具有大致相同的厚度。像素电极PE例如可通过使氧化物半导体膜的一部分低电阻化而形成。此例中，像素电极PE中的被层间绝缘层11覆盖的部分是半导体区域70s，而与漏极电极9或介电层17相接的部分是电阻低于半导体区域70s的低电阻区域(也称为导电体区域)70d。半导体区域70s的电阻例如与氧化物半导体层7的沟道区域大致相同。像素电极PE的一部分与漏极电极9相接，且隔着漏极电极9与氧化物半导体层7电连接。将像素电极PE与漏极电极9相接的部分Cp称为“像素接触部”。此例中，氧化物半导体层7与像素电极PE彼此相隔配置，在像素接触部Cp，漏极电极9与像素电极PE的上表面及侧面相接。另外，如下文所述，氧化物半导体层7与像素电极PE也可不相连(参照图6)。
共用电极CE按每个像素而具有至少1个狭缝或缺口部。共用电极CE也可遍及整个像素区域P而形成。共用电极CE可例如使用ITO(铟·锡氧化物)膜、In-Zn-O系氧化物(铟·锌氧化物)膜、ZnO膜(氧化锌膜)等透明导电膜形成。
当将TFT基板100应用于大型液晶面板时，也可以与共用电极CE相接的方式设置电阻小于共用电极CE的辅助金属配线20。辅助金属配线20也可以例如当从基板1的法线方向观察时与源极总线SL重叠的方式延伸。由此，能使将共用电极CE及辅助金属配线视为一体时的电阻小于共用电极CE单体的电阻，而不会降低像素开口率。因此，能减少隔着共用电极CE而施加于面板面内的各像素的液晶层的电压的不均。
而且，本实施方式中，在栅极金属层与源极金属层及氧化物半导体层7之间配置有旋涂玻璃(SOG)层23。SOG层23也可配置于栅极金属层与栅极绝缘层之间。此例中，SOG层23配置于第2绝缘层21与第1绝缘层5之间。SOG层23是涂布型的SiO2膜。SOG层23相对较厚(厚度：例如1μm以上3μm以下)，可作为平坦化膜发挥功能。
SOG层23覆盖大致整个各像素区域P，在形成有TFT10的区域(TFT形成区域)具有开口部23p(图2(a)中以虚线表示。)。在邻接的像素区域P之间，SOG层23也可相连。即，SOG层23也可设于整个显示区域DR，且具有与TFT形成区域对应的多个开口部23p。通过在栅极金属层与源极金属层之间配置SOG层23，能减少S-G连接部Csg及S-G交叉部Dsg的重叠电容。
SOG层23位于像素区域P内的像素电极PE的至少一部分与基板1之间。通过设置SOG层23，能在通过SOG层23而平坦化的区域上形成像素电极PE及共用电极CE。因此，能抑制配置在这些电极与未图示的对向基板之间的液晶层的厚度不均。另外，先前，在源极金属层与像素电极之间设有作为平坦化层的有机绝缘层，而本实施方式中，源极金属层上也可不设置平坦化膜。如图所示，像素电极PE也可隔着层间绝缘层11而配置在SOG层23上。也可为，当从基板1的法线方向观察时，整个像素电极PE与SOG层23重叠，整个氧化物半导体层7位于SOG层23的开口部23p内。
S-G连接部Csg具有形成于栅极金属层内(由与栅极总线GL相同的导电膜形成)的栅极连接部3sg、形成于源极金属层内的源极连接部8sg、及使用与共用电极CE相同的透明导电膜形成的透明连接部15sg。栅极连接部3sg与源极连接部8sg隔着透明连接部15sg而电连接。源极连接部8sg可为源极总线SL的端部，栅极连接部3sg可为连接源极总线SL与源极端子部Ts的连接配线(栅极连接配线)。
此例中，S-G连接部Csg中，在第2绝缘层21、第1绝缘层5、层间绝缘层11及介电层17，具有使栅极连接部3sg的至少一部分与源极连接部8sg的至少一部分露出的接触孔Hc。透明连接部15sg配置于介电层17上及接触孔Hc内，在接触孔Hc内与源极连接部8sg及栅极连接部3sg相接。在作为非显示区域的S-G连接部形成区域内，未设置SOG层23。
此处，接触孔Hc具有形成于第2绝缘层21、第1绝缘层5及层间绝缘层11的使栅极连接部3sg的至少一部分露出的第1开口部11c、及形成于介电层17的使源极连接部8sg的至少一部分露出的第2开口部17c。第1开口部11c及第2开口部17c至少局部重叠，由此构成1个接触孔Hc。
在S-G交叉部Dsg，在栅极金属层与源极金属层之间配置有SOG层23。图示的例是各像素区域P中的源极总线SL与栅极总线GL的S-G交叉部Dsg。在源极总线SL上，隔着层间绝缘层11及介电层17而设有共用电极CE。也可在共用电极CE上，以与源极总线SL重叠的方式配置辅助金属配线20。通过在源极总线SL与栅极总线GL之间配置相对较厚的SOG层23，能减小由源极总线SL、栅极总线GL及位于它们之间的绝缘膜构成的电容。
端子部T具有配置于基板1上的下部导电部3t、及以覆盖下部导电部3t的方式配置的岛状上部导电部15t。下部导电部3t形成于栅极金属层内。下部导电部3t例如既可为栅极总线GL，也可为上文所述的栅极连接配线。上部导电部15t可由与共用电极CE相同的透明导电膜形成。在形成有端子部的端子部形成区域，未配置SOG层23。
本实施方式的TFT基板100具有以下优点。
若液晶面板的尺寸扩大且逐渐高清晰度化，则要求进一步减少TFT基板的栅极-源极间的重叠所产生的寄生电容(重叠电容)。对此，本实施方式的TFT基板100中，在栅极金属层与源极金属层之间设有SOG层23，因此能减少栅极-源极间的重叠电容。
而且，随着液晶面板的大型化，存在由共用电极CE施加的电压的面板面内的不均变大的问题。对此，本实施方式中，通过以与共用电极CE相接的方式设置辅助金属配线20，能减少由共用电极CE施加的电压的面内不均。
因此，TFT基板100为高分辨率(例如8K以上)，且也适宜应用于大型(例如60型以上)液晶面板。
而且，TFT基板100中，使用相同的金属氧化物膜形成氧化物半导体层7与像素电极PE。由此，如下文所述，能使制造工序简化。氧化物半导体层7与像素电极PE既可彼此相隔地配置，也可相连。
图2(a)所示的TFT基板100中，氧化物半导体层7与像素电极PE彼此相隔地配置。如图所示，也可将氧化物半导体层7仅配置于SOG层23的开口部23p内，将像素电极PE仅配置于SOG层23的上方(当从基板1的法线方向观察时，与SOG层23重叠的区域)。本实施方式中，为了实现所需的TFT特性，用于形成氧化物半导体层7与像素电极PE的金属氧化物膜的厚度受到限制。例如，金属氧化物膜的厚度被抑制在100nm以下。因此，若要将位于SOG层23的开口部23p内的氧化物半导体层7与配置于SOG层23上方的像素电极PE相连(一体地形成)，有时，金属氧化物膜难以跨越相对较厚的SOG层23的阶差。对此，如图所示，当使氧化物半导体层7与像素电极PE相隔地形成时，也可不在相对较厚的SOG层23的阶差上形成金属氧化物膜，所以能抑制金属氧化物膜的断裂。而且，能以高精度使金属氧化物膜图案化。
而且，根据本实施方式，能抑制光掩模的使用数量的增加而以更低成本制造可应用于大型液晶面板的TFT基板100。以前，大型液晶面板使用非晶硅TFT，且采用VA模式。此种大型液晶面板中使用的TFT基板例如使用5块光掩模制造。将该制造工艺称为“基本工艺”。本发明者经过研究发现，若为了抑制随着液晶面板的高清晰度化产生的像素开口率的降低而采用FFS模式，则使用的光掩模比基本工艺多2块。而且，若设置共用电极的辅助金属配线及SOG膜，则还需要2块光掩模。因此，TFT基板的制造中所需的光掩模总共为9块。对此，本实施方式中，因使用与氧化物半导体层7相同的金属氧化物膜形成像素电极PE，所以无需另外的光掩模用于像素电极PE的图案化。结果，如下文所述，能将光掩模的使用数量控制为8块。因此，能制造出抑制制造成本的增大、且也能应用于高清晰度的大型液晶面板的TFT基板100。
而且，以前，须设置用于连接像素电极与TFT的漏极电极的接触孔。对此，本实施方式中，因将像素电极PE配置在与氧化物半导体层7相同的层内，所以也可不在像素电极PE与漏极电极9的接触部(像素接触部)Cp设置接触孔。结果，能进一步提高像素开口率。
＜TFT基板100的制造方法＞
接着，参照图4A～图4G及图5，说明本实施方式中的TFT基板100的制造方法的一例。图4A～图4G是用于说明TFT基板100的制造方法的工序剖视图，且示出像素区域P、S-G连接部形成区域201、S-G交叉部形成区域202、及端子部形成区域203。图5是表示TFT基板100的制造工艺的概略的图。
首先，如图4A所示，在基板1上形成栅极用金属膜之后，对其利用公知的光刻工序(第1光刻工序)进行图案化。由此，形成包含栅极电极3、栅极连接部3sg、下部导电部3t及栅极总线GL的栅极金属层。
作为基板1，可使用透明且具有绝缘性的基板。此处，使用玻璃基板。
栅极用电极膜的材料并无特别限制，可适当使用含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金的膜。而且，也可使用由这些多个膜层叠而成的层叠膜。此处，作为栅极用电极膜，使用Cu膜(厚度：例如500nm)。Cu膜的图案化例如通过湿式蚀刻。
接着，以覆盖栅极金属层的方式形成第2绝缘层21作为盖层。之后，在第2绝缘层21的一部分上形成SOG层23。
第2绝缘层21例如为氮化硅(SiNx)层(厚度：例如50nm)。
SOG层23例如通过将感光性SOG膜(厚度：例如1～3μm)涂布在第2绝缘层21上而形成。之后，通过曝光显影，在SOG层23形成使第2绝缘层21露出的开口部23p(第2光刻工序)。此处，获得在显示区域具有多个开口部23p的SOG层23。SOG层23中的位于非显示区域的部分也可除去。
接着，如图4B所示，在第2绝缘层21及SOG层23上形成第1绝缘层5。之后，在第1绝缘层5上，形成成为TFT的活性层的氧化物半导体层(也称为活性层形成用氧化物半导体层)7、及成为像素电极的像素电极形成用氧化物半导体层7a。
作为第1绝缘层5，例如使用将氧化硅(SiO2)层(厚度：10～100nm)作为上层、将氮化硅(SiNx)层(厚度：例如50nm～500nm)作为下层的层叠膜。
氧化物半导体层7及像素电极形成用氧化物半导体层7a可通过使用例如溅镀法将氧化物半导体膜形成在第1绝缘层5上、并利用公知的光刻工序(第3光刻工序)使氧化物半导体膜图案化而获得。此处，作为氧化物半导体膜，使用例如In-Ga-Zn-O系半导体膜(厚度：5～200nm)。图案化是通过湿式蚀刻法进行。
此处，氧化物半导体层7是以至少一部在SOG层23的开口部23p内隔着第1绝缘层5而与栅极电极3重叠的方式配置。也可使整个氧化物半导体层7位于SOG层23的开口部23p内。另一方面，像素电极形成用氧化物半导体层7a的至少一部分隔着第1绝缘层5而配置在SOG层23上。也可使整个像素电极形成用氧化物半导体层7a隔着第1绝缘层5配置在SOG层23上。
接着，如图4C所示，以覆盖氧化物半导体层7、像素电极形成用氧化物半导体层7a及第1绝缘层5的方式，例如使用溅镀法形成源极用电极膜。之后，利用公知的光刻工序(第4光刻工序)使源极用电极膜图案化，由此形成包含源极电极8、漏极电极9、源极连接部8sg及源极总线SL的源极金属层。图案化使用的是湿式蚀刻。之后也可实施干式蚀刻。源极电极8是以与氧化物半导体层7相接的方式配置。漏极电极9是以与氧化物半导体层7及像素电极形成用氧化物半导体层7a相接的方式配置。漏极电极9仅与像素电极形成用氧化物半导体层7a的一部分相接。像素电极形成用氧化物半导体层7a中的与漏极电极9相接的部分被低电阻化而成为低电阻区域70d。这样，形成TFT10。
源极用电极膜的材料并无特别限制，可适当使用含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属或其合金、或其金属氮化物的膜。此处，作为源极用电极膜，使用Cu膜(厚度：例如500nm)。
接着，如图4D所示，以覆盖源极金属层及氧化物半导体层7、7a的方式形成层间绝缘层11。
作为层间绝缘层11，可使用例如SiO2层等无机绝缘层。层间绝缘层11的厚度并无特别限制，只要为例如400nm以上则可在低电阻化工序中更确实地作为掩模发挥功能。另一方面，为了TFT基板的省空间化，优选为600nm以下。之后，对层间绝缘层11、第1绝缘层5及第2绝缘层21进行蚀刻(也称为“PAS1/GI同时蚀刻”。)(第5光刻工序)。此处，在层间绝缘层11形成使像素电极形成用氧化物半导体层7a的至少一部分露出的像素开口部11p，且在S-G连接部形成区域201中的层间绝缘层11、第1绝缘层5及第2绝缘层21形成使栅极连接部3sg及源极连接部8sg露出的第1开口部11c。此时，源极连接部8sg作为蚀刻终止部发挥功能，所以栅极绝缘层中的被源极连接部8sg覆盖的部分未被除去。而且，在端子部形成区域203中，除去层间绝缘层11、第1绝缘层5及第2绝缘层21而使下部导电部3t露出。
接着，如图4E所示，在层间绝缘层11上及开口部11c内，例如利用CVD法形成介电层17。作为介电层17，使用具有将氧化物半导体层7、7a中所含的氧化物半导体还原的性质的还原性绝缘膜(例如SiNx膜)。由此，像素电极形成用氧化物半导体层7a的一部分(与介电层17相接的部分)低电阻化而成为低电阻区域70d。氧化物半导体层7中的被层间绝缘层11覆盖且未与介电层17相接的部分未低电阻化而作为半导体区域70s保留。这样，可获得包含半导体区域70s及低电阻区域70d的像素电极PE。之后，利用公知的光刻工序(第6光刻工序)，在S-G连接部形成区域201中，在介电层17形成使栅极连接部3sg及源极连接部8sg露出的第2开口部17c。由此，获得包含开口部11c、17c的接触孔Hc。在端子部形成区域203内，除去介电层17，使下部导电部3t露出。
作为介电层17，可使用氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜等还原性绝缘膜。而且，介电层17也可用作构成辅助电容的电容绝缘膜，因此为了获得规定的电容CCS，优选为适当选择介电层17的材料或厚度。从介电常数及绝缘性的观点出发，适宜使用SiNx。介电层17的厚度例如为70nm以上180nm以下。
接着，如图4F所示，形成包含共用电极CE、透明连接部15sg、上部导电部15t的透明导电层。首先，在介电层17上及接触孔Hc内形成透明导电膜，且利用公知的光刻工序(第7光刻工序)使其图案化。图案化使用的是湿式蚀刻。由此，在显示区域形成共用电极CE，且在S-G连接部形成区域201形成与栅极连接部3sg及源极连接部8sg相接的岛状透明连接部15sg。共用电极CE按每个像素而具有缺口或狭缝。而且，在端子部形成区域203，获得覆盖下部导电部3t的上部导电部15t。作为透明导电膜，可使用例如ITO(铟·锡氧化物)膜、IZO膜或ZnO膜(氧化锌膜)等。此处，作为透明导电膜，使用ITO膜(厚度：100nm)。
接着，如图4G所示，以与共用电极CE相接的方式形成辅助金属配线20。辅助金属配线20例如通过在透明导电层上形成例如Cu膜(厚度：200nm)等金属膜并利用公知的光刻工序(第8光刻工序)使其图案化而获得。另外，辅助金属配线20也可以与共用电极CE相接的方式形成在比共用电极CE更靠基板1侧。这样，制造TFT基板100。
所述方法中，利用介电层17使像素电极形成用氧化物半导体层7a低电阻化，但也可利用等离子处理等其他方法使其低电阻化。例如，也可在第5光刻工序后、形成介电层17之前，进行等离子处理等低电阻化处理。
具体而言，在层间绝缘层11形成像素开口部11p之后，使基板1暴露于还原性等离子或含有掺杂元素的等离子中(低电阻化处理)。此处，暴露于属于还原性等离子的氩等离子中。由此，像素电极形成用氧化物半导体层7a中的通过像素开口部11p而露出的部分的表面附近的电阻降低，成为低电阻区域70d。像素电极形成用氧化物半导体层7a中的被层间绝缘层11遮掩而未低电阻化的区域作为半导体区域70s保留。低电阻区域70d的厚度会根据低电阻化处理的条件而变化，但优选为跨及像素电极形成用氧化物半导体层7a的厚度方向而导电体化。之后，形成介电层17。该情况下，介电层17也可并非还原性绝缘膜。另外，低电阻化处理的方法及条件并不限于上文所述。
(变形例)
图6及图7分别是例示本实施方式的其他TFT基板101、102上的像素区域P的剖视图。这些图中，对于与图3相同的构成要素标注相同的参照附图标记。以下，仅说明与图3所示的TFT基板101不同之处。
TFT基板101中，氧化物半导体层7与像素电极PE一体地形成(相连)。本说明书中，将包含氧化物半导体层7及像素电极PE的层70称为金属氧化物层。金属氧化物层70包括作为像素电极PE发挥功能的低电阻区域、及作为TFT10的活性层发挥功能的半导体区域。作为TFT基板101，使氧化物半导体膜图案化时的掩模形状不同，除此以外，可由与TFT基板100相同的方法制造。
TFT基板102中，TFT10具有氧化物半导体层7的下表面与源极及漏极电极相接的底接触构造。TFT基板102是在形成源极金属层之后进行氧化物半导体膜的形成及图案化，除此以外，可由与TFT基板100相同的方法制造。TFT基板102也可为，岛状的像素电极PE的周缘部是被层间绝缘层11覆盖的半导体区域70s，中央部是低电阻区域70d。当从基板1的法线方向观察时，低电阻区域70d也可被半导体区域70s包围。
根据TFT基板102，是在源极·漏极分离工序实施之后形成氧化物半导体膜，因此能在不对成为氧化物半导体层7的沟道的区域造成损害的情况下形成TFT10。因此，能提高TFT10的特性及可靠性。
(TFT构造及氧化物半导体)
TFT10既可为沟道蚀刻型TFT，也可为蚀刻终止部型TFT。“沟道蚀刻型TFT”中，例如图2所示，在沟道区域上未形成蚀刻终止层，源极及漏极电极的沟道侧的端部下表面是以与氧化物半导体层的上表面相接的方式配置。沟道蚀刻型TFT通过例如在氧化物半导体层上形成源极·漏极电极用的导电膜并进行源极·漏极分离而形成。在源极·漏极分离工序中，有时，沟道区域的表面部分会被蚀刻。另一方面，在沟道区域上形成有蚀刻终止层的TFT(蚀刻终止部型TFT)中，源极及漏极电极的沟道侧的端部下表面位于例如蚀刻终止层上。蚀刻终止部型TFT通过例如在形成覆盖氧化物半导体层中的成为沟道区域的部分的蚀刻终止层之后、在氧化物半导体层及蚀刻终止层上形成源极·漏极电极用的导电膜并进行源极·漏极分离而形成。另外，该情况下，在形成蚀刻终止层时，须另外实施光刻工序。
氧化物半导体层7的氧化物半导体既可为非晶氧化物半导体，也可为具有晶质部分的晶质氧化物半导体。作为晶质氧化物半导体，可列举多晶氧化物半导体、微晶氧化物半导体、c轴大致垂直于层面地取向的晶质氧化物半导体等。
氧化物半导体层7也可具有2层以上的层叠构造。当氧化物半导体层7具有层叠构造时，氧化物半导体层7也可包含非晶质氧化物半导体层及晶质氧化物半导体层。或者，也可包含结晶构造不同的多个晶质氧化物半导体层。而且，也可包含多个非晶质氧化物半导体层。当氧化物半导体层7具有包含上层与下层的2层构造时，优选为上层中所含的氧化物半导体的能隙大于下层中所含的氧化物半导体的能隙。然而，当这些层的能隙差相对较小时，下层的氧化物半导体的能隙也可大于上层的氧化物半导体的能隙。
非晶质氧化物半导体及所述的各晶质氧化物半导体的材料、构造、成膜方法、以及具有层叠构造的氧化物半导体层的结构等例如记载于特开2014-007399号公报中。将特开2014-007399号公报的全部公开内容援用在本说明书中以供参考。
氧化物半导体层7也可包含例如In、Ga及Zn中的至少一种金属元素。本实施方式中，氧化物半导体层7包含例如In-Ga-Zn-O系半导体(例如氧化铟镓锌)。此处，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)三元系氧化物，In、Ga及Zn的比例(组成比)并无特别限制，可包含例如In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。此种氧化物半导体层7可由包含In-Ga-Zn-O系半导体的氧化物半导体膜形成。
In-Ga-Zn-O系半导体既可为非晶，也可为晶质。作为晶质In-Ga-Zn-O系半导体，优选为c轴大致垂直于层面而取向的晶质In-Ga-Zn-O系半导体。
另外，晶质In-Ga-Zn-O系半导体的结晶构造例如公开于上文所述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等中。将特开2012-134475号公报及特开2014-209727号公报的全部公开内容援用于本说明书中以供参考。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(超过a-SiTFT 20倍)及低漏电流(未达a-SiTFT的1/100)，因此，适宜用作驱动TFT(例如，设在包含多个像素的显示区域的周边且设在与显示区域相同的基板上的驱动电路中所含的TFT)及像素TFT(设于像素的TFT)。
氧化物半导体层7也可包含其他氧化物半导体来代替In-Ga-Zn-O系半导体。例如，也可包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)及Zn(锌)三元系氧化物。或者，氧化物半导体层7也可包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化钙)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。
另外，像素电极PE也可具有与氧化物半导体层7相同的组成及结晶构造。当氧化物半导体层7具有层叠构造时，像素电极PE也可具有与氧化物半导体层7相同的层叠构造。
产业上的可利用性
本发明的实施方式的有源矩阵基板可广泛地应用于液晶显示装置、有机电致发光(EL)显示装置及无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置或指纹读取装置等电子装置等中。
附图标记说明
1 基板
3 栅极电极
3sg 栅极连接部
3t 下部导电部
5 第1绝缘层
7 氧化物半导体层
7a 像素电极形成用氧化物半导体层
8 源极电极
8sg 源极连接部
9 漏极电极
11 层间绝缘层
11c 第1开口部
11p 像素开口部
15sg 透明连接部
15t 上部导电部
17 介电层
17c 第2开口部
20 辅助金属配线
21 第2绝缘层
23 SOG层
23p 开口部
70 金属氧化物层
70d 低电阻区域
70s 半导体区域
100、101、102 TFT基板
201 S-G连接部形成区域
202 S-G交叉部形成区域
203 端子部形成区域
GL 栅极总线
SL 源极总线
DR 显示区域
FR 周边区域
CE 共用电极
PE 像素电极
P 像素区域
Cp 像素接触部
Csg S-G连接部
Dsg S-G交叉部
T 端子部
Tg 栅极端子部
Ts 源极端子部
Hc 接触孔

Claims (18)

1.一种有源矩阵基板，具有包含多个像素区域的显示区域、及所述显示区域以外的非显示区域，该有源矩阵基板的特在在于，包括：
基板；
被所述基板支持的、沿第1方向延伸的多根源极总线、及沿与所述第1方向交叉的第2方向延伸的多根栅极总线；
分别配置于所述多个像素区域的薄膜晶体管及像素电极；
隔着介电层配置于所述像素电极上的共用电极；及
配置于所述显示区域内的、包含所述多根栅极总线的栅极金属层与包含所述多根源极总线的源极金属层之间的旋涂玻璃层；
所述薄膜晶体管具有形成于所述栅极金属层的栅极电极、覆盖所述栅极电极的栅极绝缘层、配置于所述栅极绝缘层上的氧化物半导体层、形成于所述源极金属层且电连接于所述氧化物半导体层的源极电极及漏极电极，所述栅极电极与所述多根栅极总线中的对应的一根电连接，所述源极电极与所述多根源极总线中的对应的一根电连接，所述漏极电极与所述像素电极相接，
所述像素电极是由与所述氧化物半导体层相同的金属氧化物膜形成，
所述旋涂玻璃层在所述多个像素区域的每一个区域内，在形成所述薄膜晶体管的部分具有开口部，
所述旋涂玻璃层位于所述多根源极总线中的一根与所述多根栅极总线中的一根交叉的交叉部的、所述一根源极总线与所述一根栅极总线之间，且位于所述多个像素区域的每一个区域内的、所述像素电极的至少一部分与所述基板之间。
2.根据权利要求1所述的有源矩阵基板，其特征在于，
所述像素电极与所述氧化物半导体层相离地配置，
当从所述基板的法线方向观察时，整个所述像素电极与所述旋涂玻璃层重叠，所述氧化物半导体层位于所述旋涂玻璃层的所述开口部内。
3.根据权利要求1所述的有源矩阵基板，其特征在于，
所述像素电极与所述氧化物半导体层相连。
4.根据权利要求1至3中任一项所述的有源矩阵基板，其特征在于，
还具备与所述共用电极相接的辅助金属配线。
5.根据权利要求4所述的有源矩阵基板，其特征在于，
还具备配置于所述源极金属层与所述介电层之间的无机绝缘层，
所述像素电极包含与所述无机绝缘层相接的第1部分、及与所述介电层相接的第2部分，
所述第1部分是半导体区域，所述第2部分是电阻低于所述半导体区域的低电阻区域。
6.根据权利要求5所述的有源矩阵基板，其特征在于，
所述介电层含有氮化硅，所述无机绝缘层含有氧化硅。
7.根据权利要求1至6中任一项所述的有源矩阵基板，其特征在于，
所述栅极绝缘层包含第1绝缘层、及配置于所述第1绝缘层与所述栅极电极之间的第2绝缘层，
所述旋涂玻璃层配置于所述第2绝缘层与所述第1绝缘层之间。
8.根据权利要求1至7中任一项所述的有源矩阵基板，其特征在于，
所述漏极电极与所述氧化物半导体层及所述像素电极的上表面相接。
9.根据权利要求1至7中任一项所述的有源矩阵基板，其特征在于，
所述漏极电极与所述氧化物半导体层及所述像素电极的下表面相接。
10.根据权利要求1至9中任一项所述的有源矩阵基板，其特征在于，
所述氧化物半导体层含有In-Ga-Zn-O系半导体。
11.根据权利要求10所述的有源矩阵基板，其特征在于，
所述In-Ga-Zn-O系半导体包含晶质部分。
12.根据权利要求1至11中任一项所述的有源矩阵基板，其特征在于，
所述薄膜晶体管的所述氧化物半导体层具有层叠构造。
13.一种有源矩阵基板的制造方法，是具有包含多个像素区域的显示区域及所述显示区域以外的非显示区域，且具备分别配置于所述多个像素区域的薄膜晶体管及像素电极的有源矩阵基板的制造方法，其特征在于，包括工序：
(a)在所述基板上，形成包含所述薄膜晶体管的栅极电极及多根栅极总线的栅极金属层；
(b)通过在所述栅极金属层之上形成旋涂玻璃膜，并对于所述旋涂玻璃膜，在所述多个像素区域的每一个区域内的形成所述薄膜晶体管的部分形成开口部，由此形成旋涂玻璃层；
(c)在所述旋涂玻璃层上形成第1绝缘层；
(d)氧化物半导体层形成工序，其为在所述第1绝缘层上形成氧化物半导体膜并将其图案化，由此分别形成成为所述薄膜晶体管的活性层的活性层形成用氧化物半导体层、及成为所述像素电极的像素电极形成用氧化物半导体层的工序，该工序中，所述活性层形成用氧化物半导体层是以至少一部在所述旋涂玻璃层的所述开口部内隔着所述第1绝缘层而与所述栅极电极重叠的方式配置，所述像素电极形成用氧化物半导体层隔着所述第1绝缘层而配置在所述旋涂玻璃层上；
(e)源极金属层形成工序，其为形成包含所述薄膜晶体管的源极电极及漏极电极、以及多根源极总线的源极金属层的工序，该工序中，所述源极电极与所述活性层形成用氧化物半导体层相接，所述漏极电极以与所述活性层形成用氧化物半导体层及所述像素电极形成用氧化物半导体层相接的方式配置；
(f)无机绝缘层形成工序，以覆盖所述活性层形成用氧化物半导体层、所述像素电极形成用氧化物半导体层、所述源极电极及所述漏极电极的方式形成无机绝缘层，并在所述无机绝缘层上，形成露出所述像素电极形成用氧化物半导体层的一部分的像素开口部；
(g)介电层形成工序，其为在所述无机绝缘层上及所述像素开口部内、形成具有将所述像素电极形成用氧化物半导体层中所含的氧化物半导体还原的性质的介电层的工序，该工序中，所述像素电极形成用氧化物半导体层中的在所述像素开口部内与所述介电层相接的部分被低电阻化，从而形成作为所述像素电极发挥功能的低电阻区域，所述像素电极形成用氧化物半导体层中的被所述无机绝缘层覆盖的部分作为半导体区域而保留；及
(h)在所述介电层上形成共用电极。
14.根据权利要求13所述的有源矩阵基板的制造方法，其特征在于，
在所述工序(d)中，所述活性层形成用氧化物半导体层与所述像素电极形成用氧化物半导体层相隔，整个所述活性层形成用氧化物半导体层位于所述旋涂玻璃层的所述开口部内，整个所述像素电极形成用氧化物半导体层隔着所述第1绝缘层而配置在所述旋涂玻璃层上。
15.根据权利要求13或14所述的有源矩阵基板的制造方法，其特征在于，
还包含形成与所述共用电极相接的辅助金属配线的工序。
16.根据权利要求13至15中任一项所述的有源矩阵基板的制造方法，其特征在于，
所述氧化物半导体膜含有In-Ga-Zn-O系半导体。
17.根据权利要求16所述的有源矩阵基板的制造方法，其特征在于，
所述In-Ga-Zn-O系半导体包含晶质部分。
18.根据权利要求13至17中任一项所述的有源矩阵基板的制造方法，其特征在于，
所述氧化物半导体膜具有层叠构造。
CN201811238583.6A 2017-10-24 2018-10-23 有源矩阵基板及其制造方法 Active CN109698205B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-205022 2017-10-24
JP2017205022A JP2019078862A (ja) 2017-10-24 2017-10-24 アクティブマトリクス基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN109698205A true CN109698205A (zh) 2019-04-30
CN109698205B CN109698205B (zh) 2023-07-04

Family

ID=66169852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811238583.6A Active CN109698205B (zh) 2017-10-24 2018-10-23 有源矩阵基板及其制造方法

Country Status (3)

Country Link
US (1) US20190121189A1 (zh)
JP (1) JP2019078862A (zh)
CN (1) CN109698205B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054031A (zh) * 2019-06-06 2020-12-08 夏普株式会社 有源矩阵基板及其制造方法
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184687A1 (en) * 2002-03-28 2003-10-02 Fujitsu Display Technologies Corporation Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same
US20040036816A1 (en) * 2002-08-23 2004-02-26 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011132376A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 薄膜トランジスタ基板
CN105870200A (zh) * 2008-10-10 2016-08-17 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184687A1 (en) * 2002-03-28 2003-10-02 Fujitsu Display Technologies Corporation Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same
US20040036816A1 (en) * 2002-08-23 2004-02-26 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN105870200A (zh) * 2008-10-10 2016-08-17 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011132376A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 薄膜トランジスタ基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN112071860B (zh) * 2019-05-24 2023-08-29 夏普株式会社 有源矩阵基板以及其制造方法
CN112054031A (zh) * 2019-06-06 2020-12-08 夏普株式会社 有源矩阵基板及其制造方法
CN112054031B (zh) * 2019-06-06 2023-06-27 夏普株式会社 有源矩阵基板及其制造方法

Also Published As

Publication number Publication date
CN109698205B (zh) 2023-07-04
JP2019078862A (ja) 2019-05-23
US20190121189A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
CN105814481B (zh) 半导体装置及其制造方法
CN104040416B (zh) 半导体装置、显示装置和半导体装置的制造方法
TWI538210B (zh) 半導體裝置及其製造方法
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN108140675A (zh) 半导体装置及其制造方法
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US10340392B2 (en) Semiconductor device including mark portion and production method for same
US11302718B2 (en) Active matrix substrate and production method therefor
CN104285286A (zh) 半导体装置及其制造方法
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN110521003A (zh) 有源矩阵基板及其制造方法
CN109661696A (zh) 有源矩阵基板及其制造方法
CN109698205A (zh) 有源矩阵基板及其制造方法
CN107851668B (zh) 半导体装置及其制造方法
CN110246900A (zh) 半导体装置及其制造方法
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
CN109661729A (zh) 有源矩阵基板及其制造方法
CN110299368A (zh) 有源矩阵基板及其制造方法
CN108496244A (zh) 半导体装置及其制造方法
US10243083B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN113948458B (zh) 阵列基板及其制作方法
CN101645423A (zh) 薄膜晶体管基板及其制造方法
CN109416492A (zh) 液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant