TW201635555A - 半導體裝置、顯示裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置、顯示裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201635555A
TW201635555A TW104143673A TW104143673A TW201635555A TW 201635555 A TW201635555 A TW 201635555A TW 104143673 A TW104143673 A TW 104143673A TW 104143673 A TW104143673 A TW 104143673A TW 201635555 A TW201635555 A TW 201635555A
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
contact hole
insulating layer
semiconductor device
Prior art date
Application number
TW104143673A
Other languages
English (en)
Inventor
岡田訓明
内田誠一
上田直樹
加藤純男
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201635555A publication Critical patent/TW201635555A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Abstract

半導體裝置（100A）具備薄膜電晶體（10）、覆蓋薄膜電晶體的層間絕緣層（22）、及形成於層間絕緣層上的透明導電層（24），薄膜電晶體的金屬氧化物層（16）包含隔著閘極絕緣層（14）而與閘極電極（12）重合的第1部分（16a）、及不與閘極電極（12）重合的第2部分（16b），從基板（11）的法線方向觀察時，第2部分（16b）橫切汲極電極（18d）中的與第1部分側的邊緣（e1）不同的邊緣（e2），層間絕緣層具有接觸孔（22a），所述接觸孔（22a）是以在從基板的法線方向觀察時，與汲極電極（18d）的一部分及金屬氧化物層的第2部分（16b）的至少一部分重合的方式而配置，透明導電層（24）在接觸孔（22a）內，與汲極電極（18d）、第2部分（16b）及閘極絕緣層（14）相接觸。

Description

半導體裝置、顯示裝置以及半導體裝置的製造方法
本發明是有關於一種具備薄膜電晶體（Thin Film Transistor，TFT）的半導體裝置、顯示裝置及半導體裝置的製造方法。
具備主動矩陣（active matrix）基板的顯示裝置正受到廣泛使用，所述主動矩陣基板針對每個畫素設置有開關（switching）元件。具備薄膜電晶體（Thin Film Transistor，以下稱作「TFT」）作為開關元件的主動矩陣基板被稱作TFT基板。另外，本說明書中，與顯示裝置的畫素對應的TFT基板的部分亦有時稱作畫素。
近年來，作為TFT的活性層的材料，提出有使用氧化物半導體來取代非晶矽（amorphous silicon）或多晶矽。將此種TFT稱作「氧化物半導體TFT」。氧化物半導體具有比非晶矽高的遷移率。因此，氧化物半導體TFT能以比非晶矽TFT高的速度來動作。而且，氧化物半導體膜是以比多晶矽膜簡便的製程（process）而形成，因此亦可應用於需要大面積的裝置。
使用氧化物半導體TFT的TFT基板例如在專利文獻1中有所揭示。專利文獻1中揭示的TFT基板針對每個畫素而具備：由基板所支持的氧化物半導體TFT（以下簡稱作「TFT」）；以及畫素電極，電性連接於TFT的汲極（drain）電極。TFT通常由層間絕緣層所覆蓋。畫素電極被設置於層間絕緣層上，且在形成於層間絕緣層的接觸孔（contact hole）內，與TFT的汲極電極相連接。此種結構例如在專利文獻1中有所揭示。本說明書中，將TFT的汲極電極與畫素電極的連接部稱作「接觸部」。而且，有時將藉由接觸孔而開口的區域、即成為接觸孔底面的區域稱作「接觸孔的開口區域」。
專利文獻1所揭示的接觸部中，從基板的法線方向觀察時，考慮到製造製程中的對準（alignment）誤差等，汲極電極具有比設置於層間絕緣層的接觸孔的底面（開口區域）大一圈的圖案（pattern）。藉此，接觸孔的整個開口區域以與汲極電極重合的方式而配置，因此可確保汲極電極與畫素電極的接觸面積。而且，可藉由汲極電極來對接觸部整體進行遮光。 現有技術文獻 專利文獻
專利文獻1：日本專利特開2013-105136號公報
[發明所欲解決之課題]
例如專利文獻1所揭示的先前的TFT基板中，汲極電極是以對接觸孔的整個開口區域進行遮光的方式而配置。因此，成為導致畫素中所佔的透光區域的比例（以下稱作「畫素開口率」）下降的主要原因。尤其，存在下述傾向，即，層間絕緣層越厚，則接觸孔越深，接觸孔的開口區域亦越大。若接觸孔的開口區域變大，則由汲極電極形成的遮光區域的面積亦增加。
因而，具備先前的TFT基板的顯示裝置中，存在下述問題：因對接觸孔的開口區域進行遮光，從而畫素中的有助於顯示的區域相應地變小，因此光的利用效率下降。
若顯示裝置進一步高精細化，則一個畫素的面積將變小，因此因在畫素內形成遮光區域造成的光利用效率的下降將變得更為顯著。
本發明的一實施形態是有鑒於所述而完成，其目的在於提供一種抑制了光利用效率的下降且可實現進一步的高精細化的半導體裝置、顯示裝置或此種半導體裝置的製造方法。 [解決課題之手段]
本發明的一實施形態的半導體裝置具備基板、在所述基板上沿第1方向及第2方向排列成矩陣狀的多個畫素、沿所述第1方向延伸的多條閘極配線、以及沿所述第2方向延伸的多條源極配線，其中，所述多個畫素分別包括：薄膜電晶體，由所述基板所支持，且包含閘極電極、金屬氧化物層、形成於所述閘極電極及所述金屬氧化物層之間的閘極絕緣層、及以與所述金屬氧化物層相接觸的方式而配置的源極電極及汲極電極；層間絕緣層，覆蓋所述薄膜電晶體；以及透明導電層，形成於所述層間絕緣層上，所述閘極電極連接於所述多條閘極配線中的任一條，所述源極電極連接於所述多條源極配線中的任一條，所述金屬氧化物層包含隔著所述閘極絕緣層而與所述閘極電極重合的第1部分、及不與所述閘極電極重合的第2部分，所述第1部分包含在從所述基板的法線方向觀察時位於所述源極電極與所述汲極電極之間的部分，所述第2部分在從所述基板的法線方向觀察時，橫切所述汲極電極中的與所述第1部分側的邊緣不同的邊緣，所述層間絕緣層具有接觸孔，所述接觸孔是以在從所述基板的法線方向觀察時，與所述汲極電極的一部分及所述金屬氧化物層的所述第2部分的至少一部分重合的方式而配置，所述透明導電層在所述接觸孔內，與所述汲極電極、所述金屬氧化物層的所述第2部分及所述閘極絕緣層相接觸。
某實施形態中，所述金屬氧化物層的所述第2部分中的所述第1方向的寬度小於所述接觸孔的所述第1方向的寬度。
某實施形態中，從所述基板的法線方向觀察時，所述薄膜電晶體與所述接觸孔沿所述第2方向排列。
某實施形態中，從所述基板的法線方向觀察時，所述薄膜電晶體的所述源極電極、所述金屬氧化物層的第1部分及所述汲極電極沿所述第2方向依序排列。
某實施形態中，所述閘極絕緣層中的與所述透明導電層相接觸的部分的厚度小於其他部分的厚度。
某實施形態中，從所述層間絕緣層的上表面，直至所述閘極絕緣層表面中的與所述透明導電層相接觸的部分為止的深度為1 μm以下。
某實施形態中，所述層間絕緣層不包含有機絕緣層。
某實施形態中，所述金屬氧化物層以在從所述基板的法線方向觀察時，沿所述第2方向橫切所述接觸孔的方式而延伸。
某實施形態中，從所述基板的法線方向觀察時，所述金屬氧化物層中的與所述接觸孔重合的部分在所述第2方向上的寬度，小於所述接觸孔在所述第2方向上的寬度。
某實施形態中，所述金屬氧化物層的所述第1部分包含半導體區域，所述第2部分包含電阻比所述半導體區域低的低電阻區域。
某實施形態中，所述半導體裝置更包括：另一透明導電層，隔著介電質層而配置於所述透明導電層之上，所述透明導電層作為畫素電極發揮功能，所述另一透明導電層作為共用電極發揮功能。
某實施形態中，所述金屬氧化物層包含In-Ga-Zn-O系氧化物。
某實施形態中，所述In-Ga-Zn-O系氧化物包含結晶質部分。
本發明的一實施形態的顯示裝置包括：所述任一項所述的半導體裝置；對向基板，以與所述半導體裝置對向的方式而配置；液晶層，配置於所述對向基板與所述半導體裝置之間；以及配向膜，配置於所述半導體裝置與所述液晶層之間，所述配向膜為光配向膜，所述光配向膜的一部分是配置於所述接觸孔內。
本發明的一實施形態的半導體裝置的製造方法包括：步驟（a），在基板上形成閘極電極及閘極配線；步驟（b），形成覆蓋所述閘極電極及所述閘極配線的閘極絕緣層；步驟（c），在所述閘極絕緣層上形成氧化物半導體膜，並對所述氧化物半導體膜進行圖案化，藉此獲得隔著所述閘極絕緣層而與所述閘極電極局部重合的金屬氧化物層；步驟（d），是形成與所述金屬氧化物層的上表面相接觸的源極電極及汲極電極的步驟，從所述基板的法線方向觀察時，所述金屬氧化物層的與所述閘極電極重合的部分的至少一部分成為位於所述源極電極與所述汲極電極之間的第1部分，所述金屬氧化物層的不與所述閘極電極重合的部分的至少一部分成為從所述汲極電極中的與所述第1部分側的邊緣不同的邊緣延伸的第2部分；步驟（e），形成覆蓋所述金屬氧化物層、所述源極電極及所述汲極電極的層間絕緣層；步驟（f），在所述層間絕緣層上形成接觸孔，所述接觸孔使所述金屬氧化物層的所述第2部分的至少一部分、所述汲極電極的一部分及所述閘極絕緣層的一部分露出；以及步驟（g），是在所述層間絕緣層上及所述接觸孔內形成透明導電層的步驟，所述透明導電層在所述接觸孔內，與所述汲極電極、所述金屬氧化物層的所述第2部分及所述閘極絕緣層直接接觸。
某實施形態中，所述氧化物半導體膜包含In-Ga-Zn-O系的半導體。
某實施形態中，所述In-Ga-Zn-O系的半導體包含結晶質部分。
本發明的另一實施形態的半導體裝置具備基板、在所述基板上沿第1方向及第2方向排列成矩陣狀的多個畫素、沿所述第1方向延伸的多條閘極配線、以及沿所述第2方向延伸的多條源極配線，其中，所述多個畫素分別包括：薄膜電晶體，由所述基板所支持，且包含閘極電極、金屬氧化物層、形成於所述閘極電極及所述金屬氧化物層之間的閘極絕緣層、及以與所述金屬氧化物層相接觸的方式而配置的源極電極及汲極電極；層間絕緣層，覆蓋所述薄膜電晶體；以及透明導電層，形成於所述層間絕緣層上，所述閘極電極連接於所述多條閘極配線中的任一條，所述源極電極連接於所述多條源極配線中的任一條，所述金屬氧化物層包含隔著所述閘極絕緣層而與所述閘極電極重合的第1部分、及不與所述閘極電極重合的第2部分，所述第1部分包含在從所述基板的法線方向觀察時位於所述源極電極與所述汲極電極之間的部分，所述層間絕緣層具有接觸孔，所述接觸孔是以在從所述基板的法線方向觀察時，與所述汲極電極的一部分重合的方式而配置，所述透明導電層在所述接觸孔內，與所述汲極電極及所述閘極絕緣層相接觸。
某實施形態中，從所述基板的法線方向觀察時，所述源極電極、所述金屬氧化物層的所述第1部分、所述汲極電極及所述接觸孔沿所述第2方向依序排列。
某實施形態中，從所述基板的法線方向觀察時，所述汲極電極中的與所述透明導電層重合的部分的所述第1方向的寬度、及所述金屬氧化物層的所述第2部分的所述第1方向的寬度，均小於所述接觸孔的所述第1方向的寬度。
如上所述，先前的TFT基板存在下述問題，即：在畫素電極與汲極電極的接觸部中，形成於層間絕緣層的接觸孔的整個開口區域受到遮光，因此畫素開口率下降。
對此，本申請人在國際公開第2015/019857號中提出了下述構成：藉由將接觸孔的開口區域的一部分設為光（可見光）可透射的透光區域，從而抑制畫素開口率的下降。該構成中，成為TFT的活性層的金屬氧化物層延伸設置至接觸孔的開口區域為止。畫素電極是以在接觸孔內，與汲極電極及延伸設置的金屬氧化物層這兩者接觸的方式而配置。由於金屬氧化物層可使光透射，因此從基板的法線方向觀察時，接觸孔的開口區域的一部分未因汲極電極而受到遮光，從而可作為透光區域而有助於顯示。
以下，一邊參照圖式，一邊對作為參考例的TFT基板而於所述國際公開第2015/019857號中揭示的TFT基板的結構進行具體說明。
圖19（a）及圖19（b）是例示參考例的TFT基板1000的剖面圖及平面圖。
TFT基板1000在基板11上具備氧化物半導體TFT10、覆蓋氧化物半導體TFT10的層間絕緣層22、及透明導電層（畫素電極）24。氧化物半導體TFT10具有閘極電極12、覆蓋閘極電極12的閘極絕緣層14、形成於閘極絕緣層14上的金屬氧化物層16、以及連接於金屬氧化物層16的源極電極18s及汲極電極18d。金屬氧化物層16具有成為氧化物半導體TFT10的活性層的第1部分16a、以及橫切閘極電極12的邊緣而延長的第2部分16b。在層間絕緣層22上形成有接觸孔22a。接觸孔22a是以與金屬氧化物層16的第2部分16b及汲極電極18d的端部重合的方式而配置。透明導電層24在接觸孔22a內與汲極電極18d的端部及金屬氧化物層16的第2部分16b相接觸。
圖19（a）、圖19（b）所示的參考例中，從基板11的法線方向觀察時，僅接觸孔22a的開口區域的一部分成為被汲極電極18d遮光的遮光區域，其他部分可作為透光區域T而有助於顯示。將所述國際公開第2015/019857號的所有揭示內容引用至本說明書以供參考。
而且，本發明人進一步研究得知，金屬氧化物層16的表面中的與導電體相接觸的部分有時會被低電阻化，從而成為低電阻區域（亦稱作「導電體區域」）。該例中，金屬氧化物層16的表面中的與汲極電極18d相接觸的部分和與透明導電層24相接觸的部分成為低電阻區域。因而，金屬氧化物層16的第2部分16b可作為與汲極電極18d電性連接的導電體層而發揮功能。藉此，不會大幅增大接觸電阻，而可減小汲極電極18d與透明導電層24直接接觸的面積。其結果，可減小遮光區域在畫素中所佔的面積。
另外，本說明書中，有時將形成於閘極絕緣層上且位於接觸孔的開口區域的層稱作接觸孔的「基底層」。基底層亦可為導電體層或包含導電體區域的層。專利文獻1所揭示的構成中，汲極電極成為接觸孔的基底層。另一方面，圖19（a）、圖19（b）所示的TFT基板1000中，汲極電極與從氧化物半導體TFT延伸設置的金屬氧化物層16成為基底層。
然而，本發明人研究發現，參考例的TFT基板1000中，畫素的寬度受到接觸孔22a的基底層的寬度限制，由此，難以實現進一步的高精細化。如圖19（b）所示，在各畫素中配置有氧化物半導體TFT10及接觸部。接觸部中，比接觸孔22a大一圈的尺寸的金屬氧化物層16被延伸設置，成為接觸孔22a的基底層。圖示的示例中，畫素的列方向（沿著閘極配線的方向）的寬度P1被設定為充分大於氧化物半導體TFT10與接觸孔22a基底層的合計寬度。
因此，本發明人對可實現進一步的高精細化的接觸部的結構進行了努力研究。其結果發現，藉由減小成為接觸孔的基底層的金屬氧化物層的寬度，從而可抑制畫素開口率的下降，且可使畫素進一步微細化，從而完成本申請的發明。
（第1實施形態） 以下，參照圖式來說明本發明的實施形態的半導體裝置。以下，作為半導體裝置，例示液晶顯示裝置中所用的TFT基板，但本發明的實施形態的半導體裝置包括其他透射型顯示裝置例如電泳顯示裝置、微機電系統（Micro Electro Mechanical System，MEMS）顯示裝置、有機電致發光（Electroluminescence，EL）顯示裝置的TFT基板。
首先，參照圖1（a）、圖1（b）、圖1（c）來說明本發明的實施形態的半導體裝置（TFT基板）100A的結構。另外，以下的說明中，實質上具有同一功能的構成要素有時以共同的參照符號來表示並省略說明。
圖1（a）、圖1（b）、圖1（c）是示意性地表示本發明的第1實施形態的半導體裝置100A的結構的圖，圖1（a）為示意平面圖，圖1（b）及圖1（c）分別為沿著圖1（a）所示的A-A'線及B-B'線的示意剖面圖。
半導體裝置100A具備基板11，且在基板11上具備多個畫素Pix、沿行方向延伸的源極配線S、及沿列方向延伸的閘極配線G。畫素Pix沿X方向（亦稱作「列方向」或「第1方向」）及與X方向不同的Y方向（亦稱作「行方向」或「第2方向」）排列成矩陣狀，對應於液晶顯示裝置的畫素。列方向及行方向亦可彼此正交。另外，半導體裝置100A中，將包含多個畫素Pix的區域稱作「顯示區域」，將顯示區域以外的區域稱作「非顯示區域」或「框緣區域」。在非顯示區域中，可設置端子部、驅動電路等。
各畫素Pix具有由基板11所支持的氧化物半導體TFT10、覆蓋氧化物半導體TFT10的層間絕緣層22、及透明導電層（例如畫素電極）24。透明導電層24與氧化物半導體TFT10電性連接。
氧化物半導體TFT10例如為具有頂部接觸（top contact）結構的底部閘極（bottom gate）型TFT。氧化物半導體TFT10包含閘極電極12、覆蓋閘極電極12的閘極絕緣層14、形成於閘極絕緣層14上的金屬氧化物層16以及源極電極18s及汲極電極18d。金屬氧化物層16包含通道（channel）區域。閘極電極12連接於對應的閘極配線G，源極電極18s連接於對應的源極配線S。如圖所示，閘極電極12與閘極配線G是一體地形成，源極電極18s與源極配線S亦可一體地形成。源極電極18s及汲極電極18d是以夾著通道區域而與金屬氧化物層16的上表面相接觸的方式而配置。
金屬氧化物層16包含隔著閘極絕緣層14而與閘極電極12重合的第1部分16a、及未隔著閘極絕緣層14而與閘極電極12重合的第2部分16b。第1部分16a包含在從基板11的法線方向觀察時位於源極電極18s與汲極電極18d之間的部分（通道區域）。另一方面，第2部分16b是以在從基板11的法線方向觀察時，橫切汲極電極18d中的與第1部分16a側的邊緣e1不同的邊緣e2的方式而配置。該例中，第2部分16b橫切汲極電極18d的邊緣e2，且沿遠離第1部分16a（通道區域）的方向延伸。
本說明書中所述的「金屬氧化物層」是包含作為氧化物半導體TFT的活性層發揮功能的半導體區域的層。如上所述，金屬氧化物層有時包含被局部性地低電阻化的區域（導電體區域）。例如，在金屬氧化物層與金屬層等導電體層相接觸的情況下，金屬氧化物層的表面中的與導電體層相接觸的部分可被低電阻化。金屬氧化物層亦可由同一氧化物半導體膜形成。在半導體裝置的製造製程中，這一部分亦可受到低電阻化而成為導電體區域，而其他部分作為半導體區域而殘留。既存在僅金屬氧化物層的表面受到低電阻化的情況下，亦存在遍及金屬氧化物層的厚度方向而受到低電阻化的情況下。
金屬氧化物層16亦可從第1部分16a橫切閘極電極12一端側的邊緣而延伸。此時，從閘極電極12的邊緣延伸的部分成為第2部分16b。另外，該例中，金屬氧化物層16具有包含第1部分16a及第2部分16b的島狀圖案，但第1部分16a與第2部分16b亦可彼此分離。
源極電極18s及汲極電極18d是以在金屬氧化物層16的第1部分16a上隔開地對向的方式而配置，且分別與第1部分16a的上表面相接觸。汲極電極18d是以亦與第2部分16b的上表面相接觸的方式而配置。如圖所示，從基板11的法線方向觀察時，源極配線S亦可包含沿行方向延伸的部分、及從沿行方向延伸的部分朝列方向延伸的延伸部分。延伸部分亦配置於金屬氧化物層16的上表面上，並作為源極電極18s發揮功能。汲極電極18d亦可從第1部分16a上橫切閘極電極12的邊緣而延伸，且與金屬氧化物層16的第2部分16b的上表面相接觸。汲極電極18d的通道寬度方向的寬度亦可小於金屬氧化物層16的通道寬度方向的寬度。
源極配線S、源極電極18s及汲極電極18d亦可由同一金屬膜形成（源極配線層）。閘極配線G及閘極電極12亦可由同一金屬膜形成（閘極配線層）。該些配線層包含由金屬所形成的層，且具有遮光性。由金屬所形成的層的導電性一般高於透明導電層，因此可縮窄配線的寬度，從而可有助於高精細化及畫素開口率的提高。
在層間絕緣層22上形成有接觸孔22a。接觸孔22a是以與汲極電極18d的一部分及金屬氧化物層16的第2部分16b的至少一部分重合的方式而配置。另外，本說明書中說明的接觸孔22a的配置及平面形狀是指接觸孔22a的開口區域（接觸孔22a的底面）的配置及平面形狀。圖1（a）、圖1（b）、圖1（c）及以下的圖式所示的接觸孔22a的平面形狀為接觸孔22a的開口區域的形狀，例如在接觸孔22a的側面傾斜的情況下為接觸孔22a的底面的形狀。
本實施形態中，接觸孔22a形成為：不僅使汲極電極18d及金屬氧化物層16露出，亦使閘極絕緣層14露出。圖示的示例中，接觸孔22a以在從基板11的法線方向觀察時，與汲極電極18d的邊緣e2重合且與金屬氧化物層16的第2部分16b的邊緣的一部分重合的方式而配置。金屬氧化物層16的第2部分16b中的與接觸孔22a重合的部分的列方向的寬度，亦可小於接觸孔22a的列方向的寬度。另外，接觸孔22a的寬度受到製程上的限制（製程規則（process rule）），例如被設定為2 μm以上。
透明導電層24被設置在層間絕緣層22上及接觸孔22a內。透明導電層24在接觸孔22a內，與汲極電極18d、金屬氧化物層16的第2部分16b及閘極絕緣層14直接接觸。該例中，透明導電層24在接觸孔22a內，與汲極電極18d的邊緣e2附近的上表面及汲極電極18d的側面直接接觸。藉此，可將透明導電層24與汲極電極18d電性連接。
金屬氧化物層16的表面中的與導電體（汲極電極18d或透明導電層24）相接觸的部分有時會成為電阻比第1部分16a低的低電阻區域（或導電體區域）。金屬氧化物層16的低電阻區域可作為汲極電極18d與透明導電層24的連接層而發揮功能。因而，即使減小透明導電層24與汲極電極18d直接接觸的面積，亦可抑制接觸電阻的增大。因而，既可抑制接觸電阻，又可進一步抑制因汲極電極18d造成的開口率的下降。
而且，本實施形態中，減小了成為接觸孔22a的基底的金屬氧化物層16的面積，因此可減小畫素Pix的尺寸。先前的半導體裝置及圖19（a）、圖19（b）所示的參考例的半導體裝置1000中，在從基板的法線方向觀察時，接觸孔的基底層（汲極電極或金屬氧化物層）具有比接觸孔大一圈的尺寸。為了實現畫素的微細化，較佳為儘可能減小接觸孔的尺寸，但存在製程上的限制。與此相對，本實施形態的半導體裝置100A中，例如可使成為接觸孔22a的基底的金屬氧化物層16的列方向的寬度小於接觸孔的列方向的寬度，因此可進一步減小畫素Pix的寬度。
氧化物半導體TFT10中，只要在閘極電極12與金屬氧化物層16之間配置有閘極絕緣層14即可。氧化物半導體TFT10並不限定於底部閘極型TFT，亦可為閘極電極12配置於金屬氧化物層16的與基板11為相反側的頂部閘極（top gate）型TFT。
金屬氧化物層16亦可以從基板11的法線方向觀察時，沿行方向橫切接觸孔22a的方式而延伸。藉此，既可確保透明導電層24與汲極電極18d或金屬氧化物層16的接觸面積，亦可進一步減小金屬氧化物層16的列方向的寬度。因而，可更有效地縮小畫素間距P1。
從基板11的法線方向觀察時的氧化物半導體TFT10及接觸孔22a的配置並無特別限定，但為了進一步減小汲極電極18d，接觸孔22a較佳為以下述方式配置，即，和汲極電極18d中的與通道區域為相反側的邊緣e2重合。而且，圖示的示例中，從基板11的法線方向觀察時，氧化物半導體TFT10及接觸孔22a沿行方向排列，但亦可沿列方向排列。以下，一邊參照圖式，一邊更具體地進行說明。
＜氧化物半導體TFT10與接觸孔22a的配置關係＞ 圖2（a）及圖2（b）分別為例示畫素Pix中的氧化物半導體TFT與接觸孔22a的配置關係的放大平面圖。
圖2（a）所示的示例中，氧化物半導體TFT10的源極電極18s、通道區域及汲極電極18d依序沿行方向配置。將此種TFT的配置稱作「TFT縱置結構」。接觸孔22a是以下述方式配置，即，和汲極電極18d中的與通道區域為相反側的邊緣e2重合。因而，接觸孔22a與氧化物半導體TFT10沿行方向排列。金屬氧化物層16的第2部分16b的形狀並無特別限定，但例如第2部分16b中的與接觸孔22a重合的部分的列方向的寬度w1亦可小於接觸孔22a的列方向的寬度z1。
圖2（b）所示的示例中，氧化物半導體TFT10的源極電極18s、通道區域及汲極電極18d依序沿列方向配置。將此種TFT的配置稱作「TFT橫置結構」。接觸孔22a是以下述方式配置，即，和汲極電極18d中的與通道區域為相反側的邊緣e2重合。因而，接觸孔22a與氧化物半導體TFT10沿列方向排列。金屬氧化物層16的第2部分16b的形狀並無特別限定，但例如第2部分16b中的與接觸孔22a重合的部分的列方向的寬度w1亦可小於接觸孔22a的列方向的寬度z1。
為了進行比較，圖3（a）及圖3（b）分別表示比較例1及比較例2的半導體裝置中的畫素的一部分的放大平面圖。圖3（a）、圖3（b）中，對於與圖2（a）、圖2（b）同樣的構成要素標註了相同的參照符號。
圖3（a）所示的比較例1的半導體裝置中，與圖2（a）所示的示例同樣地，氧化物半導體TFT10及接觸孔22a沿行方向排列。圖3（b）所示的比較例2的半導體裝置中，與圖2（b）所示的示例同樣地，氧化物半導體TFT10及接觸孔22a沿列方向排列。其中，該些比較例中，成為接觸孔22a的基底的金屬氧化物層16的列方向的寬度w1大於接觸孔22a的列方向的寬度z1，接觸孔22a以其整體與金屬氧化物層16重合的方式而配置。
由圖2（a）及圖3（a）可知的是，在使氧化物半導體TFT10與接觸孔22a沿行方向配置的情況下，列方向的畫素間距P1被設定成：將成為接觸孔22a的基底的層（金屬氧化物層16的第2部分16b）的列方向的寬度w1、和用於防止第2部分16b與位於其兩側的源極配線S的短路（short）的間隔s相加所得的長度以上（P1≧w1+s×2）。若使半導體裝置100A進一步高精細化，則畫素間距P1由所述寬度w1及間隔s大致限制。圖2（a）所示的示例中，與圖3（a）所示的比較例1相比，可減小金屬氧化物層16的寬度w1，因此可進一步減小畫素間距P1。
另一方面，根據圖2（b）及圖3（b）可知的是，在使氧化物半導體TFT10與接觸孔22a沿列方向配置的情況下，列方向的畫素間距P1被設定成：大於將成為接觸孔22a的基底的層（金屬氧化物層16）的列方向的寬度w1、用於防止第2部分16b與源極配線S的短路的間隔s、及氧化物半導體TFT10的通道區域的長度（通道長）相加所得的長度。圖2（b）所示的示例中，與圖3（b）所示的比較例2相比，亦可減小金屬氧化物層16的寬度w1，因此可進一步減小畫素間距P1。
而且，若對圖2（a）及圖2（b）的結構進行比較，則對於使氧化物半導體TFT10與接觸孔22a沿行方向配置的方式而言（圖2（a）），由於畫素間距P1不受通道區域的寬度限制，而僅受接觸孔22a的基底層的尺寸限制，因此與沿列方向配置的情況（圖2（b））相比，可更有效地實現畫素的微細化。
另外，「氧化物半導體TFT10與接觸孔22a沿行方向配置」是指只要以下述方式配置即可，即：如圖4（a）所示，從基板11的法線方向觀察時，通道區域位於直線i與直線ii之間，所述直線i是通過接觸孔22a中的最接近鄰接的其中一條源極配線S的點且沿行方向延伸的直線，所述直線ii是通過最接近鄰接的另一條源極配線S的點且沿行方向延伸的直線。此種情況下，畫素間距P1並不受通道區域的尺寸限制，而僅受接觸孔22a的尺寸限制。另一方面，「氧化物半導體TFT10與接觸孔22a沿列方向配置」包含下述情況，即，如圖4（b）所示，從基板11的法線方向觀察時，通道區域的至少一部分從直線i與直線ii之間突出。此種情況下，畫素間距P1不僅受接觸孔22a的尺寸限制，亦受通道區域的尺寸限制。
金屬氧化物層16與接觸孔22a的配置關係並不限定於圖2（a）、圖2（b）及圖4（a）、圖4（b）例示的示例。如後述的實施形態般，從基板11的法線方向觀察時，金屬氧化物層16的第2部分16b中的與接觸孔22a重合的部分在行方向上的寬度亦可小於接觸孔22a在行方向上的寬度。
而且，圖示的示例中，金屬氧化物層16具有包含第1部分16a及第2部分16b的1個島狀的圖案，但亦可具有彼此分離的多個島狀圖案。例如，雖未圖示，但亦可具有第1圖案與第2圖案，所述第1圖案包含可作為通道區域發揮功能的第1部分16a，所述第2圖案包含可作為汲極電極18d與透明導電層24的連接層發揮功能的第2部分16b。第2圖案只要以汲極電極18d及透明導電層24這兩者相接觸的方式而配置即可。
接下來，一邊再次參照圖1（c），一邊說明針對閘極絕緣層14的過蝕刻（over etching）。
如圖1（c）所示，閘極絕緣層14中的與透明導電層24相接觸的部分的厚度t2亦可小於其他部分的厚度t1。此種構成例如可藉由下述方式而獲得，即，在層間絕緣層22上形成接觸孔22a時，根據蝕刻條件而去除至閘極絕緣層14的表面部分為止（過蝕刻）。本說明書中，將閘極絕緣層14的厚度之差dt（=t1-t2）稱作過蝕刻量。
為了減小接觸孔22a的階差，較佳為減小閘極絕緣層14的過蝕刻量dt。過蝕刻量dt可藉由閘極絕緣層14的材料及蝕刻條件來控制。過蝕刻量dt並無特別限定，但例如亦可為0.4 μm以下。若閘極絕緣層14包含與層間絕緣層22的材料不同的材料，則可利用蝕刻速率（etching rate）之差來抑制過蝕刻量。作為一例，若層間絕緣層22為氧化矽膜等氧化膜，則閘極絕緣層14較佳為包含氮化膜。如後所述，若閘極絕緣層14具有以氮化膜為下層、以氧化膜為上層的積層結構，則藉由在針對閘極絕緣層14的下層的蝕刻速率降低的條件下進行層間絕緣層22的蝕刻，從而可將過蝕刻量抑制為上層的厚度以下。
半導體裝置100A中，接觸孔22a的階差例如較佳為1 μm以下。如前所述，半導體裝置100A中，接觸孔22a的開口區域的一部分成為既未被閘極電極12遮光，亦未被汲極電極18d遮光的透光區域T，可有助於顯示。若減小接觸孔22a的階差，則可減小因接觸孔22a引起的液晶配向的紊亂，因此可抑制在接觸孔22a附近產生的漏光。因此，即使不利用汲極電極18d或閘極電極12等來對接觸孔22a的整個開口區域進行遮光，亦可實現高顯示特性。
層間絕緣層22亦可由無機絕緣材料形成，而不具有有機絕緣層。或者，亦可不具有包含有機或無機絕緣材料的平坦化層。藉此，可減小層間絕緣層22的厚度，從而形成相對較淺的接觸孔22a。因而，可減小接觸孔22a附近的漏光。
本實施形態中，接觸孔22a的階差（最大階差）是指從層間絕緣層22的上表面，直至閘極絕緣層14的表面中的與透明導電層24相接觸的部分為止的深度。接觸孔22a的階差例如是層間絕緣層22、汲極電極18d及金屬氧化物層16的合計厚度。另外，在閘極絕緣層14受到過蝕刻的情況下，所述合計厚度成為加上閘極絕緣層14的過蝕刻量dt（=t1-t2）所得的值。為了抑制接觸孔22a的階差，例如較佳為減小層間絕緣層22的厚度（例如設為1 μm以下）。若減薄層間絕緣層22，則不僅可減小接觸孔22a的深度，而且可縮小接觸孔的傾斜部的寬度，因此可更有效地抑制漏光。
另外，參考例的半導體裝置1000中，成為接觸孔22a的基底的金屬氧化物層16被設定成具有比接觸孔22a的底面大的尺寸。因此，在接觸孔形成時，閘極絕緣層14不會受到過蝕刻。與此相對，本實施形態中，與半導體裝置1000相比，與過蝕刻量相應地，接觸孔22a的階差有時會變大。而且，藉由過蝕刻，形成具有更多階差的階差結構。然而，例如作為設置在半導體裝置100A的液晶層側的配向膜，使用實施有光配向處理的配向膜（光配向膜），藉此即使在階差數增多或階差變大的情況下，亦可高精度地進行液晶層中的位於接觸部的部分的液晶配向的控制。因而，可抑制因閘極絕緣層14的過蝕刻引起的漏光。而且，如上所述，藉由控制蝕刻條件等，亦可控制閘極絕緣層14的過蝕刻量dt。藉此，可將接觸孔22a的階差抑制於規定範圍內。
接下來，一邊參照圖5，一邊對接觸區域及遮光區域在接觸孔22a的開口區域中所佔的比例進行說明。圖5是例示接觸孔22a內的汲極電極18d及金屬氧化物層16的配置的平面圖。
本實施形態中，在接觸孔22a內，透明導電層24與汲極電極18d或金屬氧化物層16的第2部分16b直接接觸。將透明導電層24與汲極電極18d或金屬氧化物層16的第2部分16b相接觸的區域Rc稱作「接觸區域」。從基板11的法線方向觀察時，接觸區域Rc的面積在接觸孔22a的整個開口區域Ra中所佔的比例例如為50%以上且小於100%。藉此，可將接觸電阻抑制得更低。接觸區域Rc的面積在整個開口區域Ra中所佔的比例亦可小於90%。此時，可進一步減小接觸區域Rc的列方向的寬度，因此可更有效地減小畫素間距P1。
而且，從基板11的法線方向觀察時，汲極電極18d中的位於接觸孔22a的開口區域Ra內的部分（「遮光區域」）Rd在接觸孔22a的整個開口區域Ra中所佔的面積的比例例如為超過0%且小於50%，較佳為30%以下。藉由減小汲極電極18d的部分Rd的面積，從而可減小遮光區域的面積在接觸孔22a的開口區域Ra中所佔的比例。
金屬氧化物層16中的位於接觸孔22a的開口區域Ra內的部分Rs在接觸孔22a的整個開口區域Ra中所佔的面積的比例例如為50%以上且小於100%，較佳為70%以上。若金屬氧化物層16的部分Rs的面積的比例為50%以上，則既可抑制接觸電阻的增大，又可進一步增大透光區域T。因而，可更有效地提高畫素開口率。
而且，金屬氧化物層16中的位於接觸孔22a的開口區域Ra內的部分Rs較佳為大於汲極電極18d中的位於接觸孔22a的開口區域Ra內的部分（遮光區域）Rd。藉此，可減小配置於接觸部中的遮光區域的比例，因此可更有效地抑制因接觸部的遮光區域引起的光利用效率的下降。
進而，從基板11的法線方向觀察時，接觸孔22a的側壁（周緣）亦可以橫切汲極電極18d的方式而配置。藉此，在接觸孔22a內，透明導電層24不僅與汲極電極18d的上表面的一部分接觸，亦可與側面接觸。因此，既可將由汲極電極18d引起的遮光區域抑制得小，亦可確保汲極電極18d與透明導電層24的接觸面積。
接下來，一邊參照圖6，一邊對接觸孔22a的側面的傾斜角度進行說明。圖6是例示接觸部的垂直於基板11的剖面結構的圖。
如圖所示，將成為接觸孔22a的側面的層間絕緣層22的端面與基板11的表面所成的角度，設為接觸孔22a的側面的傾斜角度α。
先前的半導體裝置中，接觸孔的側面的傾斜角度α被設定為小於90°例如40°～60°左右。藉由汲極電極等來對接觸孔進行遮光的構成中，為了防止在接觸孔側面上產生的漏光，通常是對整個接觸孔（不僅包含接觸孔的底面，亦包含側面）進行遮光。接觸孔的側面的傾斜角度α越大（越接近90°），則越能減小為了對接觸孔進行遮光所需的面積，因此越可提高畫素開口率。因此，先前是以傾斜角度α大至一定程度（例如45°以上）的方式而形成接觸孔。
與此相對，本實施形態中，不對整個接觸孔22a進行遮光，因此亦可不考慮遮光區域而將傾斜角度α設定得大。傾斜角度α並無特別限定，但可為小於40°例如為30°以下。若將傾斜角度α設定為30°以下而減小接觸孔22a的側面的斜度，則可藉由配向膜（光配向膜）來更高精度地控制接觸孔22a的側面上的液晶配向，因此可更有效果地抑制漏光。若將傾斜角度α設定為15°以下，則可獲得更為顯著的效果。
另外，接觸孔22a的側面的傾斜角度α可藉由蝕刻條件及層間絕緣層22的材料來控制。對於傾斜角度α的控制方法，後文將說明具體例。
雖未圖示，但亦可在透明導電層24上（與基板11為相反側）形成有配向膜（未圖示）。半導體裝置100A例如被用於扭轉向列（Twisted Nematic，TN）模式、垂直配向（Vertical Alignment，VA）模式等縱電場模式的液晶顯示裝置中。
TFT基板100A可進行各種改變。例如，亦可在透明導電層（畫素電極）24上，隔著介電質層而設置作為輔助電容電極發揮功能的另一透明導電層。或者，亦可在透明導電層（畫素電極）24的基板11側或液晶層側，設置作為共用電極發揮功能的另一透明導電層，而應用於邊緣場開關（Fringe Field Switching，FFS）模式的液晶顯示裝置。
而且，透明導電層24亦可並非為畫素電極。例如，亦可在透明導電層24更上層（液晶層側）設置畫素電極，使透明導電層24作為連接畫素電極與TFT10的汲極電極18d的連接部發揮功能。此時，亦可使用與透明導電層24相同的透明導電膜，來形成與透明導電層24（連接部）電性分離的共用電極。
進而，本實施形態中，使用了通道蝕刻（channel etch）型TFT10，但亦可取而代之，而具備在通道區域上具有蝕刻終止（etch stop）層的蝕刻終止型TFT。
以下，一邊參照圖式，一邊說明本實施形態的半導體裝置的改變例。
圖7（a）、圖7（b）、圖7（c）是示意性地表示半導體裝置100B的結構的圖，圖7（a）為示意平面圖，圖7（b）及圖7（c）分別為沿著圖7（a）所示的A-A'線及B-B'線的示意剖面圖。圖7（a）、圖7（b）、圖7（c）中，對於與圖1（a）、圖1（b）、圖1（c）同樣的構成要素標註相同的參照符號，並省略說明。
半導體裝置100B在透明導電層（以下亦稱作「下部透明導電層」）24上，隔著絕緣層26而進而具備另一透明導電層（以下亦稱作「上部透明導電層」）28，除此以外，與圖1（a）、圖1（b）、圖1（c）所示的TFT基板100A相同。
下部透明導電層24對應於TFT基板100A（圖1（a）、圖1（b）、圖1（c））的透明導電層24，例如作為畫素電極發揮功能。絕緣層26是以覆蓋下部透明導電層24的方式而形成。上部透明導電層28例如在畫素內具有至少一個狹縫（slit）28E或缺口部，作為共用電極發揮功能。在上部透明導電層28上，亦可形成有配向膜（未圖示）。半導體裝置100B例如可應用於FSS模式的液晶顯示裝置。
半導體裝置100B中，上部透明導電層28的至少一部分是以隔著絕緣層26而與下部透明導電層24重合（對向）的方式而配置，藉此，在上部透明導電層28與下部透明導電層24重合的部分形成輔助電容。如此，在利用由將絕緣層26夾在中間的兩個透明導電層所形成的雙層電極結構而形成輔助電容的情況下，例如無須在畫素內設置利用與源極配線相同的金屬膜等的輔助電容電極，從而可進一步減小遮光區域。因此，可抑制因在畫素內設置輔助電容而造成的光利用效率的下降。
＜半導體裝置的製造方法＞ 接下來，以半導體裝置100B的製造方法為例，對本實施形態的半導體裝置的製造方法的一例進行說明。另外，圖1（a）及圖1（b）所示的半導體裝置100A除了未形成絕緣層26及上部透明導電層28以外，可利用與半導體裝置100B同樣的方法來製造，因此省略說明。
圖8（a1）～圖8（a4）、圖9（a1）及圖9（a2）是用於說明半導體裝置100B的製造方法的示意性的步驟剖面圖。圖8（b1）～圖8（b4）、圖9（b1）及圖9（b2）分別為與圖8（a1）～圖8（a4）、圖9（a1）及圖9（a2）對應的平面圖。
首先，如圖8（a1）及圖8（b1）所示，在基板11上形成包含閘極電極12及閘極配線G的閘極配線層。
作為基板11，例如可使用玻璃基板、矽基板、具有耐熱性的塑膠（plastic）基板（樹脂基板）等。
閘極電極12與閘極配線G亦可一體地形成。此處，在基板（例如玻璃基板）11上，藉由濺鍍（sputter）法等，形成未圖示的閘極配線用金屬膜（厚度：例如50 nm以上且500 nm以下）。繼而，藉由對閘極配線用金屬膜進行圖案化，從而獲得閘極電極12及閘極配線G。作為閘極配線用金屬膜，例如可適當使用包含鋁（Al）、鎢（W）、鉬（Mo）、鉭（Ta）、鉻（Cr）、鈦（Ti）、銅（Cu）等金屬或其合金或者其金屬氮化物的膜。而且，亦可使用將該些中的多個膜積層而成的積層膜。此處，例如使用以W膜（厚度：5 nm～500 nm）為上層、以TaN（厚度：5 nm～100 nm）為下層的積層膜（W/TaN）。
接下來，如圖8（a2）及圖8（b2）所示，以覆蓋閘極配線G及閘極電極12的方式而形成閘極絕緣層14。作為閘極絕緣層14，可適當使用氧化矽（SiO2 ）層、氮化矽（SiNx ）層、氧氮化矽（SiOx Ny ；x＞y）層、氮氧化矽（SiNx Oy ；x＞y）層等。閘極絕緣層14亦可具有從基板11側起將下層14L及上層14U層疊而成的積層結構。例如，作為下層14L，為了防止來自基板11的雜質等擴散，亦可形成氮化矽層、氮氧化矽層等，作為上層14U，為了確保絕緣性，亦可形成氧化矽層、氧氮化矽層等。另外，作為閘極絕緣層14的最上層（即與金屬氧化物相接觸的層），若使用含氧的層（例如SiO2 等金屬氧化物層），則在金屬氧化物層產生氧缺失的情況下，可藉由閘極絕緣層14中所含的氧來恢復氧缺失，因此可有效地減小金屬氧化物層的氧缺失。此處，例如使用化學氣相沈積（Chemical Vapor Deposition，CVD）法，形成具有以氮化矽（SiNx ）層（厚度：100 nm～500 nm）為下層14L、以氧化矽（SiO2 ）層（厚度：20 nm～100 nm）為上層14U的積層結構的閘極絕緣層14。
接下來，如圖8（a3）及圖8（b3）所示，例如使用濺鍍法而在閘極絕緣層14上堆積氧化物半導體膜（厚度：例如20 nm以上且200 nm以下）之後，對氧化物半導體膜進行圖案化，藉此形成島狀的金屬氧化物層16。從基板11的法線方向觀察時，金屬氧化物層16的一部分以隔著閘極絕緣層14而與閘極電極12重合的方式而配置。此處，例如藉由對以1：1：1的比例包含In、Ga及Zn的In-Ga-Zn-O系氧化物半導體膜（厚度：例如50 nm）進行圖案化，從而形成金屬氧化物層16。如此般形成的金屬氧化物層16包含氧化物半導體，但有時會因在隨後的製程中與導電體接觸，從而被局部性地導體化。
圖示的示例中，從基板11的法線方向觀察時，金屬氧化物層16從閘極電極12上橫切閘極電極12的邊緣而延伸。金屬氧化物層16中的隔著閘極絕緣層14而與閘極電極12重合的部分成為「第1部分16a」，不與閘極電極12重合的部分成為「第2部分16b」。
此處，對本實施形態中所用的金屬氧化物層16進行說明。金屬氧化物層16中所含的氧化物半導體既可為非晶氧化物半導體，亦可為具有結晶質部分的結晶質氧化物半導體。作為結晶質氧化物半導體，可列舉多晶氧化物半導體、微晶氧化物半導體、c軸大致垂直於層面而配向的結晶質氧化物半導體等。
金屬氧化物層16亦可具有雙層以上的積層結構。在金屬氧化物層16具有積層結構的情況下，金屬氧化物層16亦可含有非晶質氧化物半導體層與結晶質氧化物半導體層。或者，亦可含有結晶結構不同的多個結晶質氧化物半導體層。在金屬氧化物層16具有包含上層與下層的雙層結構的情況下，較佳為：上層所含的氧化物半導體的能隙（energy gap）大於下層所含的氧化物半導體的能隙。其中，在該些層的能隙之差相對較小的情況下，下層的氧化物半導體的能隙亦可大於上層的氧化物半導體的能隙。
非晶質氧化物半導體及所述各結晶質氧化物半導體的材料、結構、成膜方法、具有積層結構的氧化物半導體層的構成等，例如在日本專利特開2014-007399號公報中有所記載。將日本專利特開2014-007399號公報的揭示內容全部引用至本說明書以供參考。
金屬氧化物層16例如亦可含有In、Ga及Zn中的至少一種金屬元素。本實施形態中，金屬氧化物層16例如包含In-Ga-Zn-O系半導體。此處，In-Ga-Zn-O系半導體是In（銦）、Ga（鎵）、Zn（鋅）的三元系氧化物，In、Ga及Zn的比例（組成比）並無特別限定，例如包含In：Ga：Zn=2：2：1、In：Ga：Zn=1：1：1、In：Ga：Zn=1：1：2等。此種金屬氧化物層16可由包含In-Ga-Zn-O系半導體的氧化物半導體膜形成。另外，有時將通道蝕刻（channel etch）型TFT稱作「CE-InGaZnO-TFT」，該通道蝕刻型TFT具有包含In-Ga-Zn-O系半導體的活性層。
In-Ga-Zn-O系半導體既可為非晶，亦可為結晶質。作為結晶質In-Ga-Zn-O系半導體，較佳為c軸大致垂直於層面而配向的結晶質In-Ga-Zn-O系半導體。
另外，結晶質In-Ga-Zn-O系半導體的結晶結構例如在所述的日本專利特開2014-007399號公報、日本專利特開2012-134475號公報、日本專利特開2014-209727號公報等中有所揭示。將日本專利特開2012-134475號公報及日本專利特開2014-209727號公報的揭示內容全部引用至本說明書以供參考。具有In-Ga-Zn-O系半導體層的TFT具有高遷移率（與a-SiTFT相比超過20倍）及低漏（leak）電流（與a-SiTFT相比，小於百分之一），因此適合用作驅動TFT及畫素TFT。
金屬氧化物層16亦可取代In-Ga-Zn-O系半導體而包含其他氧化物半導體。例如亦可包含In-Sn-Zn-O系半導體（例如In2 O3 -SnO2 -ZnO）。In-Sn-Zn-O系半導體是In（銦）、Sn（錫）及Zn（鋅）的三元系氧化物。或者，金屬氧化物層16亦可包含In-Al-Zn-O系半導體、In-Al-Sn-Zn-O系半導體、Zn-O系半導體、In-Zn-O系半導體、Zn-Ti-O系半導體、Cd-Ge-O系半導體、Cd-Pb-O系半導體、CdO（氧化鎘）、Mg-Zn-O系半導體、In-Ga-Sn-O系半導體、In-Ga-O系半導體、Zr-In-Zn-O系半導體、Hf-In-Zn-O系半導體等。
接下來，如圖8（a4）及圖8（b4）所示，在金屬氧化物層16及閘極絕緣層14上形成源極配線用金屬膜（厚度：例如50 nm以上且500 nm以下），並對源極配線用金屬膜進行圖案化，藉此，形成包含源極配線S、源極電極18s及汲極電極18d的源極配線層。源極電極18s及汲極電極18d是以在金屬氧化物層16的第1部分16a上隔開地對向的方式而配置，且分別與第1部分16a的上表面相接觸。汲極電極18d是以亦與第2部分16b的上表面相接觸的方式而配置。該例中，從基板11的法線方向觀察時，源極配線S包含沿行方向延伸的部分、及從沿行方向延伸的部分朝列方向延伸的延伸部分。延伸部分亦配置於金屬氧化物層16的上表面上，作為源極電極18s發揮功能。汲極電極18d從第1部分16a上橫切閘極電極12的邊緣而延伸，且與金屬氧化物層16的第2部分16b的上表面相接觸。
作為源極配線用金屬膜，例如可適當使用包含鋁（Al）、鎢（W）、鉬（Mo）、鉭（Ta）、銅（Cu）、鉻（Cr）、鈦（Ti）等金屬或其合金或者其金屬氮化物的膜。而且，亦可使用將該些中的多個膜積層而成的積層膜。此處，例如使用從基板11側起依序積層有Ti膜（厚度：10 nm～100 nm）、Al膜（厚度：50 nm～400 nm）及Ti膜（厚度：50 nm～300 nm）的積層膜（Ti/Al/Ti）。
隨後，亦可對成為金屬氧化物層16的通道區域的部分進行氧化處理。作為氧化處理，例如亦可進行使用N2 O氣體的電漿（plasma）處理。
接下來，如圖9（a1）及圖9（b1）所示，以覆蓋源極配線層的方式形成層間絕緣層22。隨後，在層間絕緣層22上，形成使汲極電極18d、金屬氧化物層16的第2部分16b及閘極絕緣層14露出的接觸孔22a。
作為層間絕緣層22的材料，可使用與閘極絕緣膜同樣的材料。層間絕緣層22既可為單層，亦可具有積層結構。較佳為使用無機絕緣膜來形成層間絕緣層22。另外，層間絕緣層22亦可使用有機絕緣膜來形成，例如亦可具有有機絕緣膜與無機絕緣膜的積層結構。然而，若使用有機絕緣膜，則有時層間絕緣層22的厚度會增大，從而接觸孔22a會變深。此處，作為層間絕緣層22，例如利用CVD法，形成SiO2 膜（膜厚：50 nm～1000 nm）。在層間絕緣層22的形成後，亦可對整個基板11進行熱處理（退火（anneal）處理）。熱處理的溫度並無特別限定，例如可為200℃以上且400℃以下。隨後亦可形成氮化矽（SiNx ）層（膜厚：50 nm～1000 nm）。
接觸孔22a是藉由乾式蝕刻（dry etching）或濕式蝕刻（wet etching）而形成。如圖9（b1）所示，接觸孔22a是以使金屬氧化物層16的第2部分16b的表面、汲極電極18d中的位於第2部分16b上的邊緣e2、及閘極絕緣層14露出的方式而配置。如圖所示，接觸孔22a的列方向（X方向，此處為通道寬度方向）的寬度亦可大於金屬氧化物層16的第2部分16b的列方向的寬度及汲極電極18d的列方向的寬度。而且，從基板11的法線方向觀察時，接觸孔22a的周緣亦可橫切第2部分16b的沿列方向延伸的兩條邊緣而延伸。
本實施形態中，在形成接觸孔22a時，以使金屬氧化物層16的蝕刻速率低於層間絕緣層22的蝕刻速率的方式來選擇蝕刻方法及條件。藉此，金屬氧化物層16的第2部分16b及汲極電極18d幾乎未被蝕刻而保留。
另外，有時會因閘極絕緣層14的材料，而導致在接觸孔22a的形成時，閘極絕緣層14的表面部分受到蝕刻（過蝕刻）。
圖9（c1）是沿著圖9（b1）的B-B'線的示意剖面圖，且例示了閘極絕緣層14受到過蝕刻的情況。此處，層間絕緣層22與閘極絕緣層14的上層14U均含有SiO2 。因此，在層間絕緣層22的蝕刻時，閘極絕緣層14的上層14U即SiO2 層亦有時會受到蝕刻。其中，藉由使用針對SiO2 層的蝕刻速率比針對閘極絕緣層14的下層即SiNx 層的蝕刻速率高的蝕刻條件，從而可如圖9（c1）所例示般，將針對閘極絕緣層14的過蝕刻量抑制為上層（SiO2 層）14U的厚度以下。
接下來，如圖9（a2）及圖9（b2）所示，在層間絕緣層22上及接觸孔22a內形成第1透明導電膜（厚度：20 nm～300 nm），並對第1透明電極膜進行圖案化，藉此形成透明導電層24。作為第1透明電極膜的材料，可使用ITO、IZO、ZnO等金屬氧化物。
此處，例如利用濺鍍法來形成IZO膜（厚度：20 nm～300 nm），以作為第1透明導電膜。隨後，使用光微影製程（photolithography process）來對IZO膜進行圖案化，藉此形成透明導電層24。透明導電層24是以在接觸孔22a內，與汲極電極18d的上表面及側面、金屬氧化物層16的第2部分16b及閘極絕緣層14的上表面相接觸的方式而配置。
接下來，在透明導電層24上形成絕緣層26及上部透明導電層28（參照圖7（a）～圖7（c））。
作為絕緣層26的材料，可使用與閘極絕緣層14同樣的無機絕緣材料。絕緣層26亦可為積層膜。此處，例如利用CVD形成SiNx 膜（膜厚：50 nm～500 nm）。
上部透明導電層28可藉由在絕緣層26上形成第2透明電極膜，並對第2透明電極膜進行圖案化而獲得。作為第2透明電極膜的材料，可使用與第1透明電極膜同樣的材料。此處，例如利用濺鍍法來形成IZO膜（厚度：20 nm～300 nm）。隨後，使用光微影製程來對第2透明電極膜進行圖案化，藉此形成上部透明導電層28。在上部透明導電層28上，亦可針對每個畫素而設置至少一個開口部（或缺口部）28E。如此來製造半導體裝置100B。
（第2實施形態） 以下，參照圖式來說明本發明的第2實施形態的半導體裝置的結構。
圖10（a）、圖10（b）是示意性地表示本發明的第2實施形態的半導體裝置200的結構的圖，圖10（a）為示意平面圖，圖10（b）為沿著圖10（a）所示的A-A'線的示意剖面圖。另外，沿著B-B'線的剖面結構與圖1（c）所示的結構為同樣，因此省略圖示。
半導體裝置200與圖7（a）、圖7（b）、圖7（c）所示的半導體裝置100B的不同之處在於，金屬氧化物層16的第2部分16b的行方向的寬度被縮小。其他結構與半導體裝置100B為同樣，因此省略說明。
半導體裝置200中，如圖10（b）所示，從基板11的法線方向觀察時，金屬氧化物層16從閘極電極12上橫切閘極電極12的邊緣而延伸。金屬氧化物層16中的不與閘極電極12重合的第2部分16b側的邊緣e2，與形成於層間絕緣層22的接觸孔22a重合。
圖11是例示半導體裝置200中的接觸部的放大平面圖。根據圖11可知的是，從基板11的法線方向觀察時，金屬氧化物層16中的與接觸孔22a重合的部分在行方向上的寬度w2小於接觸孔22a在行方向上的寬度z2。
因此，閘極絕緣層14中的在行方向上與金屬氧化物層16的第2部分16b的邊緣e2鄰接的部分34亦藉由接觸孔22a而露出，並與透明導電層24相接觸。而且，如圖10（a）所示，閘極絕緣層14的所述部分34的表面有時會受到過蝕刻。此種情況下，亦可控制層間絕緣層22的厚度、過蝕刻量等而抑制接觸孔22a的階差，或者藉由使用光配向膜，而可抑制因液晶配向的紊亂造成的漏光。
半導體裝置200僅於金屬氧化物層16的圖案方面不同，可利用與半導體裝置100B同樣的方法來製造。而且，接觸部中的接觸區域Rc、遮光區域Rd的面積比例的較佳範圍亦可與第1實施形態同樣。
本實施形態中，亦可與前述的實施形態同樣地抑制接觸電阻，且可進一步抑制因汲極電極18d造成的開口率的下降。而且，可減小成為接觸孔22a的基底的金屬氧化物層16的面積，因此可減小畫素Pix的尺寸。
（第3實施形態） 以下，參照圖式來說明本發明的第3實施形態的半導體裝置的結構。
圖12（a）、圖12（b）是示意性地表示本發明的第3實施形態的半導體裝置300的結構的圖，圖12（a）為示意平面圖，圖12（b）為沿著圖12（a）所示的A-A'線的示意剖面圖。
半導體裝置300具有一邊參照圖2（b）一邊前述的TFT橫置結構。即，源極電極18s、金屬氧化物層16的通道區域及汲極電極18d沿列方向依序排列。而且，層間絕緣層22的接觸孔22a是與氧化物半導體TFT10的汲極電極18d鄰接地配置。因而，接觸孔22a與氧化物半導體TFT10沿列方向排列。其他構成亦可與圖1（a）、圖1（b）、圖1（c）所示的半導體裝置100A同樣。
從基板11的法線方向觀察時，金屬氧化物層16包含與閘極電極12重合的部分16a、及不與閘極電極12重合的部分16b。該例中，金屬氧化物層16從閘極電極12上橫切閘極電極12的邊緣而沿列方向延伸。源極配線S的一部分與金屬氧化物層16的第1部分16a的一部分相接觸，作為源極電極18s發揮功能。汲極電極18d與源極電極18s空開間隔，並與金屬氧化物層16的第1部分16a相接觸。而且，汲極電極18d從第1部分16a上延伸至第2部分16b上為止，且亦與第2部分16b的上表面相接觸。金屬氧化物層16的行方向的寬度亦可大於汲極電極18d的行方向的寬度。
接觸孔22a是以與汲極電極18d的與通道區域為相反側的邊緣e2重合的方式而配置。接觸孔22a是以使汲極電極18d、金屬氧化物層16的第2部分16b及閘極絕緣層14露出的方式而配置。透明導電層24在接觸孔22a內，與汲極電極18d、金屬氧化物層16的第2部分16b及閘極絕緣層14直接接觸。
半導體裝置300可利用與半導體裝置100A同樣的方法而製造。而且，接觸部中的接觸區域Rc、遮光區域Rd的面積比例的較佳範圍亦可與第1實施形態同樣。
本實施形態中，亦可與前述的實施形態同樣地抑制接觸電阻，且可進一步抑制因汲極電極18d造成的開口率的下降。而且，可減小成為接觸孔22a的基底的金屬氧化物層16的面積，因此可減小畫素Pix的尺寸。
接觸孔22a與金屬氧化物層16的第2部分16b重合的部分的列方向的寬度w1亦可小於接觸孔22a的列方向的寬度z1。藉此，可進一步減小畫素Pix在列方向上的寬度（畫素間距）P1。
本實施形態的半導體裝置的構成並不限定於圖示的構成。例如，半導體裝置300亦可更包括上部透明導電層，所述上部透明導電層隔著絕緣層而配置於透明導電層24上。
而且，對於金屬氧化物層16或氧化物半導體TFT10與接觸孔22a的配置關係，只要在從基板11的法線方向觀察時，接觸孔22a的一部分與金屬氧化物層16的第2部分16b重合即可，並不限定於圖示的示例。如圖4（b）所示，接觸孔22a與氧化物半導體TFT10亦可在行方向上錯開。
（第4實施形態） 以下，參照圖式來對本發明的第4實施形態的半導體裝置的結構進行說明。
圖13（a）、圖13（b）是示意性地表示本發明的第4實施形態的半導體裝置400的結構的圖，圖13（a）為示意平面圖，圖13（b）為沿著圖13（a）所示的A-A'線的示意剖面圖。另外，沿著B-B'線的剖面結構與圖1（c）所示的結構同樣，因此省略圖示。
半導體裝置400中，金屬氧化物層16的第2部分16b的行方向的寬度較圖10（a）、圖10（b）所示的半導體裝置200而進一步縮小。從基板11的法線方向觀察時，第2部分16b與接觸孔22a不重合。
圖示的示例中，金屬氧化物層16在從基板11的法線方向觀察時，從閘極電極12上橫切閘極電極12的邊緣而延伸。汲極電極18d從閘極電極12上，橫切閘極電極12的邊緣及金屬氧化物層16中的第2部分16b側的邊緣而延伸。接觸孔22a是以使汲極電極18d的與通道區域為相反側的邊緣e2及閘極絕緣層14露出的方式而配置。金屬氧化物層16的第2部分16b未藉由接觸孔22a而露出。此處，從基板11的法線方向觀察時，金屬氧化物層16的第2部分16b側的端部位於接觸孔22a與閘極電極12之間。其他構成亦可與圖10（a）、圖10（b）所示的半導體裝置200相同。
半導體裝置400僅於金屬氧化物層16的圖案方面不同，可利用與半導體裝置100B同樣的方法而製造。
本實施形態中，亦與前述的實施形態同樣，透明導電層24不僅與汲極電極18d的上表面相接觸，亦與側面相接觸，因此可確保接觸面積。因而，既可抑制接觸電阻，又可進一步抑制因汲極電極18d造成的開口率的下降。而且，可減小接觸孔22a的基底層（此處為汲極電極18d），因此畫素間距的微細化成為可能。
圖14是例示半導體裝置400中的接觸部的放大平面圖。本實施形態中，在形成接觸部的區域中，在閘極絕緣層14上未配置作為蝕刻終止發揮功能的金屬氧化物層16。因此，閘極絕緣層14中的未與汲極電極18d相接觸的部分35藉由接觸孔22a而露出，並與透明導電層24相接觸。而且，如圖13（b）所示，閘極絕緣層14的所述部分35的表面有時會受到過蝕刻。此種情況下，亦可控制層間絕緣層22的厚度、過蝕刻量等以抑制接觸孔22a的階差，或者藉由使用光配向膜，而可抑制因液晶配向的紊亂造成的漏光。
金屬氧化物層16的第2部分16b在列方向上的寬度u1及汲極電極18d在列方向上的寬度較佳為小於接觸孔22a在列方向上的寬度z1。藉此，既可在源極配線S與金屬氧化物層16的第2部分16b及汲極電極18d之間確保充分的間隔，亦可進一步減小畫素間距P1。
半導體裝置400中，從基板11的法線方向觀察時，汲極電極18d與接觸孔22a重合的區域（遮光區域）在接觸孔22a的整個開口區域Ra中所佔的面積比例例如可為50%以下。藉此，可進一步提高畫素開口率。另一方面，所述比例例如亦可為20%以上。藉此，可抑制接觸電阻的增大。
圖13（a）、圖13（b）中，例示了具有TFT縱置結構的半導體裝置400，但本實施形態的半導體裝置亦可具有TFT橫置結構。在此情況下，亦只要使金屬氧化物層的第2部分以未藉由接觸孔而露出的方式而配置，且透明導電層在接觸孔內與汲極電極及閘極絕緣層相接觸即可。例如，金屬氧化物層的第2部分的列方向的寬度亦可較半導體裝置300（圖12（a）、圖12（b））而縮小。
（第5實施形態） 本發明的第5實施形態是具備所述實施形態的半導體裝置（TFT基板）的液晶顯示裝置。
圖15（a）是例示本實施形態的液晶顯示裝置500的示意剖面圖，圖15（b）是表示一畫素內的接觸部的放大剖面圖。
液晶顯示裝置500具備：所述第1實施形態的半導體裝置100A（圖1）；對向基板900，以與半導體裝置100A對向的方式而配置；液晶層930，設置於半導體裝置100A及對向基板900之間；偏光板910及偏光板920，配置於半導體裝置100A及對向基板900各自的外側；以及背光單元（backlight unit）940，朝向半導體裝置100A出射顯示用的光。在半導體裝置100A與液晶層930之間配置有配向膜30。
配向膜30如圖15（b）所示，以覆蓋各畫素的透明導電層（畫素電極）24的方式而形成。配向膜30的一部分亦配置於接觸孔22a內。本實施形態中，作為配向膜30，使用實施有光配向處理的光配向膜。光配向膜可利用公知的方法而形成。例如，藉由下述方法來形成，即，將包含感光性材料的光配向膜塗佈於基板表面，並對光配向膜照射偏光紫外線。藉由照射光的偏光方向、照射強度，可控制液晶分子的配向。
如前所述，半導體裝置100A中，從基板11的法線方向觀察時，由接觸孔22a所規定的區域的一部分是未受到遮光的區域（透光區域）T，可有助於顯示。因而，在接觸孔22a的側面上，亦要求高精度地控制液晶配向。在對配向膜進行摩擦（rubbing）處理的情況下，因接觸孔的深度，從而難以在接觸孔內（凹部內）進行良好的配向處理。因此，在透光區域T中，有可能產生因液晶的配向紊亂造成的漏光。與此相對，在對配向膜30進行光配向處理的情況下，對於配向膜30中的位於接觸孔22a內的部分亦可實施良好的配向控制處理。因而，即使接觸孔22a較深，在接觸孔22a的側面上，亦可更高精度地控制液晶配向。其結果，可減小在接觸部產生的漏光，因此可抑制顯示對比度（contrast ratio）的下降，從而可提高顯示品質。
另外，作為液晶顯示裝置500的TFT基板，亦可取代半導體裝置100A而使用半導體裝置100B、半導體裝置200～半導體裝置400。
雖未圖示，但在半導體裝置100A的周邊區域，配置有驅動閘極配線G的掃描線驅動電路、及驅動源極配線S的信號線驅動電路。掃描線驅動電路及信號線驅動電路連接於配置在半導體裝置100A外部的控制電路。對應於控制電路的控制，從掃描線驅動電路向閘極配線G供給對TFT的導通-斷開（ON-OFF）進行切換的掃描信號，且從信號線驅動電路向源極配線S供給顯示信號（對作為畫素電極的透明導電層24施加的施加電壓）。
對向基板900具備彩色濾光片（color filter）950。在三原色顯示的情況下，彩色濾光片950包含分別對應於畫素而配置的R（紅色）濾光片、G（綠色）濾光片及B（藍色）濾光片。在彩色濾光片950的液晶層930側的表面，配置有對向電極960。另外，在應用FFS模式等橫電場模式的情況下，省略對向電極960。此時的對向基板900例如可藉由在玻璃基板上依序形成遮光層（例如厚度200 nm的Ti層）、彩色濾光片950及絕緣層（例如厚度200 nm的SiO2 層）而製造。
液晶顯示裝置500中，對應於向半導體裝置100A的畫素電極即透明導電層24與對向電極960之間賦予的電位差，液晶層930的液晶分子對應於每個畫素而配向，以進行顯示。
（本發明人的研究結果） 本發明人對於所述實施形態的半導體裝置中的接觸部的構成及製造方法，進行了各種研究。以下，對研究結果的一部分進行說明。
＜接觸孔的階差的研究＞ 所述第1實施形態～第5實施形態中，均在接觸孔22a的一部分設置透光區域T以有助於顯示。此種構成中，接觸孔內部的透光區域T上的液晶配向的紊亂有時會變大，從而產生漏光。與此相對，若使用例如光配向膜來作為配向膜，則可較實施有摩擦處理的配向膜而抑制漏光。而且，藉由減小接觸孔的階差，從而可更有效地減小漏光。
因此，本發明人為了確認藉由減小接觸孔的階差而帶來的效果，對使用光配向膜的液晶顯示裝置中的接觸孔的階差與顯示的黑亮度（任意單位）的關係進行調查。測定是不利用彩色濾光片的遮光層來對接觸孔進行遮光而進行。
將測定結果的一部分示於圖16。根據圖16所示的結果可知的是，接觸孔的階差越小，則黑亮度越低，從而越可抑制漏光。雖未圖示，但根據本發明人的研究已確認：若使用實施有摩擦處理的配向膜，則黑亮度將大幅增加。而且，已確認：即使在使用光配向膜的情況下，若接觸孔的階差例如超過1 μm，則黑亮度亦會進一步增加。若接觸孔的階差為600 nm以下，則可更有效地抑制漏光。另外，本實施形態中，由於利用彩色濾光片的遮光層來局部性地對接觸孔進行遮光，因此即使在接觸孔的階差大的情況下，藉由調整遮光區域的比例，亦可抑制黑亮度。
＜TFT的配置的研究＞ 如前文一邊參照圖2（a）、圖2（b）～圖4（a）、圖4（b）一邊所述般，本發明的實施形態的半導體裝置中，既可使TFT沿列方向配置（TFT橫置結構），亦可使其沿行方向配置（TFT縱置結構）。其中，TFT縱置結構優於TFT橫置結構。對其理由進行說明。
圖17（a）及圖17（b）分別為例示TFT橫置結構及TFT縱置結構的布局的平面圖。由該些圖可知的是，TFT縱置結構中，可使源極配線S（包含源極電極18s）與閘極配線G（包含閘極電極12）隔著絕緣層而重合的部分的面積（重合面積）r2、r3小於TFT橫置結構中的重合面積r1。因此，可減小因閘極-源極間的重合引起的寄生電容，因此可減小源極負載及閘極負載。
而且，本發明人進行研究的結果得知，TFT縱置結構具有下述優點，即：較TFT橫置結構，可減小在負偏壓光照應力（Negative Biased Illuminated Stress，NBIS）下產生的劣化。以下，詳細說明研究結果。
本發明人對於在畫素內沿列方向配置TFT的情況下（TFT橫置結構）與在畫素內沿行方向配置TFT的情況下（TFT縱置結構），在NBIS下產生的TFT特性的變化進行了調查。此處，在下述狀態下進行動作測試，求出動作測試前後的臨限值的變化，所述狀態是指在70℃的乾燥空氣中，施加-14 V作為負偏壓應力，且從背光對各TFT照射白色光，以作為光照應力。
圖18是表示TFT橫置結構及TFT縱置結構中的TFT的臨限值變化的圖表。橫軸表示動作測試的經過時間，縱軸表示臨限值變化量（V）。根據圖18可知的是，TFT縱置結構可減小臨限值變化。考慮這是因為：相對於閘極電極上的通道區域的邊緣，閘極電極沿垂直方向延伸，其結果，藉由通道區域的邊緣的閘極電極，可更有效地遮擋背光的光。
進而，如已說明般，根據TFT縱置結構，可較TFT橫置結構而減小列方向上的畫素間距P1。TFT縱置結構中，畫素間距P1僅由接觸孔尺寸的限制來決定，因此，藉由減小接觸孔22a的基底層的寬度，可更有效地縮小畫素間距P1。TFT橫置結構中，藉由減小基底層的寬度，亦可獲得減小畫素間距P1的效果。然而，接觸孔及通道區域是沿列方向排列，畫素間距P1亦受通道區域的寬度限制。因此，畫素間距P1較TFT縱置結構而變大。
而且，藉由採用TFT縱置結構，並且設置具有透光區域T的接觸孔（例如將金屬氧化物層作為基底的接觸孔），從而可較採用TFT橫置結構的情況而更有效地提高開口率。顯示裝置中，一般而言，為了抑制因外部光的入射引起的畫素TFT的特性變動，在畫素TFT上配置有彩色濾光片的遮光層。在TFT橫置結構的情況下，接觸孔的大部分會因彩色濾光片的遮光層而受到遮光，因此由接觸孔的透光區域T帶來的畫素開口率的提高效果會受到抑制。與此相對，在TFT縱置結構的情況下，可縮窄彩色濾光片的遮光層的行方向的寬度，從而可大幅提高畫素開口率。雖未圖示，但例如較佳為接觸孔的透光區域T的1/2以上位於未被彩色濾光片的遮光層遮光的區域內。藉此，可更有效地提高畫素開口率。
＜接觸孔22a的形成條件的研究＞ 所述的第1實施形態～第4實施形態的半導體裝置中，藉由對接觸孔22a的傾斜角度α及閘極絕緣層14的過蝕刻量dt進行控制，從而可更有效地減小接觸部中的漏光。
本發明人進行研究的結果發現，例如藉由形成接觸孔22a時的蝕刻條件及各層的材料，可對接觸孔22a的傾斜角度α及閘極絕緣層14的過蝕刻量dt進行控制。以下，對本發明人的研究結果的一部分進行說明。
此處，改變蝕刻氣體（etching gas）、蝕刻時間而在不同的3種條件下進行乾式蝕刻，在層間絕緣層上形成接觸孔，分別求出傾斜角度α及過蝕刻量dt。以下表示用於研究的樣品（sample）的層間絕緣層及閘極絕緣層的材料。 層間絕緣層 上層：SiN膜（厚度：150 nm） 下層：SiO2 膜（厚度：300 nm） 閘極絕緣層 上層：SiO2 膜（厚度：50 nm） 下層：SiN膜（厚度：325 nm）
將對在不同的3個條件下形成接觸孔時的、接觸孔22a的傾斜角度α及閘極絕緣層14的過蝕刻量dt進行調查的結果示於表1。
[表1]
根據其結果可知的是，在乾式蝕刻的情況下，藉由蝕刻條件，可減小接觸孔側面的傾斜角度α。例如，可將傾斜角度α減小至15°以下（此處為12°）。另一方面，此時可知，閘極絕緣層的蝕刻量增加。
因而可確認：藉由對蝕刻條件進行控制，可控制接觸孔的錐形（taper）形狀、閘極絕緣層的蝕刻量。
另外，本研究中，是在針對SiN膜的蝕刻速率比針對SiO2 膜的蝕刻速率高的條件下進行。因此，不僅蝕刻至閘極絕緣層的上層，亦蝕刻至下層（SiN層）的一部分為止，過蝕刻量變大。另外，若選擇如針對SiO2 膜的蝕刻速率高般的條件，可將過蝕刻量抑制為例如閘極絕緣層的上層的厚度以下。 [產業上之可利用性]
本發明的實施形態可廣泛應用於具有氧化物半導體TFT的各種半導體裝置。例如亦應用於主動矩陣基板等電路基板、液晶顯示裝置、有機電致發光（EL）顯示裝置及無機電致發光顯示裝置、MEMS顯示裝置等顯示裝置、影像感測器（image sensor）裝置等攝像裝置、圖像輸入裝置、指紋讀取裝置、半導體記憶體等各種電子裝置。尤其可較佳地應用於高精細的液晶顯示裝置。
10‧‧‧氧化物半導體TFT 11‧‧‧基板 12‧‧‧閘極電極 14‧‧‧閘極絕緣層 14L‧‧‧下層 14U‧‧‧上層 16‧‧‧金屬氧化物層 16a‧‧‧金屬氧化物層的第1部分 16b‧‧‧金屬氧化物層的第2部分 18d‧‧‧汲極電極 18s‧‧‧源極電極 22‧‧‧層間絕緣層 22a‧‧‧接觸孔 24‧‧‧透明導電層（下部透明導電層） 26‧‧‧絕緣層 28‧‧‧上部透明導電層 28E‧‧‧開口部（狹縫） 30‧‧‧配向膜 34‧‧‧閘極絕緣層中的在行方向上與金屬氧化物層的第2部分的邊緣鄰接的部分 35‧‧‧閘極絕緣層中的未與汲極電極相接觸的部分 100A、100B、200、300、400‧‧‧半導體裝置（TFT基板） 500‧‧‧顯示裝置 900‧‧‧對向基板 910、920‧‧‧偏光板 930‧‧‧液晶層 940‧‧‧背光單元 950‧‧‧彩色濾光片 960‧‧‧對向電極 1000‧‧‧TFT基板 dt‧‧‧閘極絕緣層的厚度之差（過蝕刻量） e1、e2‧‧‧邊緣 G‧‧‧閘極配線 i、ii‧‧‧直線 P1‧‧‧畫素間距（寬度） Pix‧‧‧畫素 r1、r2、r3‧‧‧重合面積 Ra‧‧‧開口區域 Rc‧‧‧接觸區域 Rd‧‧‧遮光區域 Rs‧‧‧金屬氧化物層中的位於接觸孔的開口區域內的部分 s‧‧‧間隔 S‧‧‧源極配線 T‧‧‧透光區域 t1、t2‧‧‧厚度 u1、w1、w2、z1、z2‧‧‧寬度 α‧‧‧傾斜角度 A-A'‧‧‧線 B-B'‧‧‧線
圖1（a）是第1實施形態的半導體裝置100A的示意平面圖，圖1（b）及圖1（c）分別為半導體裝置100A在A-A'線及B-B'線上的剖面圖。 圖2（a）及圖2（b）分別為例示畫素Pix中的氧化物半導體TFT10與接觸孔22a的配置關係的放大平面圖，圖2（a）表示TFT縱置結構，圖2（b）表示TFT橫置結構。 圖3（a）及圖3（b）分別為例示比較例1及比較例2的氧化物半導體TFT10與接觸孔22a的配置關係的放大平面圖，圖3（a）表示TFT縱置結構，圖3（b）表示TFT橫置結構。 圖4（a）及圖4（b）分別為例示畫素Pix中的氧化物半導體TFT10與接觸孔22a的另一配置關係的放大平面圖，圖4（a）表示TFT縱置結構，圖4（b）表示TFT橫置結構。 圖5是例示接觸孔22a內的汲極電極18d及金屬氧化物層16的配置的平面圖。 圖6是用於說明接觸孔22a的側面的傾斜角度的示意剖面圖。 圖7（a）是第1實施形態的另一半導體裝置100B的示意平面圖，圖7（b）及圖7（c）分別為半導體裝置100B在A-A'線及B-B'線上的剖面圖。 圖8（a1）～圖8（a4）分別為表示半導體裝置100B的製造方法的一例的步驟剖面圖，圖8（b1）～圖8（b4）分別為圖8（a1）～圖8（a4）所示的步驟中的平面圖。 圖9（a1）及圖9（a2）分別為表示半導體裝置100B的製造方法的一例的步驟剖面圖，圖9（b1）及圖9（b2）分別為圖9（a1）及圖9（a2）所示的步驟中的平面圖，圖9（c1）是圖9（b1）所示的步驟中的沿著B-B'線的剖面圖。 圖10（a）及圖10（b）分別為第2實施形態的半導體裝置200的示意平面圖及剖面圖。 圖11是例示半導體裝置200中的接觸部的放大平面圖。 圖12（a）及圖12（b）分別為第3實施形態的半導體裝置300的示意平面圖及剖面圖。 圖13（a）及圖13（b）分別為第4實施形態的半導體裝置400的示意平面圖及剖面圖。 圖14是例示半導體裝置400中的接觸部的放大平面圖。 圖15（a）是例示第5實施形態的液晶顯示裝置500的示意剖面圖，圖15（b）是表示一畫素內的接觸部的放大剖面圖。 圖16是例示接觸孔的階差與顯示的黑亮度的關係的圖表。 圖17（a）及圖17（b）分別為對TFT橫置結構及TFT縱置結構中的源極-汲極間的寄生電容進行說明的平面圖。 圖18是表示TFT橫置結構及TFT縱置結構中的TFT的臨限值變化的圖表。 圖19（a）及圖19（b）是例示參考例的TFT基板1000的剖面圖及平面圖。
16‧‧‧金屬氧化物層
16a‧‧‧金屬氧化物層的第1部分
16b‧‧‧金屬氧化物層的第2部分
18d‧‧‧汲極電極
18s‧‧‧源極電極
22a‧‧‧接觸孔
24‧‧‧透明導電層(下部透明導電層)
100A‧‧‧半導體裝置(TFT基板)
e1、e2‧‧‧邊緣
G‧‧‧閘極配線
Pix‧‧‧畫素
S‧‧‧源極配線
A-A'‧‧‧線
B-B'‧‧‧線

Claims (20)

  1. 一種半導體裝置，具備基板、在所述基板上沿第1方向及第2方向排列成矩陣狀的多個畫素、沿所述第1方向延伸的多條閘極配線、以及沿所述第2方向延伸的多條源極配線，其中， 所述多個畫素分別包括： 薄膜電晶體，由所述基板所支持，且包含閘極電極、金屬氧化物層、形成於所述閘極電極及所述金屬氧化物層之間的閘極絕緣層、及以與所述金屬氧化物層相接觸的方式而配置的源極電極及汲極電極； 層間絕緣層，覆蓋所述薄膜電晶體；以及 透明導電層，形成於所述層間絕緣層上， 所述閘極電極連接於所述多條閘極配線中的任一條，所述源極電極連接於所述多條源極配線中的任一條， 所述金屬氧化物層包含隔著所述閘極絕緣層而與所述閘極電極重合的第1部分、及不與所述閘極電極重合的第2部分，所述第1部分包含在從所述基板的法線方向觀察時位於所述源極電極與所述汲極電極之間的部分，所述第2部分在從所述基板的法線方向觀察時，橫切所述汲極電極中的與所述第1部分側的邊緣不同的邊緣， 所述層間絕緣層具有接觸孔，所述接觸孔是以在從所述基板的法線方向觀察時，與所述汲極電極的一部分及所述金屬氧化物層的所述第2部分的至少一部分重合的方式而配置， 所述透明導電層在所述接觸孔內，與所述汲極電極、所述金屬氧化物層的所述第2部分及所述閘極絕緣層相接觸。
  2. 如申請專利範圍第1項所述的半導體裝置，其中， 所述金屬氧化物層的所述第2部分中的所述第1方向的寬度小於所述接觸孔的所述第1方向的寬度。
  3. 如申請專利範圍第1項或第2項所述的半導體裝置，其中， 從所述基板的法線方向觀察時，所述薄膜電晶體與所述接觸孔沿所述第2方向排列。
  4. 如申請專利範圍第1項至第3項中任一項所述的半導體裝置，其中， 從所述基板的法線方向觀察時，所述薄膜電晶體的所述源極電極、所述金屬氧化物層的第1部分及所述汲極電極沿所述第2方向依序排列。
  5. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中， 所述閘極絕緣層中的與所述透明導電層相接觸的部分的厚度小於其他部分的厚度。
  6. 如申請專利範圍第1項至第5項中任一項所述的半導體裝置，其中， 從所述層間絕緣層的上表面，直至所述閘極絕緣層表面中的與所述透明導電層相接觸的部分為止的深度為1 μm以下。
  7. 如申請專利範圍第1項至第6項中任一項所述的半導體裝置，其中， 所述層間絕緣層不包含有機絕緣層。
  8. 如申請專利範圍第1項至第7項中任一項所述的半導體裝置，其中， 所述金屬氧化物層以在從所述基板的法線方向觀察時，沿所述第2方向橫切所述接觸孔的方式而延伸。
  9. 如申請專利範圍第1項至第7項中任一項所述的半導體裝置，其中， 從所述基板的法線方向觀察時，所述金屬氧化物層中的與所述接觸孔重合的部分在所述第2方向上的寬度，小於所述接觸孔在所述第2方向上的寬度。
  10. 如申請專利範圍第1項至第9項中任一項所述的半導體裝置，其中， 所述金屬氧化物層的所述第1部分包含半導體區域，所述第2部分包含電阻比所述半導體區域低的低電阻區域。
  11. 如申請專利範圍第1項至第10項中任一項所述的半導體裝置，更包括： 另一透明導電層，隔著介電質層而配置於所述透明導電層之上， 所述透明導電層作為畫素電極發揮功能， 所述另一透明導電層作為共用電極發揮功能。
  12. 如申請專利範圍第1項至第11項中任一項所述的半導體裝置，其中， 所述金屬氧化物層包含In-Ga-Zn-O系氧化物。
  13. 如申請專利範圍第12項所述的半導體裝置，其中， 所述In-Ga-Zn-O系氧化物包含結晶質部分。
  14. 一種顯示裝置，包括： 如申請專利範圍第1項至第13項中任一項所述的半導體裝置； 對向基板，以與所述半導體裝置對向的方式而配置； 液晶層，配置於所述對向基板與所述半導體裝置之間；以及 配向膜，配置於所述半導體裝置與所述液晶層之間， 所述配向膜為光配向膜，所述光配向膜的一部分是配置於所述接觸孔內。
  15. 一種半導體裝置的製造方法，包括： 步驟（a），在基板上形成閘極電極及閘極配線； 步驟（b），形成覆蓋所述閘極電極及所述閘極配線的閘極絕緣層； 步驟（c），在所述閘極絕緣層上形成氧化物半導體膜，並對所述氧化物半導體膜進行圖案化，藉此獲得隔著所述閘極絕緣層而與所述閘極電極局部重合的金屬氧化物層； 步驟（d），是形成與所述金屬氧化物層的上表面相接觸的源極電極及汲極電極的步驟，從所述基板的法線方向觀察時，所述金屬氧化物層的與所述閘極電極重合的部分的至少一部分成為位於所述源極電極與所述汲極電極之間的第1部分，所述金屬氧化物層的不與所述閘極電極重合的部分的至少一部分成為從所述汲極電極中的與所述第1部分側的邊緣不同的邊緣延伸的第2部分； 步驟（e），形成覆蓋所述金屬氧化物層、所述源極電極及所述汲極電極的層間絕緣層； 步驟（f），在所述層間絕緣層上形成接觸孔，所述接觸孔使所述金屬氧化物層的所述第2部分的至少一部分、所述汲極電極的一部分及所述閘極絕緣層的一部分露出；以及 步驟（g），是在所述層間絕緣層上及所述接觸孔內形成透明導電層的步驟，所述透明導電層在所述接觸孔內，與所述汲極電極、所述金屬氧化物層的所述第2部分及所述閘極絕緣層直接接觸。
  16. 如申請專利範圍第15項所述的半導體裝置的製造方法，其中， 所述氧化物半導體膜包含In-Ga-Zn-O系的半導體。
  17. 如申請專利範圍第16項所述的半導體裝置的製造方法，其中， 所述In-Ga-Zn-O系的半導體包含結晶質部分。
  18. 一種半導體裝置，具備基板、在所述基板上沿第1方向及第2方向排列成矩陣狀的多個畫素、沿所述第1方向延伸的多條閘極配線、以及沿所述第2方向延伸的多條源極配線，其中， 所述多個畫素分別包括： 薄膜電晶體，由所述基板所支持，且包含閘極電極、覆蓋所述閘極電極的閘極絕緣層、形成於所述閘極絕緣層上的金屬氧化物層、以及以與所述金屬氧化物層的上表面相接觸的方式而配置的源極電極及汲極電極； 層間絕緣層，覆蓋所述薄膜電晶體；以及 透明導電層，形成於所述層間絕緣層上， 所述閘極電極連接於所述多條閘極配線中的任一條，所述源極電極連接於所述多條源極配線中的任一條， 所述金屬氧化物層包含隔著所述閘極絕緣層而與所述閘極電極重合的第1部分、及不與所述閘極電極重合的第2部分，所述第1部分包含在從所述基板的法線方向觀察時位於所述源極電極與所述汲極電極之間的部分， 所述層間絕緣層具有接觸孔，所述接觸孔是以在從所述基板的法線方向觀察時，與所述汲極電極的一部分重合的方式而配置， 所述透明導電層在所述接觸孔內，與所述汲極電極及所述閘極絕緣層相接觸。
  19. 如申請專利範圍第18項所述的半導體裝置，其中， 從所述基板的法線方向觀察時，所述源極電極、所述金屬氧化物層的所述第1部分、所述汲極電極及所述接觸孔沿所述第2方向依序排列。
  20. 如申請專利範圍第18項或第19項所述的半導體裝置，其中， 從所述基板的法線方向觀察時，所述汲極電極中的與所述透明導電層重合的部分的所述第1方向的寬度、及所述金屬氧化物層的所述第2部分的所述第1方向的寬度，均小於所述接觸孔的所述第1方向的寬度。
TW104143673A 2014-12-26 2015-12-25 半導體裝置、顯示裝置以及半導體裝置的製造方法 TW201635555A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014264801 2014-12-26

Publications (1)

Publication Number Publication Date
TW201635555A true TW201635555A (zh) 2016-10-01

Family

ID=56150244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143673A TW201635555A (zh) 2014-12-26 2015-12-25 半導體裝置、顯示裝置以及半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US10386684B2 (zh)
TW (1) TW201635555A (zh)
WO (1) WO2016104216A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755982B (zh) * 2020-12-18 2022-02-21 源奇科技股份有限公司 可調式光投射裝置及控光元件
TWI756806B (zh) * 2020-08-31 2022-03-01 友達光電股份有限公司 顯示裝置
US11415841B2 (en) 2020-12-03 2022-08-16 Liqxtal Technology Inc. Tunable light projector and light control element

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6758208B2 (ja) 2017-01-26 2020-09-23 三菱電機株式会社 液晶表示装置およびｔｆｔアレイ基板の製造方法
CN206628470U (zh) * 2017-03-16 2017-11-10 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN109190563B (zh) 2018-09-05 2022-02-25 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20020083249A (ko) 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP5303119B2 (ja) * 2007-06-05 2013-10-02 株式会社ジャパンディスプレイ 半導体装置
JP5602450B2 (ja) * 2010-02-12 2014-10-08 三菱電機株式会社 薄膜トランジスタ、その製造方法、及び表示装置
CN102986012B (zh) 2010-07-09 2014-07-30 夏普株式会社 薄膜晶体管基板及其制造方法和液晶显示面板
JP5966328B2 (ja) 2011-11-16 2016-08-10 Jsr株式会社 アレイ基板、液晶表示素子およびアレイ基板の製造方法
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP6002478B2 (ja) * 2012-07-04 2016-10-05 株式会社ジャパンディスプレイ 液晶表示装置
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
JP6124668B2 (ja) 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN105814481B (zh) * 2013-12-10 2018-09-18 夏普株式会社 半导体装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756806B (zh) * 2020-08-31 2022-03-01 友達光電股份有限公司 顯示裝置
US11415841B2 (en) 2020-12-03 2022-08-16 Liqxtal Technology Inc. Tunable light projector and light control element
TWI755982B (zh) * 2020-12-18 2022-02-21 源奇科技股份有限公司 可調式光投射裝置及控光元件

Also Published As

Publication number Publication date
US20180259820A1 (en) 2018-09-13
US10386684B2 (en) 2019-08-20
WO2016104216A1 (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
TWI600165B (zh) 半導體裝置及其製造方法
CN108140675B (zh) 半导体装置及其制造方法
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
TWI538210B (zh) 半導體裝置及其製造方法
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
US9583510B2 (en) Semiconductor device, display device, and method for manufacturing semiconductor device
US9608008B2 (en) Active matrix substrate and method for producing same
US11302718B2 (en) Active matrix substrate and production method therefor
TW201626580A (zh) 半導體裝置及其製造方法
CN107851668B (zh) 半导体装置及其制造方法
KR101428940B1 (ko) 표시 장치 및 그 제조 방법
JP6218923B2 (ja) 半導体装置およびその製造方法
US10243083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
CN111755507B (zh) 有源矩阵基板及其制造方法
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
WO2018061851A1 (ja) アクティブマトリクス基板およびその製造方法
CN107004603B (zh) 半导体装置及其制造方法
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置
JP2023153641A (ja) アクティブマトリクス基板およびその製造方法
JP2024001482A (ja) アクティブマトリクス基板および表示装置