TWI471949B - 薄膜電晶體基板與顯示器 - Google Patents

薄膜電晶體基板與顯示器 Download PDF

Info

Publication number
TWI471949B
TWI471949B TW101142761A TW101142761A TWI471949B TW I471949 B TWI471949 B TW I471949B TW 101142761 A TW101142761 A TW 101142761A TW 101142761 A TW101142761 A TW 101142761A TW I471949 B TWI471949 B TW I471949B
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
transistor substrate
active layer
Prior art date
Application number
TW101142761A
Other languages
English (en)
Other versions
TW201421586A (zh
Inventor
Chia Hao Tsai
Chih Lung Lin
Original Assignee
Innocom Tech Shenzhen Co Ltd
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innocom Tech Shenzhen Co Ltd, Chimei Innolux Corp filed Critical Innocom Tech Shenzhen Co Ltd
Priority to TW101142761A priority Critical patent/TWI471949B/zh
Priority to US14/079,316 priority patent/US9123587B2/en
Publication of TW201421586A publication Critical patent/TW201421586A/zh
Application granted granted Critical
Publication of TWI471949B publication Critical patent/TWI471949B/zh
Priority to US14/821,158 priority patent/US9601584B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Description

薄膜電晶體基板與顯示器
本發明有關於薄膜電晶體，且特別是有關於薄膜電晶體基板以及顯示器。
隨著顯示科技的日益進步，人們藉著顯示器的輔助可使生活更加便利，為求顯示器輕、薄之特性，促使平面顯示器(flat panel display，FPD)成為目前的主流。在諸多平面顯示器中，液晶顯示器(liquid crystal display，LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此，液晶顯示器深受消費者歡迎。
液晶顯示器主要是由薄膜電晶體基板、彩色濾光基板與位於兩基板之間的液晶層所構成。薄膜電晶體基板具有多個薄膜電晶體分別位於多個畫素中。
目前液晶顯示器是朝向提高解析度的方向發展，然而，受限於目前微影技術的解析度極限，薄膜電晶體中的源極與汲極之間的距離無法縮小，因此，薄膜電晶體的尺寸無法縮小，以致於當提高解析度(亦即，縮小各畫素的尺寸)時，畫素的開口率會大幅下降。因此，如何縮小薄膜電晶體的尺寸是當前相當重要的課題。
本發明一實施例提供一種薄膜電晶體基板，包括：一 基板；一閘極，位於基板上；一閘絕緣層，位於基板上且覆蓋閘極；一主動層，配置於閘絕緣層上，且位於閘極上方；一蝕刻停止層，位於主動層上；一源極，配置於蝕刻停止層上，並電性連接主動層；一第一絕緣層，配置於蝕刻停止層上並覆蓋源極；以及一透明電極，包括相連的一汲極與一畫素電極，其中汲極係貫穿第一絕緣層與蝕刻停止層並直接接觸主動層，以電性連接主動層，畫素電極係位於第一絕緣層上。
本發明一實施例提供一種顯示器，包括：一薄膜電晶體基板；一基板，與薄膜電晶體基板相對設置；以及一顯示介質，形成於薄膜電晶體基板與基板之間。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中，實施例之形狀或是厚度可能擴大，以簡化或是突顯其特徵。再者，圖中未繪示或描述之元件， 可為所屬技術領域中具有通常知識者所知的任意形式。
第1圖繪示本發明一實施例之薄膜電晶體基板的剖面圖。第2圖繪示第1圖之薄膜電晶體基板的上視圖，第1圖係繪示第2圖之薄膜電晶體基板之沿I-I’線段的剖面圖。值得注意的是，為使圖示較為簡單易懂，第2圖僅繪示源極、透明電極(包括汲極與畫素電極)、主動層、以及第二絕緣層。
請同時參照第1、2圖，本實施例之薄膜電晶體基板100係包括一基板110、一閘極120、一閘絕緣層130、一主動層140、一蝕刻停止層150、一源極160、一第一絕緣層170、以及一透明電極180。閘極120位於基板110上。閘絕緣層130位於基板110上且覆蓋閘極120。
主動層140配置於閘絕緣層130上，且位於閘極120上方。主動層140的材質例如包括金屬氧化物半導體(例如銦鎵鋅氧化物)。蝕刻停止層150位於主動層140上。源極160配置於蝕刻停止層150上，並貫穿蝕刻停止層150而接觸主動層140，以電性連接主動層140。源極160的材質例如包括金屬，例如銅或鋁。
第一絕緣層170配置於蝕刻停止層150上並覆蓋源極160。在一實施例中，薄膜電晶體基板100更包括一平坦層210、一共用電極220、以及一第二絕緣層230，其中平坦層210配置於第一絕緣層170上。共用電極220配置於平坦層210上，第二絕緣層230配置於平坦層210上並覆蓋共用電極220。
透明電極180包括相連的一汲極182與一畫素電極 184。汲極182係貫穿第二絕緣層230、平坦層210、第一絕緣層170與蝕刻停止層150並直接接觸主動層140，以電性連接主動層140。畫素電極184係位於第二絕緣層230上並與共用電極220重疊。透明電極180的材質係為金屬氧化物(例如銦錫氧化物)。
在一實施例中，源極160之直接接觸主動層140的部分與汲極182之直接接觸主動層140的部分的間距D1約為2微米至10微米。舉例來說，間距D1約為3至8微米。
值得注意的是，先前技術的源極及汲極皆為金屬層，且為同一道微影製程(或微影蝕刻製程)中形成，因此，開口之間的間距會受到微影技術的解析度極限的限制，故先前技術中此間距通常約為8.5微米。
在一實施例中，主動層140的寬度W1約為12至35微米。舉例來說，主動層140的寬度W1約為13至24微米。值得注意的是，由於先前技術會受到微影技術的解析度極限的限制，故先前技術中此寬度通常約為24.5微米。
以下將描述本實施例之薄膜電晶體基板100的其中一種製作方法。
首先，在基板110上依序形成閘極120、覆蓋閘極120的閘絕緣層130、以及位於閘絕緣層130上的主動層140。接著，在閘絕緣層130上形成覆蓋主動層140的蝕刻停止層150，並圖案化蝕刻停止層150，以形成暴露出主動層140的開口152。
然後，在蝕刻停止層150上形成源極160，源極160係通過開口152接觸主動層140，以電性連接主動層140。 之後，在蝕刻停止層150上形成第一絕緣層170，第一絕緣層170係覆蓋源極160。接著，在第一絕緣層170上形成平坦層210，並在平坦層210上形成共用電極220。然後，並在平坦層210上形成覆蓋共用電極220的第二絕緣層230。
之後，形成貫穿第二絕緣層230、平坦層210、第一絕緣層170與蝕刻停止層150的貫孔T。接著，在第二絕緣層230上形成透明電極180，透明電極180係延伸入貫孔T中以直接接觸主動層140，進而電性連接主動層140。
值得注意的是，本實施例是以單一製程步驟形成兼具汲極與畫素電極之功能的透明電極180來取代習知技術中以不同製程步驟形成的汲極與畫素電極，因此，本實施例可簡化製程步驟並可避免汲極與畫素電極對位不準的問題。
此外，本實施例之用以容置源極160的開口152以及用以容置汲極182的貫孔T是在不同的微影製程(或微影蝕刻製程)中形成，因此，開口152與貫孔T之間的間距D1不會受到微影技術的解析度極限的限制，而可大幅縮小間距D1，進而縮小主動層140的寬度W1。
縮小間距D1就等同於縮小通道長度(channel length)，故可有效提升薄膜電晶體的充電能力。縮小主動層140的寬度W1就等同於可縮小薄膜電晶體的整體尺寸，故可提升畫素的開口率、或是可應用於更高解析度的顯示面板中。
再者，本實施例之透明電極180的材質可採用金屬氧 化物(例如銦錫氧化物)，且主動層140的材質可採用金屬氧化物半導體(例如銦鎵鋅氧化物)，因此，透明電極180與主動層140之間可形成歐姆接觸，而有效降低兩者之間的接觸電阻。
第3圖繪示本發明一實施例之薄膜電晶體基板的剖面圖。第4圖繪示第3圖之薄膜電晶體基板的上視圖，第3圖係繪示第4圖之薄膜電晶體基板之沿I-I’線段的剖面圖。值得注意的是，為使圖示較為簡單易懂，第4圖僅繪示源極、透明電極(包括汲極與畫素電極)、主動層、第二絕緣層、導電層、以及共用電極。
請同時參照第3、4圖，本實施例之薄膜電晶體基板300相似於第1、2圖之薄膜電晶體基板100，兩者的主要差異之處在於本實施例之薄膜電晶體基板300之源極160a係配置於蝕刻停止層150上而並未貫穿蝕刻停止層150，且一導電層310配置於第一絕緣層170上，並貫穿第一絕緣層170與蝕刻停止層150，以直接接觸並電性連接主動層140與源極160a。導電層310的材質例如為透明金屬氧化物。在一實施例中，源極160a與主動層140可部分重疊。
在一實施例中，薄膜電晶體基板300可更包括一平坦層210、一共用電極220、以及一第二絕緣層230，平坦層210配置於第一絕緣層170上，共用電極220配置於平坦層210上，第二絕緣層230配置於平坦層210上並覆蓋共用電極220與導電層310。
此時，導電層310係配置於平坦層210上，並貫穿平坦層210、第一絕緣層170與蝕刻停止層150。在一實施例 中，共用電極220與導電層310係為於同一製程步驟中製得的膜層，因此，共用電極220與導電層310的材質相同。汲極182係貫穿第二絕緣層230、平坦層210、第一絕緣層170與蝕刻停止層150，畫素電極184係位於第二絕緣層230上並與共用電極220重疊。
在一實施例中，導電層310之直接接觸主動層140的部分與汲極182之直接接觸主動層140的部分的間距D2約為1.5微米至10微米。舉例來說，間距D2約為2.5微米至8微米。在一實施例中，主動層140的寬度W2約為9.5微米至30微米。舉例來說，主動層140的寬度W2約為11微米至24微米。
以下將描述本實施例之薄膜電晶體基板300的其中一種製作方法。
首先，在基板110上依序形成閘極120、覆蓋閘極120的閘絕緣層130、以及位於閘絕緣層130上的主動層140。接著，在閘絕緣層130上形成覆蓋主動層140的蝕刻停止層150。
然後，在蝕刻停止層150上形成源極160a。之後，在蝕刻停止層150上形成第一絕緣層170，第一絕緣層170係覆蓋源極160a。接著，在第一絕緣層170上形成平坦層210。然後，圖案化平坦層210，以於平坦層210中形成一開口212，開口212暴露出第一絕緣層170之位於主動層140上方的部份。
之後，形成貫穿第一絕緣層170與蝕刻停止層150的貫孔T1，貫孔T1同時暴露出源極160a與主動層140。然 後，在平坦層210與第一絕緣層170上形成一導電層(未繪示)，並圖案化導電層，以形成位於平坦層210上的共用電極220以及位於第一絕緣層170上的導電層310，導電層310可延伸入貫孔T1中以直接接觸並電性連接源極160a與主動層140。在一實施例中，導電層310可更形成於平坦層210上。由於共用電極220與導電層310係為於同一製程步驟中製得的膜層，因此，共用電極220與導電層310的材質相同。
然後，在平坦層210上與開口212暴露出的第一絕緣層170上形成覆蓋共用電極220與導電層310的第二絕緣層230。接著，形成貫穿第二絕緣層230、第一絕緣層170、以及蝕刻停止層150的貫孔T2。然後，在第二絕緣層230上形成透明電極180，透明電極180係延伸入貫孔T2中以直接接觸並電性連接主動層140，透明電極180包括汲極182與畫素電極184。換言之，汲極182與畫素電極184係為於同一製程步驟中製得的膜層。
第5圖繪示本發明一實施例之顯示器的剖面圖。請參照第5圖，本實施例之顯示器500包括一薄膜電晶體基板510、一基板520以及一夾於薄膜電晶體基板510與基板520之間的顯示介質530。薄膜電晶體基板510可為前述第1~4圖所示之薄膜電晶體基板，顯示介質530可為液晶層或有機發光層。基板520例如為彩色濾光基板或是透明基板。
綜上所述，本發明藉由形成兼具汲極與畫素電極之功能的透明電極來簡化製程步驟以及避免汲極與畫素電極對 位不準的問題。
此外，本發明之用以容置源極的開口以及用以容置汲極的貫孔是在不同的微影製程(或微影蝕刻製程)中形成，因此，開口與貫孔之間的間距不會受到微影技術的解析度極限的限制，故可大幅縮小開口與貫孔之間的間距以及主動層的寬度，進而提升薄膜電晶體的充電能力、畫素的開口率、或是可應用於更高解析度的顯示面板中。
再者，本發明之透明電極的材質可採用金屬氧化物，且主動層的材質可採用金屬氧化物半導體，因此，透明電極與主動層之間可形成歐姆接觸，而有效降低兩者之間的接觸電阻。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300‧‧‧薄膜電晶體基板
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘絕緣層
140‧‧‧主動層
150‧‧‧蝕刻停止層
152、212‧‧‧開口
160、160a‧‧‧源極
170‧‧‧第一絕緣層
180‧‧‧透明電極
182‧‧‧汲極
184‧‧‧畫素電極
210‧‧‧平坦層
220‧‧‧共用電極
230‧‧‧第二絕緣層
310‧‧‧導電層
500‧‧‧顯示器
510‧‧‧薄膜電晶體基板
520‧‧‧基板
530‧‧‧顯示介質
D1、D2‧‧‧間距
T、T1、T2‧‧‧貫孔
W1、W2‧‧‧寬度
第1圖繪示本發明一實施例之薄膜電晶體基板的剖面圖。
第2圖繪示第1圖之薄膜電晶體基板的上視圖，第1圖係繪示第2圖之薄膜電晶體基板之沿I-I’線段的剖面圖。
第3圖繪示本發明一實施例之薄膜電晶體基板的剖面圖。
第4圖繪示第3圖之薄膜電晶體基板的上視圖，第3圖係繪示第4圖之薄膜電晶體基板之沿I-I’線段的剖面圖。
第5圖繪示本發明一實施例之顯示器的剖面圖。
100‧‧‧薄膜電晶體基板
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘絕緣層
140‧‧‧主動層
150‧‧‧蝕刻停止層
152‧‧‧開口
160‧‧‧源極
170‧‧‧第一絕緣層
180‧‧‧透明電極
182‧‧‧汲極
184‧‧‧畫素電極
210‧‧‧平坦層
220‧‧‧共用電極
230‧‧‧第二絕緣層
D1‧‧‧間距
T‧‧‧貫孔
W1‧‧‧寬度

Claims (20)

  1. 一種薄膜電晶體基板，包括：一基板；一閘極，位於該基板上；一閘絕緣層，位於該基板上且覆蓋該閘極；一主動層，配置於該閘絕緣層上，且位於該閘極上方；一蝕刻停止層，位於該主動層上；一源極，配置於該蝕刻停止層上，並電性連接該主動層；一第一絕緣層，配置於該蝕刻停止層上並覆蓋該源極；以及一透明電極，包括相連的一汲極與一畫素電極，其中該汲極係貫穿該第一絕緣層與該蝕刻停止層並接觸該主動層，以電性連接該主動層，該畫素電極係位於該第一絕緣層上。
  2. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該汲極與該畫素電極係為於同一製程步驟中製得的膜層。
  3. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該源極係貫穿該蝕刻停止層而接觸該主動層。
  4. 如申請專利範圍第3項所述之薄膜電晶體基板，更包括：一平坦層，配置於該第一絕緣層上；一共用電極，配置於該平坦層上；以及 一第二絕緣層，配置於該平坦層上並覆蓋該共用電極，其中該汲極係貫穿該第二絕緣層、該平坦層、該第一絕緣層與該蝕刻停止層，該畫素電極係位於該第二絕緣層上。
  5. 如申請專利範圍第3項所述之薄膜電晶體基板，其中該源極之接觸該主動層的部分與該汲極之接觸該主動層的部分的間距為2微米至10微米。
  6. 如申請專利範圍第5項所述之薄膜電晶體基板，其中該源極之接觸該主動層的部分與該汲極之接觸該主動層的部分的間距為3微米至8微米。
  7. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該主動層的寬度為12微米至35微米。
  8. 如申請專利範圍第7項所述之薄膜電晶體基板，其中該主動層的寬度為13微米至24微米。
  9. 如申請專利範圍第1項所述之薄膜電晶體基板，更包括：一導電層，配置於該第一絕緣層上，並貫穿該第一絕緣層與該蝕刻停止層，以接觸該主動層並電性連接該主動層與該源極。
  10. 如申請專利範圍第9項所述之薄膜電晶體基板，其中該源極與該主動層部分重疊。
  11. 如申請專利範圍第9項所述之薄膜電晶體基板，更包括：一平坦層，配置於該第一絕緣層上，其中該導電層係配置於該平坦層上，並貫穿該平坦層、該第一絕緣層與該 蝕刻停止層；一共用電極，配置於該平坦層上，該共用電極與該導電層係為於同一製程步驟中製得的膜層；以及一第二絕緣層，配置於該平坦層上並覆蓋該共用電極與該導電層，其中該汲極係貫穿該第二絕緣層、該平坦層、該第一絕緣層與該蝕刻停止層，該畫素電極係位於該第二絕緣層上。
  12. 如申請專利範圍第9項所述之薄膜電晶體基板，其中該導電層之直接接觸該主動層的部分與該汲極之直接接觸該主動層的部分的間距為1.5微米至10微米。
  13. 如申請專利範圍第12項所述之薄膜電晶體基板，其中該導電層之直接接觸該主動層的部分與該汲極之直接接觸該主動層的部分的間距為2.5微米至8微米。
  14. 如申請專利範圍第9項所述之薄膜電晶體基板，其中該導電層的材質係為透明金屬氧化物。
  15. 如申請專利範圍第9項所述之薄膜電晶體基板，其中該主動層的寬度為9.5微米至30微米。
  16. 如申請專利範圍第15項所述之薄膜電晶體基板，其中該主動層的寬度為11微米至24微米。
  17. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該主動層的材質包括金屬氧化物半導體，該透明電極的材質包括金屬氧化物。
  18. 如申請專利範圍第17項所述之薄膜電晶體基板，其中該主動層的材質係為銦鎵鋅氧化物，該透明電極的材質係為銦錫氧化物。
  19. 一種顯示器，包括：一如申請專利範圍第1項所述之薄膜電晶體基板；一基板，與該薄膜電晶體基板相對設置；以及一顯示介質，形成於該薄膜電晶體基板與該基板之間。
  20. 如申請專利範圍第19項所述之顯示器，其中該顯示介質係為一液晶層或一有機發光層。
TW101142761A 2012-11-16 2012-11-16 薄膜電晶體基板與顯示器 TWI471949B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101142761A TWI471949B (zh) 2012-11-16 2012-11-16 薄膜電晶體基板與顯示器
US14/079,316 US9123587B2 (en) 2012-11-16 2013-11-13 Thin-film transistor substrate and display
US14/821,158 US9601584B2 (en) 2012-11-16 2015-08-07 Thin-film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101142761A TWI471949B (zh) 2012-11-16 2012-11-16 薄膜電晶體基板與顯示器

Publications (2)

Publication Number Publication Date
TW201421586A TW201421586A (zh) 2014-06-01
TWI471949B true TWI471949B (zh) 2015-02-01

Family

ID=50727609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142761A TWI471949B (zh) 2012-11-16 2012-11-16 薄膜電晶體基板與顯示器

Country Status (2)

Country Link
US (2) US9123587B2 (zh)
TW (1) TWI471949B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157695B (zh) 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104167447B (zh) * 2014-07-22 2016-09-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN105575973B (zh) * 2014-10-15 2019-01-04 群创光电股份有限公司 薄膜晶体管基板与显示器
WO2016104216A1 (ja) * 2014-12-26 2016-06-30 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
JP2016146422A (ja) * 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104915054B (zh) * 2015-05-14 2019-10-15 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
WO2017018416A1 (ja) * 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
JP7064309B2 (ja) * 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置
JP2019169606A (ja) * 2018-03-23 2019-10-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR20210022206A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN116207109A (zh) * 2019-11-12 2023-06-02 群创光电股份有限公司 电子装置
WO2024113236A1 (zh) * 2022-11-30 2024-06-06 京东方科技集团股份有限公司 像素单元结构及其制备方法、显示面板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601569A (en) * 2004-04-02 2006-01-01 Mitsubishi Electric Corp Semitransparent liquid crystal display and its manufacturing method
TW200739226A (en) * 2005-12-26 2007-10-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US20100072467A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201036167A (en) * 2009-02-06 2010-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the semiconductor device
JP2011029304A (ja) * 2009-07-23 2011-02-10 Seiko Epson Corp 半導体装置、半導体装置の製造方法、および電子機器
US20110205195A1 (en) * 2010-02-19 2011-08-25 Seiko Epson Corporation Electrophoretic display and electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
CN1945811A (zh) 2005-10-09 2007-04-11 中华映管股份有限公司 一种有源矩阵有机发光二极管面板的制作方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
CN102082179A (zh) 2010-11-04 2011-06-01 友达光电股份有限公司 薄膜晶体管与具有此薄膜晶体管的像素结构
CN102569187B (zh) 2011-12-21 2014-08-06 深圳市华星光电技术有限公司 一种低温多晶硅显示装置及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601569A (en) * 2004-04-02 2006-01-01 Mitsubishi Electric Corp Semitransparent liquid crystal display and its manufacturing method
TW200739226A (en) * 2005-12-26 2007-10-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US20100072467A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201036167A (en) * 2009-02-06 2010-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the semiconductor device
JP2011029304A (ja) * 2009-07-23 2011-02-10 Seiko Epson Corp 半導体装置、半導体装置の製造方法、および電子機器
US20110205195A1 (en) * 2010-02-19 2011-08-25 Seiko Epson Corporation Electrophoretic display and electronic device

Also Published As

Publication number Publication date
US20150349067A1 (en) 2015-12-03
US9601584B2 (en) 2017-03-21
US20140139774A1 (en) 2014-05-22
TW201421586A (zh) 2014-06-01
US9123587B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
TWI471949B (zh) 薄膜電晶體基板與顯示器
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US9012271B2 (en) Thin film transistor array substrate and method of manufacturing the same
WO2015186619A1 (ja) 半導体装置、表示装置及び半導体装置の製造方法
US20110013130A1 (en) Ffs type tft-lcd array substrate and manufacturing method thereof
JP4772395B2 (ja) 電気光学表示装置およびその製造方法
TW200925750A (en) Liquid crystal display device and method of making the same
TWI477869B (zh) 顯示面板之陣列基板及其製作方法
US10483285B2 (en) Element substrate and display device
US9159867B2 (en) Array substrate, manufacturing method thereof, and display device
WO2020238640A1 (zh) 一种显示基板及其制作方法、显示装置
US9166097B2 (en) Thin film transistor substrate and manufacturing method thereof, display
WO2017008333A1 (zh) Tft基板结构的制作方法
TWI548924B (zh) 顯示面板以及顯示裝置
WO2014015617A1 (zh) 阵列基板及显示装置
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
US8614443B2 (en) Display apparatus and method of manufacturing the same
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
KR102084398B1 (ko) 액정표시장치 및 그 제조방법
TW201403826A (zh) 顯示器
WO2018040795A1 (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
WO2018040159A1 (zh) 阵列基板及其制作方法、液晶面板
TWI553880B (zh) 薄膜電晶體基板及其製作方法及顯示器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees