KR102084398B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR102084398B1
KR102084398B1 KR1020130126761A KR20130126761A KR102084398B1 KR 102084398 B1 KR102084398 B1 KR 102084398B1 KR 1020130126761 A KR1020130126761 A KR 1020130126761A KR 20130126761 A KR20130126761 A KR 20130126761A KR 102084398 B1 KR102084398 B1 KR 102084398B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
electrode
active layer
liquid crystal
Prior art date
Application number
KR1020130126761A
Other languages
English (en)
Other versions
KR20150047033A (ko
Inventor
김용일
정호영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130126761A priority Critical patent/KR102084398B1/ko
Publication of KR20150047033A publication Critical patent/KR20150047033A/ko
Application granted granted Critical
Publication of KR102084398B1 publication Critical patent/KR102084398B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명의 액정표시장치 및 그 제조방법은 고화질, 고성능 디스플레이를 위한 박막 트랜지스터 온 컬러필터(TFT on Color Filter; TOC) 구조의 액정표시장치에 있어, 압축응력(compressive stress)을 갖는 무기막의 제 2 버퍼층을 아일랜드 형태로 패터닝함으로써 인장응력(tensile stress)을 갖는 컬러필터층 상부의 유기막과 상기 무기막 사이의 스트레스 차이를 저감하기 위한 것으로, 제 1 기판 위에 형성된 블랙매트릭스; 상기 블랙매트릭스가 형성된 제 1 기판 위에 형성된 컬러필터; 상기 컬러필터가 형성된 제 1 기판 위에 형성된 오버코트층; 상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 형성된 제 1 버퍼층; 상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지도록 형성되되, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층; 상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 층간절연막; 상기 층간절연막이 형성된 제 1 기판 위에 형성되되, 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극과 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 형성된 보호막; 상기 보호막이 형성된 제 1 기판 위에 형성되며, 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 컬러필터를 박막 트랜지스터와 함께 어레이 기판에 형성한 박막 트랜지스터 온 컬러필터(TFT on Color Filter; TOC) 구조의 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 화소들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.
따라서, 액정표시장치에는 화소들이 매트릭스 형태로 배열되는 액정패널과 상기 화소들을 구동하기 위한 구동부가 구비된다.
상기 액정패널은 서로 대향하여 균일한 셀갭(cell gap)이 유지되도록 합착된 박막 트랜지스터 어레이(thin film transistor array) 기판과 컬러필터(color filter) 기판 및 상기 어레이 기판과 컬러필터 기판 사이의 셀갭 내에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 어레이 기판과 컬러필터 기판이 합착된 액정패널에는 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다.
따라서, 상기 공통전극에 전압이 인가된 상태에서 상기 화소전극에 인가되는 데이터신호의 전압을 제어하게 되면, 상기 액정층의 액정은 상기 공통전극과 화소전극 사이의 전계에 따라 유전 이방성에 의해 회전함으로써 화소별로 빛을 투과시키거나 차단시켜 문자나 화상을 표시하게 된다.
도 1은 일반적인 액정표시장치의 단면 구조를 개략적으로 나타내는 도면으로써, 설명의 편의를 위해 데이터라인 영역의 단면 구조 일부를 예를 들어 나타내고 있다.
상기 도 1을 참조하면, 일반적인 액정표시장치는 2장의 유리기판(5, 10)들 및 컬럼 스페이서(40)를 통해 셀갭을 유지한 상태에서 이들 사이에 형성된 액정층(미도시)으로 구성될 수 있다.
이때, 상기 상, 하부 유리기판(5, 10)들 내면에는 상기 액정층에 전계를 인가하기 위한 공통전극(8) 및 화소전극(18)이 형성되어 있다.
상기 하부 유리기판(10)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
그리고, 도시하지 않았지만, 상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극, 상기 데이터라인(17)에 연결된 소오스전극 및 상기 화소전극(18)에 연결된 드레인전극으로 구성된다. 또한, 상기 박막 트랜지스터는 이러한 구성요소들 사이의 절연을 위한 다수의 절연층(15b, 15c) 및 상기 게이트전극에 공급되는 게이트전압에 의해 상기 소오스전극과 드레인전극 사이에 전도채널을 형성하는 액티브층을 포함한다.
상기 상부 유리기판(5)에는 컬러필터 어레이가 형성되며, 상기 컬러필터 어레이에는 블랙매트릭스(6)와 컬러필터(7) 및 오버코트층(9)을 포함한다.
이와 같이 구성되는 일반적인 액정표시장치는 액정패널을 제작하기 위한 모기판의 사이즈가 대형화됨에 따라 생산성과 수익성은 향상되지만 액정패널 제작에 있어서 합착 마진(margin), 즉 블랙매트릭스(6)의 폭의 증가로 인해 개구율이 감소하게 되고, 이에 따라 휘도저하 및 해상도의 제한을 가져와 경쟁력을 저하시키는 요인이 되고 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 박막 트랜지스터 온 컬러필터(TFT on Color Filter; TOC) 구조를 적용함으로써 합착 마진을 감소시켜 개구율을 향상시키도록 한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기 TOC 구조의 액정표시장치에 있어, 유기막과 무기막 사이의 스트레스 차이를 저감하여 공정불량을 해결하도록 한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는 제 1 기판 위에 형성된 블랙매트릭스; 상기 블랙매트릭스가 형성된 제 1 기판 위에 형성된 컬러필터; 상기 컬러필터가 형성된 제 1 기판 위에 형성된 오버코트층; 상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 형성된 제 1 버퍼층; 상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지도록 형성되되, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층; 상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 층간절연막; 상기 층간절연막이 형성된 제 1 기판 위에 형성되되, 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극과 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 형성된 보호막; 상기 보호막이 형성된 제 1 기판 위에 형성되며, 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
이때, 상기 오버코트층은 벤조싸이클로부텐, 포토 아크릴의 유기절연물질로 이루어질 수 있다.
상기 제 2 버퍼층은 상기 액티브층 하부에 상기 액티브층과 동일한 형태로 패터닝 될 수 있다.
상기 층간절연막이 선택적으로 제거되어 상기 액티브층의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 추가로 포함할 수 있다.
이때, 상기 액티브층의 소오스영역 및 드레인영역은 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 소오스전극 및 드레인전극과 전기적으로 접속할 수 있다.
상기 층간절연막이 선택적으로 제거되어 상기 게이트전극과 게이트라인 상부에만 아일랜드 형태로 형성되며, 상기 액티브층의 소오스영역 및 드레인영역을 노출시킬 수 있다.
이때, 상기 노출된 액티브층의 소오스영역 및 드레인영역은 각각 상기 소오스전극 및 드레인전극과 직접 전기적으로 접속할 수 있다.
본 발명의 일 실시예에 따른 액정표시장치의 제조방법은 제 1 기판 위에 블랙매트릭스를 형성하는 단계; 상기 블랙매트릭스가 형성된 제 1 기판 위에 컬러필터를 형성하는 단계; 상기 컬러필터가 형성된 제 1 기판 위에 오버코트층을 형성하는 단계; 상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 이루어진 제 1 버퍼층을 형성하는 단계; 상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지며, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 층간절연막을 형성하는 단계; 상기 층간절연막이 형성된 제 1 기판 위에 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하는 한편, 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 보호막을 형성하는 단계; 상기 보호막이 형성된 제 1 기판 위에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
이때, 상기 오버코트층은 벤조싸이클로부텐, 포토 아크릴의 유기절연물질로 이루어질 수 있다.
상기 제 2 버퍼층은 상기 액티브층 하부에 상기 액티브층과 동일한 형태로 패터닝할 수 있다.
상기 층간절연막을 선택적으로 제거함으로써 상기 액티브층의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계를 추가로 포함할 수 있다.
이때, 상기 액티브층의 소오스영역 및 드레인영역은 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 소오스전극 및 드레인전극과 전기적으로 접속할 수 있다.
이때, 상기 보호막을 선택적으로 제거함으로써 상기 드레인전극의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함할 수 있다.
이때, 상기 화소전극은 상기 제 3 콘택홀을 통해 상기 드레인전극과 전기적으로 접속할 수 있다.
상기 층간절연막을 선택적으로 제거함으로써 상기 게이트전극과 게이트라인 상부에만 아일랜드 형태로 형성하되, 상기 액티브층의 소오스영역 및 드레인영역을 노출시킬 수 있다.
이때, 상기 노출된 액티브층의 소오스영역 및 드레인영역은 각각 상기 소오스전극 및 드레인전극과 직접 전기적으로 접속할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 고화질, 고성능 디스플레이를 위한 TOC 구조의 액정표시장치에 있어, 압축응력(compressive stress)을 갖는 무기막의 제 2 버퍼층을 아일랜드 형태로 패터닝함으로써 인장응력(tensile stress)을 갖는 컬러필터층 상부의 유기막과 상기 무기막 사이의 스트레스 차이를 저감하는 것을 특징으로 한다.
이에 따라 스트레스 차이에 의한 액정패널의 휨을 개선하는 동시에 안정적인 열처리 공정을 확보할 수 있는 효과를 제공한다.
도 1은 일반적인 액정표시장치의 단면 구조를 개략적으로 나타내는 도면.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 단면 구조를 개략적으로 나타내는 도면.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 A-A'선에 따른 단면을 개략적으로 나타내는 도면.
도 5는 무기 절연막의 두께에 따른 스트레스 및 휨량을 예를 들어 보여주는 그래프.
도 6a 내지 도 6h는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7i는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 9는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 B-B'선에 따른 단면을 개략적으로 나타내는 도면.
도 10a 내지 도 10i는 상기 도 9에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 11은 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 12는 상기 도 11에 도시된 본 발명의 제 3 실시예에 따른 어레이 기판의 C-C'선에 따른 단면을 개략적으로 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 단면 구조를 개략적으로 나타내는 도면으로써, 데이터라인 영역의 단면 구조 일부를 예를 들어 나타내고 있다.
그리고, 도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 트위스티드 네마틱(Twisted Nematic; TN) 방식의 액정표시장치의 일부 구성을 예를 들어 나타내고 있다. 다만, 본 발명이 상기 트위스티드 네마틱 방식 액정표시장치에 한정되는 것은 아니다.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 예를 들어 나타내고 있다.
도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 A-A'선에 따른 단면을 개략적으로 나타내는 도면이다.
상기 도면들을 참조하면, 본 발명의 제 1 실시예에 따른 액정표시장치는 2장의 유리기판(105, 110)들 및 컬럼 스페이서(140)를 통해 셀갭을 유지한 상태에서 이들 사이에 형성된 액정층(미도시)으로 구성될 수 있다.
이때, 상기 상, 하부 유리기판(105, 110)들 내면에는 상기 액정층에 전계를 인가하기 위한 공통전극(108) 및 화소전극(118)이 형성되어 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 트위스티드 네마틱 방식 이외에 횡전계방식을 적용하는 경우에는 상기 공통전극은 상기 화소전극과 함께 하부 유리기판에 형성할 수 있다.
이때, 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 하부 기판(110)에 박막 트랜지스터와 함께 컬러필터(107)가 형성된 박막 트랜지스터 온 컬러필터(TFT on Color Filter; TOC) 구조로 이루어진 것을 특징으로 한다.
상기 하부 기판(110)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 이때, 상기 게이트라인(116)은 게이트 드라이버(미도시)로부터의 스캔 신호를 공급하며, 상기 데이터라인(117)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 상기 게이트라인(116)과 데이터라인(117)은 층간절연층(115b)을 사이에 두고 교차하여 화소영역을 정의한다.
상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
이때, 상기 박막 트랜지스터는 상기 게이트라인(116)의 스캔 신호에 응답하여 상기 데이터라인(117) 상의 비디오 신호가 상기 화소전극(118)에 충전되어 유지되게 한다.
이를 위하여, 상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 이러한 구성요소들 사이의 절연을 위한 다수의 절연층(115a, 115b, 115c) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층(124)을 포함한다.
이때, 상기 액티브층(124)의 소오스영역 및 드레인영역은 상기 층간절연층(115b)에 형성된 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 각각 상기 소오스전극(122) 및 드레인전극(123)과 전기적으로 접속하는 한편, 상기 화소전극(118)은 보호막(115c)에 형성된 제 3 콘택홀(140c)을 통해 상기 드레인전극(123)과 전기적으로 접속하게 된다.
한편, 전술한 바와 같이 본 발명의 경우 상기 컬러필터(107)는 TOC 구조가 되도록 상기 박막 트랜지스터와 동일한 상기 하부 기판(110) 상에 형성된다.
일 예로, 이러한 컬러필터(107)는 적색 서브-컬러필터, 녹색 서브-컬러필터 및 청색 서브-컬러필터가 게이트라인(116)의 길이방향에 따라 순서대로 반복되는 반면에 데이터라인(117)의 길이방향에 따라 동일하게 반복될 수 있다. 이러한 적색 서브-컬러필터, 녹색 서브-컬러필터 및 청색 서브-컬러필터는 하나의 단위 화소를 형성하고, 하나의 단위 화소는 상기 적색 서브-컬러필터, 녹색 서브-컬러필터 및 청색 서브-컬러필터를 투과하여 방출되는 컬러 광을 통해 소정의 컬러 영상을 표시하게 된다.
그리고, 상기 하부 기판(110)에는 상기 서브-컬러필터들 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(106)가 형성되어 있다. 이와 같이 상기 블랙매트릭스(106)와 컬러필터(107)를 상기 박막 트랜지스터와 함께 하부 기판(110)에 형성함에 따라 액정패널을 제작하는데 합착 마진을 고려할 필요가 없는 한편, 백라이트 광원으로부터 가까운 하부 기판(107)에 상기 블랙매트릭스(106)를 형성함에 따라 상기 블랙매트릭스(106)의 폭을 최소한으로 감소시킬 수 있게 되어 개구율이 향상되게 된다.
이때, 본 발명에 따른 액정표시장치는 상기 블랙매트릭스(106)와 컬러필터(107) 상부에 박막 트랜지스터가 위치하는 TOC 구조로 구성되며, 상기 블랙매트릭스(106)와 컬러필터(107)가 형성된 하부 기판(110) 전면에는 벤조싸이클로부텐(Benzocyclobutene; BCB), 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(109)이 형성되어 있다.
참고로, 상기 TOC 구조는 박막 트랜지스터 공정이 컬러필터 공정 이후에 진행됨에 따라 4면 보더리스(borderless), 상부 기판의 저가 글라스 적용, 합착 마진 자유에 따른 고해상도 및 고투과 액정패널의 구현이 가능한 이점이 있다.
다만, 상기 TOC 구조의 경우에는 컬러필터 공정 후에 박막 트랜지스터 공정이 진행됨에 따라 상기 박막 트랜지스터의 공정온도가 컬러필터(107)의 경화 온도(약 230℃)에 영향을 받게 된다.
여기서, 상기 본 발명에 따른 액정표시장치는 상기 액티브층(124)으로 산화물계 반도체를 이용하는 것을 특징으로 하며, 이 경우 상기 액티브층(124)의 신뢰성 및 소자 안정성을 확보하기 위해 상기 절연층(115a, 115b, 115c)으로 실리콘산화막(SiO2)을 이용하게 된다.
상기 본 발명에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 평판표시장치에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
이때, 상기 유기 절연물질로 이루어진 오버코트층(109) 위에는 박막 트랜지스터가 형성되기 전에 2층의 버퍼층(111a, 111b)이 개재되게 되는데, 상기 본 발명에 따른 버퍼층(111a, 111b)은 상기 유기 절연물질로부터 발생하는 가스(fume)를 차폐하는 동시에 스트레스(stress) 차이를 저감하기 위해 실리콘질화막(SiNx)으로 이루어진 제 1 버퍼층(111a) 및 산화물계 반도체로 이루어진 상기 액티브층(124)의 신뢰성 및 소자 안정성을 확보하기 위해 실리콘산화막으로 이루어진 제 2 버퍼층(111b)으로 이루어진 것을 특징으로 한다.
이때, 박막 트랜지스터 공정 진행 중에 상기 유기 절연물질로 이루어진 오버코트층(109)과 상기 버퍼층(111a, 111b), 특히 실리콘산화막으로 이루어진 상기 제 2 버퍼층(111b) 사이에 스트레스에 의한 필-오프(peel off) 불량이 발생하기도 한다.
즉, 상기 유기 절연물질로 이루어진 오버코트층(109) 상부에 무기막을 증착하는 과정에서 격자 불일치(lattice mismatch), 이방성 성장, 열팽창 및 화학적/물리적 상호작용에 따른 체적변화로 스트레스가 발생하게 되며, 접착(adhesion)이 취약한 상기 오버코트층(109)과 버퍼층(111a, 111b) 사이에 필-오프가 발생하게 된다. 이는 열처리 후 냉각 시 상기 오버코트층(109)과 버퍼층(111a, 111b) 사이의 열적 응력 차이에 의해 발생하게 되며, 특히 산화물 반도체를 이용하는 경우 하부 유기막인 상기 오버코트층(109)은 인장응력(tensile stress)을 갖는 반면 무기막인 상기 실리콘산화막으로 이루어진 제 2 버퍼층(111b)은 큰 압축응력(compressive stress)을 갖기 때문에 계면에서 스트레스 차이에 의해 필-오프가 발생하게 된다.
도 5는 무기 절연막의 두께에 따른 스트레스 및 휨량을 예를 들어 보여주는 그래프이다.
상기 도 5를 참조하면, 실리콘질화막에 비해 실리콘산화막이 더 큰 압축응력을 가지며, 이러한 실리콘산화막의 두께 증가 시 스트레스는 감소하나 휨량(△H)이 증가하여 필-오프에 취약하다는 것을 알 수 있다.
일 예로, 230℃에서 2000Å 두께로 증착된 실리콘질화막의 경우 -25.1MPa의 압축응력을 갖는 반면, 실리콘산화막의 경우 -353.1MPa의 큰 압축응력을 갖는 것을 알 수 있다.
또한, 230℃에서 4000Å 두께로 증착된 실리콘산화막의 경우 2000Å 두께로 증착된 실리콘산화막(= -353.1MPa)에 비해 -315.9MPa의 다소 줄어든 압축응력을 갖는 반면, 휨량(△H)이 6.57㎛에서 11.88㎛로 증가하였음을 알 수 있다.
이에 따라 본 발명의 제 1 실시예에 따른 액정표시장치는 큰 압축응력을 갖는 실리콘산화막으로 이루어진 상기 제 2 버퍼층(111b)을 아일랜드 형태로 패터닝하여 유기막과 무기막 사이의 스트레스 차이를 저감시키는 것을 특징으로 한다.
이때, 상기 제 2 버퍼층(111b)은 그 상부의 액티브층(124)과 동일한 마스크공정을 통해 패터닝됨에 따라 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝되게 된다.
이하, 상기와 같이 구성되는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 6a 내지 도 6h는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
그리고, 도 7a 내지 도 7i는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 6a 및 도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제 1 기판(110)에 소정의 블랙매트릭스(106)를 형성한다.
이때, 상기 블랙매트릭스(106)는 상기 제 1 기판(110) 전면에 빛을 차단할 수 있는 불투명한 수지막이나 금속막을 증착한 후, 포토리소그래피공정을 통해 선택적으로 제거하여 형성하게 된다. 상기 블랙매트릭스(106)는 배선이 형성되는 게이트라인과 데이터라인 영역 및 액티브층(124)이 존재하는 박막 트랜지스터 영역에 형성되어 전계가 불안한 영역에서의 빛샘을 차단하는 동시에 산란된 백라이트 빛이 상기 액티브층의 채널에 영향을 주는 것을 방지하게 된다.
다음으로, 도 6b 및 도 7b에 도시된 바와 같이, 상기 블랙매트릭스(106)가 형성된 제 1 기판(110) 위에 컬러 레지스트를 일정한 규칙을 가지도록 도포한 후, 포토리소그래피공정을 통해 선택적으로 패터닝함으로써 상기 제 1 기판(110)의 각 화소영역에 적색 서브-컬러필터(107a), 녹색 서브-컬러필터(107b) 및 청색 서브-컬러필터(107c)로 이루어진 컬러필터(107)를 형성한다.
이와 같이 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 제 1 기판(110)에 블랙매트릭스(106)와 컬러필터(107)를 함께 형성시킨 TOC 구조를 적용함으로써 상기 제 1 기판(110)과 제 2 기판(미도시)의 합착 시 합착 마진을 고려할 필요가 없어 상기 블랙매트릭스(106)의 폭을 최소화할 수 있게되어 실질적으로 개구율이 향상되게 된다.
다음으로, 도 7c에 도시된 바와 같이, 상기 컬러필터(107)가 형성된 제 1 기판(110) 전면에 벤조싸이클로부텐, 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(109)을 형성한다.
이때, 상기 오버코트층(109)은 감광특성을 가진 유기 절연물질을 이용하여 스핀(spin)법, 롤 코팅(roll coating)법 등으로 도포하여 형성할 수 있다.
이후, 상기 오버코트층(109)이 형성된 제 1 기판(110) 전면에 실리콘질화막으로 이루어진 제 1 버퍼층(111a)을 형성한다.
상기 제 1 버퍼층(111a)은 상기 오버코트층(109)의 유기 절연물질로부터 발생하는 가스를 차폐하는 동시에 스트레스 차이를 저감하기 위해 실리콘질화막으로 형성하게 된다.
다음으로, 도 6c 및 도 7d에 도시된 바와 같이, 상기 제 1 버퍼층(111a)이 형성된 제 1 기판(110) 전면에 실리콘산화막으로 이루어진 절연층 및 비정질 아연 산화물계 반도체로 이루어진 반도체층을 차례대로 증착한다.
이후, 포토리소그래피공정을 이용하여 선택적으로 패터닝함으로써 상기 제 1 기판(110) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성한다.
이때, 상기 액티브층(124) 하부에는 상기 실리콘산화막으로 이루어지며, 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝된 제 2 버퍼층(111b)이 형성되게 된다.
상기 제 2 버퍼층(111b)은 실리콘질화막으로 이루어진 상기 제 1 버퍼층(111a) 위에 상기 실리콘산화막으로 형성되어 산화물계 반도체로 이루어진 상기 액티브층(124)의 신뢰성 및 소자 안정성을 확보하는 역할을 한다.
다음으로, 도 6d 및 도 7e에 도시된 바와 같이, 상기 액티브층(124)이 형성된 제 1 기판(110) 위에 게이트절연층(115a)이 개재된 상태에서 게이트전극(121)과 게이트라인(116)을 형성한다.
이때, 상기 게이트전극(121)과 게이트라인(116)은 제 1 도전막을 상기 제 1 기판(110) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 MoTi의 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 6e 및 도 7f에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116)이 형성된 제 1 기판(110) 전면에 층간절연층(115b)을 형성한다.
이후, 포토리소그래피공정을 통해 상기 층간절연층(115b)을 선택적으로 제거함으로써 상기 액티브층(124)의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 형성한다.
다음으로, 도 6f 및 도 7g에 도시된 바와 같이, 상기 층간절연층(115b)이 형성된 제 1 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 MoTi의 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정을 통해 상기 제 2 도전막을 선택적으로 제거함으로써 상기 액티브층(124) 위에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.
또한, 상기 포토리소그래피공정을 통해 상기 제 1 기판(110)에 상기 게이트라인(116)과 함께 화소영역을 정의하는 데이터라인(117)을 형성하게 된다.
이때, 상기 액티브층(124)의 소오스영역 및 드레인영역은 상기 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 각각 상기 소오스전극(122) 및 드레인전극(123)과 전기적으로 접속하게 된다.
다음으로, 도 6g 및 도 7h에 도시된 바와 같이, 상기 제 1 기판(110) 전면에 보호막(115c)을 형성한다.
이후, 포토리소그래피공정을 통해 상기 보호막(115c)을 선택적으로 제거함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 3 콘택홀(140c)을 형성한다.
다음으로, 도 6h 및 도 7i에 도시된 바와 같이, 상기 보호막(115c)이 형성된 제 1 기판(110) 전면에 제 3 도전막을 형성한다.
이후, 포토리소그래피공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역 내에 상기 제 3 도전막으로 이루어진 화소전극(118)을 형성한다.
이때, 상기 화소전극(118)은 상기 제 3 콘택홀(140c)을 통해 상기 드레인전극(123)과 전기적으로 접속하게 된다.
이때, 상기 제 3 도전막은 상기 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
이후, 도시하지 않았지만, 이와 같이 구성된 상기 제 1 기판(110)은 컬럼 스페이서에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트에 의해 상부 제 2 기판과 대향하여 합착되게 된다.
한편, 전술한 바와 같이 본 발명의 제 1 실시예에 따른 액정표시장치는 큰 압축응력을 가진 제 2 버퍼층을 아일랜드 형태로 패터닝하여 오버코트층과 상기 제 2 버퍼층 사이의 스트레스 차이를 저감하는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 제 2 버퍼층뿐만 아니라 비교적 두꺼운 두께를 가진 층간절연층 역시 아일랜드 형태로 패터닝함으로써 스트레스를 감소시킬 수 있게 되는데, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 트위스티드 네마틱 방식의 액정표시장치의 일부 구성을 예를 들어 나타내고 있다. 다만, 본 발명이 상기 트위스티드 네마틱 방식 액정표시장치에 한정되는 것은 아니다.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 예를 들어 나타내고 있다.
도 9는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 B-B'선에 따른 단면을 개략적으로 나타내는 도면이다.
전술한 본 발명의 제 1 실시예와 실질적으로 동일하게 본 발명의 제 2 실시예에 따른 액정표시장치는 2장의 유리기판들 및 컬럼 스페이서를 통해 셀갭을 유지한 상태에서 이들 사이에 형성된 액정층으로 구성될 수 있다.
이때, 상기 상, 하부 유리기판들 내면에는 상기 액정층에 전계를 인가하기 위한 공통전극 및 화소전극이 형성되어 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 트위스티드 네마틱 방식 이외에 횡전계방식을 적용하는 경우에는 상기 공통전극은 상기 화소전극과 함께 하부 유리기판에 형성할 수 있다.
상기 도면들을 참조하면, 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 하부 기판(210)에 박막 트랜지스터와 함께 컬러필터(207)가 형성된 TOC 구조로 이루어진 것을 특징으로 한다.
상기 하부 기판(210)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있다. 이때, 상기 게이트라인(216)은 게이트 드라이버(미도시)로부터의 스캔 신호를 공급하며, 상기 데이터라인(217)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 상기 게이트라인(216)과 데이터라인(217)은 층간절연층(215b)을 사이에 두고 교차하여 화소영역을 정의한다.
상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
이때, 상기 박막 트랜지스터는 상기 게이트라인(216)의 스캔 신호에 응답하여 상기 데이터라인(217) 상의 비디오 신호가 상기 화소전극(218)에 충전되어 유지되게 한다.
이를 위하여, 상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 상기 화소전극(218)에 전기적으로 접속된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 이러한 구성요소들 사이의 절연을 위한 다수의 절연층(215a, 215b, 215c) 및 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브층(224)을 포함한다.
이때, 본 발명의 제 2 실시예의 경우에는 상기 층간절연층(215b)이 상기 게이트전극(221)과 게이트라인(216) 상부에만 아일랜드 형태로 패터닝 되어 있는 것을 특징으로 하며, 이에 따라 노출된 상기 액티브층(224)의 소오스영역 및 드레인영역은 각각 상기 소오스전극(222) 및 드레인전극(223)과 직접 전기적으로 접속하게 된다.
그리고, 상기 화소전극(218)은 보호막(215c)에 형성된 콘택홀(240)을 통해 상기 드레인전극(223)과 전기적으로 접속하게 된다.
한편, 전술한 바와 같이 본 발명의 경우 상기 컬러필터(207)는 TOC 구조가 되도록 상기 박막 트랜지스터와 동일한 상기 하부 기판(210) 상에 형성된다.
그리고, 상기 하부 기판(210)에는 상기 서브-컬러필터들 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스(206)가 형성되어 있다. 이와 같이 상기 블랙매트릭스(206)와 컬러필터(207)를 상기 박막 트랜지스터와 함께 하부 기판(210)에 형성함에 따라 액정패널을 제작하는데 합착 마진을 고려할 필요가 없는 한편, 백라이트 광원으로부터 가까운 하부 기판(207)에 상기 블랙매트릭스(206)를 형성함에 따라 상기 블랙매트릭스(206)의 폭을 최소한으로 감소시킬 수 있게 되어 개구율이 향상되게 된다.
이때, 본 발명에 따른 액정표시장치는 상기 블랙매트릭스(206)와 컬러필터(207) 상부에 박막 트랜지스터가 위치하는 TOC 구조로 구성되며, 상기 블랙매트릭스(206)와 컬러필터(207)가 형성된 하부 기판(210) 전면에는 벤조싸이클로부텐, 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(209)이 형성되어 있다.
전술한 바와 같이 상기 본 발명에 따른 액정표시장치는 상기 액티브층(224)으로 산화물계 반도체를 이용하는 것을 특징으로 하며, 이 경우 상기 액티브층(224)의 신뢰성 및 소자 안정성을 확보하기 위해 상기 절연층(215a, 215b, 215c)으로 실리콘산화막을 이용하게 된다.
이때, 상기 유기 절연물질로 이루어진 오버코트층(209) 위에는 박막 트랜지스터가 형성되기 전에 2층의 버퍼층(211a, 211b)이 개재되게 되는데, 상기 본 발명에 따른 버퍼층(211a, 211b)은 상기 유기 절연물질로부터 발생하는 가스를 차폐하는 동시에 스트레스 차이를 저감하기 위해 실리콘질화막으로 이루어진 제 1 버퍼층(211a) 및 산화물계 반도체로 이루어진 상기 액티브층(224)의 신뢰성 및 소자 안정성을 확보하기 위해 실리콘산화막으로 이루어진 제 2 버퍼층(211b)으로 이루어진 것을 특징으로 한다.
또한, 전술한 본 발명의 제 1 실시예와 실질적으로 동일하게 본 발명의 제 2 실시예에 따른 액정표시장치는 큰 압축응력을 갖는 실리콘산화막으로 이루어진 상기 제 2 버퍼층(211b)을 아일랜드 형태로 패터닝하여 유기막과 무기막 사이의 스트레스 차이를 저감시키는 것을 특징으로 한다.
이때, 상기 제 2 버퍼층(211b)은 그 상부의 액티브층(224)과 동일한 마스크공정을 통해 패터닝됨에 따라 상기 액티브층(224)과 실질적으로 동일한 형태로 패터닝되게 된다.
또한, 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 제 2 버퍼층(211b)뿐만 아니라 비교적 두꺼운 두께를 가지며, 실리콘산화막으로 이루어진 상기 층간절연층(215b) 역시 아일랜드 형태로 패터닝함으로써 스트레스를 감소시킬 수 있게 된다.
이때, 상기 본 발명의 제 2 실시예에 따른 층간절연층(215b)은 상기 게이트전극(221)과 게이트라인(216) 상부에만 아일랜드 형태로 패터닝 되어 있는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 층간절연층(215b)은 상기 게이트전극(221)과 상기 데이터라인과 교차하는 게이트라인(216) 상부에만 아일랜드 형태로 패터닝 될 수 있다.
이하, 상기와 같이 구성되는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 10a 내지 도 10i는 상기 도 9에 도시된 본 발명의 제 2 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 10a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제 1 기판(210)에 소정의 블랙매트릭스(206)를 형성한다.
이때, 상기 블랙매트릭스(206)는 상기 제 1 기판(210) 전면에 빛을 차단할 수 있는 불투명한 수지막이나 금속막을 증착한 후, 포토리소그래피공정을 통해 선택적으로 제거하여 형성하게 된다. 상기 블랙매트릭스(206)는 배선이 형성되는 게이트라인과 데이터라인 영역 및 액티브층(224)이 존재하는 박막 트랜지스터 영역에 형성되어 전계가 불안한 영역에서의 빛샘을 차단하는 동시에 산란된 백라이트 빛이 상기 액티브층의 채널에 영향을 주는 것을 방지하게 된다.
다음으로, 도 10b에 도시된 바와 같이, 상기 블랙매트릭스(206)가 형성된 제 1 기판(210) 위에 컬러 레지스트를 일정한 규칙을 가지도록 도포한 후, 포토리소그래피공정을 통해 선택적으로 패터닝함으로써 상기 제 1 기판(210)의 각 화소영역에 적색 서브-컬러필터, 녹색 서브-컬러필터 및 청색 서브-컬러필터로 이루어진 컬러필터(207)를 형성한다.
이와 같이 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 제 1 기판(210)에 블랙매트릭스(206)와 컬러필터(207)를 함께 형성시킨 TOC 구조를 적용함으로써 상기 제 1 기판(210)과 제 2 기판(미도시)의 합착 시 합착 마진을 고려할 필요가 없어 상기 블랙매트릭스(206)의 폭을 최소화할 수 있게되어 실질적으로 개구율이 향상되게 된다.
다음으로, 도 10c에 도시된 바와 같이, 상기 컬러필터(207)가 형성된 제 1 기판(210) 전면에 벤조싸이클로부텐, 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(209)을 형성한다.
이후, 상기 오버코트층(209)이 형성된 제 1 기판(210) 전면에 실리콘질화막으로 이루어진 제 1 버퍼층(211a)을 형성한다.
상기 제 1 버퍼층(211a)은 상기 오버코트층(209)의 유기 절연물질로부터 발생하는 가스를 차폐하는 동시에 스트레스 차이를 저감하기 위해 실리콘질화막으로 형성하게 된다.
다음으로, 도 10d에 도시된 바와 같이, 상기 제 1 버퍼층(211a)이 형성된 제 1 기판(210) 전면에 실리콘산화막으로 이루어진 절연층 및 비정질 아연 산화물계 반도체로 이루어진 반도체층을 차례대로 증착한다.
이후, 포토리소그래피공정을 이용하여 선택적으로 패터닝함으로써 상기 제 1 기판(210) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224)을 형성한다.
이때, 상기 액티브층(224) 하부에는 상기 실리콘산화막으로 이루어지며, 상기 액티브층(224)과 실질적으로 동일한 형태로 패터닝된 제 2 버퍼층(211b)이 형성되게 된다.
상기 제 2 버퍼층(211b)은 실리콘질화막으로 이루어진 상기 제 1 버퍼층(211a) 위에 실리콘산화막으로 형성되어 산화물계 반도체로 이루어진 상기 액티브층(224)의 신뢰성 및 소자 안정성을 확보하는 역할을 한다.
다음으로, 도 10e에 도시된 바와 같이, 상기 액티브층(224)이 형성된 제 1 기판(210) 위에 게이트절연층(215a)이 개재된 상태에서 게이트전극(221)과 게이트라인(216)을 형성한다.
이때, 상기 게이트전극(221)과 게이트라인(216)은 제 1 도전막을 상기 제 1 기판(210) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 MoTi의 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 10f에 도시된 바와 같이, 상기 게이트전극(221)과 게이트라인(216)이 형성된 제 1 기판(210) 전면에 층간절연층(215b)을 형성한다.
이때, 상기 층간절연층(215b)은 포토리소그래피공정을 통해 선택적으로 제거함으로써 상기 게이트전극(221)과 게이트라인(216) 상부에만 아일랜드 형태로 형성할 수 있으며, 이에 따라 상기 액티브층(224)의 소오스영역 및 드레인영역이 노출될 수 있다.
다음으로, 도 10g에 도시된 바와 같이, 상기 층간절연층(215b)이 형성된 제 1 기판(210) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 MoTi의 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정을 통해 상기 제 2 도전막을 선택적으로 제거함으로써 상기 액티브층(224) 위에 상기 제 2 도전막으로 이루어진 소오스전극(222)과 드레인전극(223)을 형성한다.
또한, 상기 포토리소그래피공정을 통해 상기 제 1 기판(210)에 상기 게이트라인(216)과 함께 화소영역을 정의하는 데이터라인(217)을 형성하게 된다.
이때, 노출된 상기 액티브층(224)의 소오스영역 및 드레인영역은 각각 상기 소오스전극(222) 및 드레인전극(223)과 직접 전기적으로 접속하게 된다.
다음으로, 도 10h에 도시된 바와 같이, 상기 제 1 기판(210) 전면에 보호층(215c)을 형성한다.
이후, 포토리소그래피공정을 통해 상기 보호층(215c)을 선택적으로 제거함으로써 상기 드레인전극(223)의 일부를 노출시키는 콘택홀(240)을 형성한다.
다음으로, 도 10i에 도시된 바와 같이, 상기 보호층(215c)이 형성된 제 1 기판(210) 전면에 제 3 도전막을 형성한다.
이후, 포토리소그래피공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역 내에 상기 제 3 도전막으로 이루어진 화소전극(218)을 형성한다.
이때, 상기 화소전극(218)은 상기 콘택홀(240)을 통해 상기 드레인전극(223)과 전기적으로 접속하게 된다.
이때, 상기 제 3 도전막은 상기 화소전극(218)을 구성하기 위해 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
이후, 도시하지 않았지만, 이와 같이 구성된 상기 제 1 기판(210)은 컬럼 스페이서에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트에 의해 상부 제 2 기판과 대향하여 합착되게 된다.
한편, 전술한 본 발명의 제 1, 제 2 실시예에 따른 액정표시장치는 제 2 버퍼층을 아일랜드 형태로 패터닝하여 오버코트층과 상기 제 2 버퍼층 사이의 스트레스 차이를 저감하는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 비교적 두꺼운 두께를 가진 층간절연층만을 아일랜드 형태로 패터닝함으로써 스트레스를 다소 감소시킬 수 있게 되는데, 이를 다음의 본 발명의 제 3 실시예를 통해 상세히 설명한다.
도 11은 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 트위스티드 네마틱 방식의 액정표시장치의 일부 구성을 예를 들어 나타내고 있다. 다만, 본 발명이 상기 트위스티드 네마틱 방식 액정표시장치에 한정되는 것은 아니다.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 예를 들어 나타내고 있다.
도 12는 상기 도 11에 도시된 본 발명의 제 3 실시예에 따른 어레이 기판의 C-C'선에 따른 단면을 개략적으로 나타내는 도면이다.
전술한 본 발명의 제 1, 제 2 실시예와 실질적으로 동일하게 본 발명의 제 3 실시예에 따른 액정표시장치는 2장의 유리기판들 및 컬럼 스페이서를 통해 셀갭을 유지한 상태에서 이들 사이에 형성된 액정층으로 구성될 수 있다.
이때, 상기 상, 하부 유리기판들 내면에는 상기 액정층에 전계를 인가하기 위한 공통전극 및 화소전극이 형성되어 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 트위스티드 네마틱 방식 이외에 횡전계방식을 적용하는 경우에는 상기 공통전극은 상기 화소전극과 함께 하부 유리기판에 형성할 수 있다.
상기 도면들을 참조하면, 본 발명의 제 3 실시예에 따른 액정표시장치는 상기 하부 기판(310)에 박막 트랜지스터와 함께 컬러필터(307)가 형성된 TOC 구조로 이루어진 것을 특징으로 한다.
상기 하부 기판(310)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인(316)과 데이터라인(317)이 형성되어 있다. 이때, 상기 게이트라인(316)은 게이트 드라이버(미도시)로부터의 스캔 신호를 공급하며, 상기 데이터라인(317)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 상기 게이트라인(316)과 데이터라인(317)은 층간절연층(315b)을 사이에 두고 교차하여 화소영역을 정의한다.
상기 게이트라인(316)과 데이터라인(317)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
이때, 상기 박막 트랜지스터는 상기 게이트라인(316)의 스캔 신호에 응답하여 상기 데이터라인(317) 상의 비디오 신호가 상기 화소전극(318)에 충전되어 유지되게 한다.
이를 위하여, 상기 박막 트랜지스터는 상기 게이트라인(316)에 연결된 게이트전극(321), 상기 데이터라인(317)에 연결된 소오스전극(322) 및 상기 화소전극(318)에 전기적으로 접속된 드레인전극(323)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 이러한 구성요소들 사이의 절연을 위한 다수의 절연층(315a, 315b, 315c) 및 상기 게이트전극(321)에 공급되는 게이트 전압에 의해 상기 소오스전극(322)과 드레인전극(323) 간에 전도채널을 형성하는 액티브층(324)을 포함한다.
이때, 본 발명의 제 3 실시예의 경우에는 상기 층간절연층(315b)이 상기 게이트전극(321)과 게이트라인(316) 상부에만 아일랜드 형태로 패터닝 되어 있는 것을 특징으로 하며, 이에 따라 노출된 상기 액티브층(324)의 소오스영역 및 드레인영역은 각각 상기 소오스전극(322) 및 드레인전극(323)과 직접 전기적으로 접속하게 된다.
그리고, 상기 화소전극(318)은 보호막(315c)에 형성된 콘택홀(340)을 통해 상기 드레인전극(323)과 전기적으로 접속하게 된다.
한편, 전술한 바와 같이 본 발명의 경우 상기 컬러필터(307)는 TOC 구조가 되도록 상기 박막 트랜지스터와 동일한 상기 하부 기판(310) 상에 형성된다.
그리고, 상기 하부 기판(310)에는 상기 서브-컬러필터들 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스(306)가 형성되어 있다. 이와 같이 상기 블랙매트릭스(306)와 컬러필터(307)를 상기 박막 트랜지스터와 함께 하부 기판(310)에 형성함에 따라 액정패널을 제작하는데 합착 마진을 고려할 필요가 없는 한편, 백라이트 광원으로부터 가까운 하부 기판(307)에 상기 블랙매트릭스(306)를 형성함에 따라 상기 블랙매트릭스(306)의 폭을 최소한으로 감소시킬 수 있게 되어 개구율이 향상되게 된다.
이때, 본 발명에 따른 액정표시장치는 상기 블랙매트릭스(306)와 컬러필터(307) 상부에 박막 트랜지스터가 위치하는 TOC 구조로 구성되며, 상기 블랙매트릭스(306)와 컬러필터(307)가 형성된 하부 기판(310) 전면에는 벤조싸이클로부텐, 포토 아크릴 등의 유기 절연물질로 이루어진 오버코트층(309)이 형성되어 있다.
전술한 바와 같이 상기 본 발명에 따른 액정표시장치는 상기 액티브층(324)으로 산화물계 반도체를 이용하는 것을 특징으로 하며, 이 경우 상기 액티브층(324)의 신뢰성 및 소자 안정성을 확보하기 위해 상기 절연층(315a, 315b, 315c)으로 실리콘산화막을 이용하게 된다.
이때, 상기 유기 절연물질로 이루어진 오버코트층(309) 위에는 박막 트랜지스터가 형성되기 전에 2층의 버퍼층(311a, 311b)이 개재되게 되는데, 상기 본 발명에 따른 버퍼층(311a, 311b)은 상기 유기 절연물질로부터 발생하는 가스를 차폐하는 동시에 스트레스 차이를 저감하기 위해 실리콘질화막으로 이루어진 제 1 버퍼층(311a) 및 산화물계 반도체로 이루어진 상기 액티브층(324)의 신뢰성 및 소자 안정성을 확보하기 위해 실리콘산화막으로 이루어진 제 2 버퍼층(311b)으로 이루어진 것을 특징으로 한다.
또한, 전술한 본 발명의 제 2 실시예와 실질적으로 동일하게 본 발명의 제 3 실시예에 따른 액정표시장치는 비교적 두꺼운 두께를 가지며, 실리콘산화막으로 이루어진 상기 층간절연층(315b)을 아일랜드 형태로 패터닝함으로써 스트레스를 감소시킬 수 있게 된다.
이때, 상기 본 발명의 제 3 실시예에 따른 층간절연층(315b)은 상기 게이트전극(321)과 게이트라인(316) 상부에만 아일랜드 형태로 패터닝 되어 있는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 층간절연층(315b)은 상기 게이트전극(321)과 상기 데이터라인과 교차하는 게이트라인(316) 상부에만 아일랜드 형태로 패터닝 될 수 있다.
전술한 본 발명의 실시예에는 액티브층으로 산화물 반도체를 이용한 산화물 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터나 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터 등에도 적용 가능하다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
105 : 제 2 기판 106,206,306 : 블랙매트릭스
107,207,307 : 컬러필터 108 : 공통전극
109,209,309 : 오버코트층 110,210,310 : 제 1 기판
111a,211a,311a : 제 1 버퍼층 111b,211b,311b : 제 2 버퍼층
116,216,316 : 게이트라인 117,217,317 : 데이터라인
118,218,318 : 화소전극 121,221,321 : 게이트전극
122,222,322 : 소오스전극 123,223,323 : 드레인전극
124,224,324 : 액티브층

Claims (16)

  1. 제 1 기판 위에 블랙매트릭스를 형성하는 단계;
    상기 블랙매트릭스가 형성된 제 1 기판 위에 컬러필터를 형성하는 단계;
    상기 컬러필터가 형성된 제 1 기판 위에 오버코트층을 형성하는 단계;
    상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 이루어진 제 1 버퍼층을 형성하는 단계;
    상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지며, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층을 형성하는 단계;
    상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 게이트전극과 게이트라인을 형성하는 단계;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 층간절연막을 형성하는 단계;
    상기 층간절연막이 형성된 제 1 기판 위에 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하는 한편, 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 보호막을 형성하는 단계;
    상기 보호막이 형성된 제 1 기판 위에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 오버코트층은 벤조싸이클로부텐, 포토 아크릴의 유기절연물질로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 버퍼층은 상기 액티브층 하부에 상기 액티브층과 동일한 형태로 패터닝되는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 1 항에 있어서, 상기 층간절연막을 선택적으로 제거함으로써 상기 액티브층의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 4 항에 있어서, 상기 액티브층의 소오스영역 및 드레인영역은 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 소오스전극 및 드레인전극과 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 5 항에 있어서, 상기 보호막을 선택적으로 제거함으로써 상기 드레인전극의 일부를 노출시키는 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 화소전극은 상기 제 3 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 층간절연막을 선택적으로 제거함으로써 상기 게이트전극과 게이트라인 상부에만 아일랜드 형태로 형성하되, 상기 액티브층의 소오스영역 및 드레인영역을 노출시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 노출된 액티브층의 소오스영역 및 드레인영역은 각각 상기 소오스전극 및 드레인전극과 직접 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 1 기판 위에 형성된 블랙매트릭스;
    상기 블랙매트릭스가 형성된 제 1 기판 위에 형성된 컬러필터;
    상기 컬러필터가 형성된 제 1 기판 위에 형성된 오버코트층;
    상기 오버코트층이 형성된 제 1 기판 전면에 실리콘질화막으로 형성된 제 1 버퍼층;
    상기 제 1 버퍼층이 형성된 제 1 기판 위에 아일랜드 형태를 가지도록 형성되되, 실리콘산화막으로 이루어진 제 2 버퍼층 및 산화물계 반도체로 이루어진 액티브층;
    상기 액티브층이 형성된 제 1 기판 위에 게이트절연층이 개재된 상태에서 형성된 게이트전극과 게이트라인;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 층간절연막;
    상기 층간절연막이 형성된 제 1 기판 위에 형성되되, 상기 액티브층의 소오스영역 및 드레인영역과 각각 전기적으로 접속하는 소오스전극 및 드레인전극과 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인;
    상기 소오스전극과 드레인전극 및 데이터라인이 형성된 제 1 기판 전면에 형성된 보호막;
    상기 보호막이 형성된 제 1 기판 위에 형성되며, 상기 드레인전극과 전기적으로 접속하는 화소전극; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
  11. 제 10 항에 있어서, 상기 오버코트층은 벤조싸이클로부텐, 포토 아크릴의 유기절연물질로 이루어진 것을 특징으로 하는 액정표시장치.
  12. 제 10 항에 있어서, 상기 제 2 버퍼층은 상기 액티브층 하부에 상기 액티브층과 동일한 형태로 패터닝되는 것을 특징으로 하는 액정표시장치.
  13. 제 10 항에 있어서, 상기 층간절연막이 선택적으로 제거되어 상기 액티브층의 소오스영역 및 드레인영역을 각각 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서, 상기 액티브층의 소오스영역 및 드레인영역은 상기 제 1 콘택홀 및 제 2 콘택홀을 통해 각각 상기 소오스전극 및 드레인전극과 전기적으로 접속하는 것을 특징으로 하는 액정표시장치.
  15. 제 10 항에 있어서, 상기 층간절연막이 선택적으로 제거되어 상기 게이트전극과 게이트라인 상부에만 아일랜드 형태로 형성되며, 상기 액티브층의 소오스영역 및 드레인영역을 노출시키는 것을 특징으로 하는 액정표시장치.
  16. 제 15 항에 있어서, 상기 노출된 액티브층의 소오스영역 및 드레인영역은 각각 상기 소오스전극 및 드레인전극과 직접 전기적으로 접속하는 것을 특징으로 하는 액정표시장치.
KR1020130126761A 2013-10-23 2013-10-23 액정표시장치 및 그 제조방법 KR102084398B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130126761A KR102084398B1 (ko) 2013-10-23 2013-10-23 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126761A KR102084398B1 (ko) 2013-10-23 2013-10-23 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150047033A KR20150047033A (ko) 2015-05-04
KR102084398B1 true KR102084398B1 (ko) 2020-03-04

Family

ID=53386179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126761A KR102084398B1 (ko) 2013-10-23 2013-10-23 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102084398B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102377416B1 (ko) * 2017-06-30 2022-03-21 엘지디스플레이 주식회사 표시장치
KR20210086291A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20210084913A (ko) 2019-12-30 2021-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110111708A (ko) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 표시장치 및 그 제조방법
KR101875774B1 (ko) * 2011-08-10 2018-07-09 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR20130090129A (ko) * 2012-02-03 2013-08-13 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20150047033A (ko) 2015-05-04

Similar Documents

Publication Publication Date Title
US10459304B2 (en) Display device
KR101248459B1 (ko) 액정표시장치 및 그 제조방법
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
US9323116B2 (en) Liquid crystal display device and fabrication method thereof
US9519182B2 (en) Display panel and method of manufacturing the same
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
TW201229627A (en) Liquid crystal display device
US8847234B2 (en) Thin film transistor, method fabricating thereof, liquid crystal display device and method for fabricating the same
KR20130049104A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
TWI532154B (zh) 顯示面板及顯示裝置
US8531637B2 (en) Liquid crystal display device and manufacturing method thereof
US10971527B2 (en) Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102084398B1 (ko) 액정표시장치 및 그 제조방법
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
KR20110064272A (ko) 액정표시장치 및 그 제조방법
KR102162887B1 (ko) 평판표시장치
US9897866B2 (en) Liquid crystal display and method for manufacturing the same
WO2019082465A1 (ja) 表示装置及びその製造方法
KR20130032082A (ko) 액정 표시 장치용 박막 트랜지스터 및 이의 제조 방법
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR102251487B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법
KR102084397B1 (ko) 액정표시장치의 제조방법
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR20110058519A (ko) 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant