KR20110058519A - 박막 트랜지스터 기판의 제조방법 - Google Patents

박막 트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR20110058519A
KR20110058519A KR1020090115339A KR20090115339A KR20110058519A KR 20110058519 A KR20110058519 A KR 20110058519A KR 1020090115339 A KR1020090115339 A KR 1020090115339A KR 20090115339 A KR20090115339 A KR 20090115339A KR 20110058519 A KR20110058519 A KR 20110058519A
Authority
KR
South Korea
Prior art keywords
substrate
gate
electrode
line
forming
Prior art date
Application number
KR1020090115339A
Other languages
English (en)
Inventor
조흥렬
이정윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090115339A priority Critical patent/KR20110058519A/ko
Publication of KR20110058519A publication Critical patent/KR20110058519A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

본 발명의 박막 트랜지스터 기판의 제조방법은 산화물 반도체를 박막 트랜지스터의 액티브층으로 사용한 박막 트랜지스터 기판에 있어서, 습식각(wet etch)이나 건식각(dry etch)의 식각공정이 필요 없는 리프트 오프(lift off)공정을 통해 액티브층을 패터닝함으로써 상기 식각공정에 따른 에천트(etchant)나 백-스퍼터링(back sputtering)으로부터 산화물 반도체의 손상을 방지하기 위한 것으로, 화소부와 데이터패드부 및 게이트패드부로 이루어진 기판을 제공하는 단계; 상기 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 기판 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막이 형성된 게이트전극 상부에 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 리프트 오프공정을 통해 상기 소오스/드레인전극 상부에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 보호막을 형성하는 단계; 상기 보호막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 및 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
산화물 반도체, 액티브층, 리프트 오프, 박막 트랜지스터 기판

Description

박막 트랜지스터 기판의 제조방법{METHOD OF FABRICATING SUBSTRATE FOR THIN FILM TRANSISTOR}
본 발명은 박막 트랜지스터 기판의 제조방법에 관한 것으로, 보다 상세하게는 산화물 반도체를 박막 트랜지스터의 액티브층으로 사용한 박막 트랜지스터 기판의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 박막 트랜지스터 기판 및 상기 컬러필터 기판과 박막 트랜지스터 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 박막 트랜지스터 기판(10) 및 상기 컬러필터 기판(5)과 박막 트랜지스터 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 박막 트랜지스터 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 박막 트랜지스터 기판(10)은 화상표시 영역의 외 곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 박막 트랜지스터 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 박막 트랜지스터 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터를 개발하고 있는데, 이때 산화물 반도체를 기존 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제점이 있다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 소정의 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트 절연막(15a), 상기 게이트 절연막(15a) 위에 산화물 반도체로 형성된 액티브층(24), 상기 액티브층(24)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(22, 23), 상기 소오스/드레인전극(22, 23) 위에 형성된 보호막(15b) 및 상기 드레인전극(23) 과 전기적으로 접속하는 화소전극(18)으로 이루어져 있다.
이때, 상기 소오스/드레인전극(22, 23)을 패터닝하게 위해 소오스/드레인전극용 도전막을 증착하고 식각하는 과정에서 그 하부의 산화물 반도체(특히, 상기 액티브층(24)의 백 채널영역)가 손상을 받아 변성이 되는 경우가 있으며, 이에 따라 소자의 신뢰성에 문제점을 가지게 된다.
즉, 상기 소오스/드레인전극용 도전막은 산화물 반도체와의 콘택저항을 고려하여 몰리브덴 계열의 금속으로 제한되게 되는데, 소오스/드레인전극을 습식각으로 형성하는 경우에는 산성 계열의 에천트에 취약한 산화물 반도체의 물성(物性)으로 인해 액티브층의 유실 혹은 손상을 초래하며, 상기 소오스/드레인전극을 건식각으로 형성하는 경우에도 산화물 반도체의 백-스퍼터링 및 산소 결핍(oxygen deficiency)으로 인해 액티브층이 변성되게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 산화물 반도체를 박막 트랜지스터의 액티브층으로 사용한 박막 트랜지스터 기판의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 액티브층의 패터닝시 산화물 반도체의 손상을 방지하여 신뢰성을 확보하도록 한 박막 트랜지스터 기판의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 박막 트랜지스터 기판의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 이루어진 기판을 제공하는 단계; 상기 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 기판 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막이 형성된 게이트전극 상부에 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 리프트 오프공정을 통해 상기 소오스/드레인전극 상부에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 보호막을 형성하는 단계; 상기 보호막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 및 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하 는 화소전극을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판의 제조방법은 비정질 산화물 반도체를 박막 트랜지스터의 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
또한, 본 발명에 따른 박막 트랜지스터 기판의 제조방법은 식각공정에 따른 에천트나 백-스퍼터링으로부터 산화물 반도체의 손상을 방지함으로써 소자의 신뢰성을 향상시키는 한편, 대면적 기판에서의 공정 균일도를 향상시킬 수 있는 효과를 제공한다.
또한, 본 발명에 따른 박막 트랜지스터 기판의 제조방법은 식각공정이 필요 없는 리프트 오프공정을 적용함으로써 공정 스텝(step)이 감소하는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 박막 트랜지스터 기판의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 기판 일부를 개략적으로 나타내는 평면도로써, 산화물 반도체를 박막 트랜지스터의 액티브층으로 사용한 산화물 박막 트랜지스터 기판 구조를 개략적으로 나타내고 있다.
또한, 도 4는 본 발명의 실시예에 따른 박막 트랜지스터 기판 일부를 개략적으로 나타내는 단면도로써, 상기 도 3에 도시된 박막 트랜지스터 기판의 IIIa- IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 단면을 예를 들어 나타내고 있다.
이때, 설명의 편의를 위해 상기 도 3 및 도 4는 데이터패드부 게이트패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 기판(110)에는 상기 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 산화물 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 산화물 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정층(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 제 1 콘택홀(140a)을 통해 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 산화물 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 산화물 반도체로 형성된 액티브층(124)을 포함한다.
이때, 상기 화소전극(118)의 일부는 게이트 절연막(115a)과 보호막(115b)을 사이에 두고 그 하부의 게이트라인(116)의 일부와 오버랩되어 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액 정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
또한, 상기 박막 트랜지스터 기판(110)의 가장자리 영역에는 상기 데이터라인(117)과 게이트라인(116)에 각각 전기적으로 접속하는 데이터패드전극(127p)과 게이트패드전극(126p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 데이터신호와 주사신호를 각각 상기 데이터라인(117)과 게이트라인(116)에 전달하게 된다.
즉, 상기 데이터라인(117)과 게이트라인(116)은 구동회로부 쪽으로 연장되어 각각 해당하는 데이터패드라인(117p)과 게이트패드라인(116p)에 연결되며, 상기 데이터패드라인(117p)과 게이트패드라인(116p)은 상기 데이터패드라인(117p)과 게이트패드라인(116p)에 각각 전기적으로 접속된 데이터패드전극(127p)과 게이트패드전극(126p)을 통해 구동회로부로부터 각각 데이터신호와 주사신호를 인가 받게 된다.
이때, 상기 데이터패드전극(127p)은 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하게 되며, 상기 게이트패드전극(126p)은 제 3 콘택홀(140c)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다.
이와 같이 구성된 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 예를 들어 아연 산화물과 같은 산화물 반도체를 이용하여 액티브층을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대 면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
이와 같은 특징을 가진 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 소오스/드레인전극(122, 123) 위에 상기 액티브층(124)이 형성되어 있는 한편, 상기 액티브층(124)은 습식각이나 건식각의 식각공정이 필요 없는 리프트 오프공정을 통해 형성하는 것을 특징으로 한다. 이에 따라 상기 소오스/드레인전극(122, 123)이나 액티브층(124)의 식각공정에 따른 에천트나 백-스퍼터링으로부터 산화물 반도체의 손상을 방지할 수 있게 되는데, 이를 다음의 박막 트랜지스터 기판의 제조방법을 통해 상세히 설명한다.
도 5a 내지 도 5e는 상기 도 3에 도시된 박막 트랜지스터 기판의 제조공정을 순차적으로 나타내는 평면도이다.
또한, 도 6a 내지 도 6e는 상기 도 4에 도시된 박막 트랜지스터 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 5a 및 도 6a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116)을 형성하며, 게이트패드부에 게이트패드라인(116p)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
또한, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 기판(110) 전면에 게이트 절연막(115a)과 제 2 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통 해 선택적으로 패터닝함으로써 상기 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스/드레인전극(122, 123)을 형성하며, 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)을 형성한다.
또한, 상기 제 2 마스크공정을 통해 상기 제 2 도전막으로 이루어지며, 상기 게이트라인(116)과 교차하여 화소영역을 정의하는 데이터라인(117)을 형성하게 된다.
이때, 상기 게이트 절연막(115a)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.
그리고, 상기 게이트 절연막(115a)은 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD) 장비를 이용한 CVD방법으로 형성하거나 스퍼터 장비를 이용한 물리기상증착(Physical Vapour Deposition; PVD)방법으로 형성할 수 있다.
또한, 상기 제 2 도전막은 소오스/드레인전극과 데이터라인 및 데이터패드라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 5c 및 도 6c에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)과 데이터라인(117) 및 데이터패드라인(117p)이 형성된 기판(110) 전면에 소정의 감광막패턴을 형성(제 3 마스크공정)한 후, 그 위에 산화물 반도체로 이루어진 산화물 반도체층을 증착한다.
그리고, 리프트 오프공정을 통해 상기 감광막패턴과 함께 상기 감광막패턴 상부의 산화물 반도체를 선택적으로 스트립(strip)함으로써 상기 소오스/드레인전극(122, 123) 상부에 상기 산화물 반도체로 이루어진 액티브층(124)을 형성한다.
이와 같이 상기 액티브층(124)은 상기 소오스/드레인전극(122, 123)을 형성한 후에 습식각이나 건식각의 식각공정이 필요 없는 리프트 오프공정을 통해 형성함으로써 상기 식각공정에 따른 에천트나 백-스퍼터링으로부터 액티브층(124)의 백 채널이 손상을 받는 것을 방지할 수 있게 되는데, 이하 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 7a 내지 도 7c는 상기 도 5c 및 도 6c에 도시된 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)과 데이터라인(117) 및 데이터패드라인(117p)이 형성된 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막을 형성한 후, 제 3 마스크공정을 통해 상기 감광막에 선택적으로 광을 조사(exposure)하고 현상(develop)하여 소정의 감광막패턴(170)을 형성한다.
이때, 상기 감광막패턴(170)은 액티브층이 형성될 상기 게이트전극(121)과 소오스/드레인전극(122, 123) 상부의 액티브영역이 노출되도록 패터닝되게 된다.
그리고, 도 7b에 도시된 바와 같이, 상기 감광막패턴(170)이 형성된 기판(110) 전면에 산화물 반도체로 이루어진 산화물 반도체층(120)을 형성한다.
이때, 상기 산화물 반도체층(120)은 비정질 아연 산화물과 같은 산화물 반도체로 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 상기 산화물 반도체층(120)은 후술할 리프트 오프공정을 통해 상기 감광막패턴(170)과 함께 선택된 일부가 스트립 될 수 있도록 스퍼터링(sputtering)을 통해 형성할 수 있다.
다음으로, 도 7d에 도시된 바와 같이, 리프트 오프공정을 통해 상기 감광막패턴을 제거하게 되는데, 이때 상기 감광막패턴과 접촉하고 있는 산화물 반도체층도 함께 제거됨에 따라 상기 소오스/드레인전극(122, 123) 상부에 상기 산화물 반도체로 이루어진 액티브층(124)이 형성되게 된다.
이때, 상기 소오스/드레인전극(122, 123)은 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하게 된다.
다음으로, 도 5d 및 도 6d에 도시된 바와 같이, 상기 액티브층(124)이 형성된 기판(110) 전면에 보호막(115b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(110)의 화소부에 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성한다.
또한, 상기 제 4 마스크공정을 통해 상기 기판(110)의 데이터패드부 및 게이 트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 노출시키는 제 2 콘택홀(140b) 및 제 2 콘택홀(140c)을 형성한다.
다음으로, 도 5e 및 도 6e에 도시된 바와 같이 , 상기 보호막(115b)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거함으로써 상기 기판(110)의 화소부에 상기 제 3 도전막으로 이루어지며 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성하게 된다.
또한, 상기 제 5 마스크공정을 통해 상기 제 3 도전막으로 이루어지며, 각각 상기 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 통해 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
이때, 상기 제 3 도전막은 화소전극과 데이터패드전극 및 게이트패드전극을 구성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
이와 같이 제작된 상기 본 발명의 실시예에 따른 박막 트랜지스터 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 박막 트랜지스터 기판의 합착은 상기 컬러필터 기판 또는 박막 트랜지스터 기판에 형성된 합착키를 통해 이루어진다.
이때, 상기 본 발명의 실시예는 트위스티드 네마틱(Twisted Nematic: TN)방식의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치에도 적용 가능하다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 산화물 반도체를 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 기판 일부를 개략적으로 나타내는 평면도.
도 4는 본 발명의 실시예에 따른 박막 트랜지스터 기판 일부를 개략적으로 나타내는 단면도.
도 5a 내지 도 5e는 상기 도 3에 도시된 박막 트랜지스터 기판의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6e는 상기 도 4에 도시된 박막 트랜지스터 기판의 제조공정을 순차적으로 나타내는 단면도.
도 7a 내지 도 7c는 상기 도 5c 및 도 6c에 도시된 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 기판 116 : 게이트라인
116p : 게이트패드라인 117 : 데이터라인
117p : 데이터패드라인 118 : 화소전극
121 : 게이트전극 122 : 소오스전극
123 : 드레인전극 124 : 액티브층
126p : 게이트패드전극 127p : 데이터패드전극

Claims (9)

  1. 화소부와 데이터패드부 및 게이트패드부로 이루어진 기판을 제공하는 단계;
    상기 기판의 화소부에 게이트전극과 게이트라인을 형성하는 단계;
    상기 게이트전극과 게이트라인이 형성된 기판 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막이 형성된 게이트전극 상부에 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;
    리프트 오프공정을 통해 상기 소오스/드레인전극 상부에 산화물 반도체로 이루어진 액티브층을 형성하는 단계;
    상기 액티브층이 형성된 기판 위에 보호막을 형성하는 단계;
    상기 보호막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 및
    상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
  2. 제 1 항에 있어서, 상기 게이트전극과 게이트라인을 형성할 때 상기 게이트전극과 게이트라인을 구성하는 제 1 도전막으로 상기 기판의 게이트패드부에 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스 터 기판의 제조방법.
  3. 제 2 항에 있어서, 상기 소오스/드레인전극과 데이터라인을 형성할 때 상기 소오스/드레인전극과 데이터라인을 구성하는 제 2 도전막으로 상기 기판의 데이터패드부에 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  4. 제 3 항에 있어서, 상기 보호막의 일부영역을 제거하여 각각 상기 데이터패드라인 및 게이트패드라인의 일부를 노출시키는 제 2 콘택홀 및 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  5. 제 4 항에 있어서, 상기 화소전극을 형성할 때 상기 화소전극을 구성하는 제 3 도전막으로 상기 기판의 데이터패드부에 상기 제 2 콘택홀을 통해 상기 데이터패드라인에 전기적으로 접속하는 데이터패드전극을 형성하며, 상기 기판의 게이트패드부에 상기 제 3 콘택홀을 통해 상기 게이트패드라인에 전기적으로 접속하는 게이트패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  6. 제 1 항에 있어서, 상기 액티브층은 비정질 아연 산화물계 반도체로 형성하 는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  7. 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  8. 제 1 항에 있어서, 상기 액티브층을 형성하는 단계는
    상기 소오스/드레인전극과 데이터라인이 형성된 기판 위에 액티브층이 형성될 상기 게이트전극과 소오스/드레인전극 상부의 액티브영역을 노출시키는 소정의 감광막패턴을 형성하는 단계;
    상기 감광막패턴이 형성된 기판 전면에 산화물 반도체로 이루어진 산화물 반도체층을 형성하는 단계; 및
    리프트 오프공정을 통해 상기 감광막패턴 및 상기 감광막패턴과 접촉하고 있는 산화물 반도체층을 함께 제거하여 상기 소오스/드레인전극 상부에 상기 산화물 반도체로 이루어진 액티브층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  9. 제 8 항에 있어서, 상기 산화물 반도체층은 스퍼터링을 통해 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
KR1020090115339A 2009-11-26 2009-11-26 박막 트랜지스터 기판의 제조방법 KR20110058519A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090115339A KR20110058519A (ko) 2009-11-26 2009-11-26 박막 트랜지스터 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090115339A KR20110058519A (ko) 2009-11-26 2009-11-26 박막 트랜지스터 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20110058519A true KR20110058519A (ko) 2011-06-01

Family

ID=44393998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090115339A KR20110058519A (ko) 2009-11-26 2009-11-26 박막 트랜지스터 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20110058519A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355893B1 (ko) * 2012-11-02 2014-01-28 경북대학교 산학협력단 능동 이미지 센서 및 그 제조 방법
CN104766877A (zh) * 2015-04-10 2015-07-08 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355893B1 (ko) * 2012-11-02 2014-01-28 경북대학교 산학협력단 능동 이미지 센서 및 그 제조 방법
CN104766877A (zh) * 2015-04-10 2015-07-08 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置

Similar Documents

Publication Publication Date Title
KR101425064B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101248459B1 (ko) 액정표시장치 및 그 제조방법
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
US20140131715A1 (en) Array substrate, method for fabricating the same, and display device
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US20020042167A1 (en) Thin film transistor array substrate for liquid crystal display device and method of manufacturing the same
US8847234B2 (en) Thin film transistor, method fabricating thereof, liquid crystal display device and method for fabricating the same
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
US20090290083A1 (en) Liquid crystal display device and fabrication method thereof
JP2007334284A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
KR20110055274A (ko) 산화물 박막 트랜지스터의 제조방법
KR20080075717A (ko) 횡전계방식 액정표시장치의 제조방법
US6869833B1 (en) Method of manufacturing a thin film transistor of a liquid crystal display
KR20070060827A (ko) 액정표시장치 및 그 제조방법
KR20110058519A (ko) 박막 트랜지스터 기판의 제조방법
KR20130025269A (ko) 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application