KR20110064272A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20110064272A
KR20110064272A KR1020090120782A KR20090120782A KR20110064272A KR 20110064272 A KR20110064272 A KR 20110064272A KR 1020090120782 A KR1020090120782 A KR 1020090120782A KR 20090120782 A KR20090120782 A KR 20090120782A KR 20110064272 A KR20110064272 A KR 20110064272A
Authority
KR
South Korea
Prior art keywords
substrate
active layer
forming
liquid crystal
thin film
Prior art date
Application number
KR1020090120782A
Other languages
English (en)
Inventor
서현식
배종욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090120782A priority Critical patent/KR20110064272A/ko
Publication of KR20110064272A publication Critical patent/KR20110064272A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시장치 및 그 제조방법은 비정질 아연 산화물(ZnO)계 반도체를 박막 트랜지스터의 액티브층으로 사용한 액정표시장치에 있어서, 액티브층의 채널영역 상부에 COT(color filter on TFT) 구조의 수지 BM(black matrix)을 형성하거나 수지 BM으로 이루어진 컬럼 스페이서(column spacer)를 형성함으로써 고휘도 백라이트의 사용에 따른 채널의 누설전류 및 문턱전압(threshold voltage)의 변화를 방지하기 위한 것으로, 제 1 기판의 각 화소영역에 산화물 반도체로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터를 형성하는 단계; 상기 산화물 박막 트랜지스터가 형성된 제 1 기판 위에 보호막을 형성하는 단계; 상기 액티브층의 채널영역 상부에 유전율이 낮은 불투명한 수지로 이루어진 블랙매트릭스를 형성하는 단계; 상기 블랙매트릭스가 형성된 제 1 기판의 각 화소영역에 적, 녹 및 청의 색상을 구현하는 컬러필터를 형성하는 단계; 상기 컬러필터가 형성된 제 1 기판 위에 오버코트층을 형성하는 단계; 및 상기 제 1 기판을 제 2 기판과 대향하여 합착하는 단계를 포함한다.
산화물 박막 트랜지스터, COT, 수지 BM, 컬럼 스페이서, 고휘도 백라이트

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 비정질 아연 산화물계 반도체를 박막 트랜지스터의 액티브층으로 사용한 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
한편, 새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
또한, 전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터가 개발되고 있는데, 이하 도면을 참조하여 상기 산화물 박막 트랜지스터를 적용한 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이며, 도 2는 일반적인 액정표시장치의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(7)와 상기 서브-컬러필터 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(Black Matrix; BM)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기 박막 트랜지스터(T)는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 상기 화소전극(18)에 연결된 드레인전극(23)으로 구성되어 있다. 또한, 상기 박막 트랜지스터(T)는 상기 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 게이트절연막(15a)과 보호막(15b) 및 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 상기 소오스전 극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 산화물 반도체로 이루어진 액티브층(24)을 포함한다.
이와 같이 구성된 액정표시장치는 상기 어레이 기판(10)의 하부에 설치되어 상부 컬러필터 기판(5)으로 빛을 공급하는 백라이트(backlight) 유닛을 추가로 구비하게 되는데, 백라이트의 빛의 세기가 수만 럭스(lux)로 증가하게 되는 경우에 산란되는 빛이 액티브층(24)의 채널에 영향을 주어서 광전류가 증가하는 문제가 발생하게 된다.
즉, 산화물 박막 트랜지스터를 소형 모바일(mobile) 장치 등의 구동소자로 사용하는 경우에는 일반적으로 15,000lux 정도의 빛을 사용하고 있다. 그러나, 상기 산화물 박막 트랜지스터의 주요 용도는 대면적 초고선명(Ultra Definition; UD)급 표시장치 등에 적용하는 것으로 이 경우에는 백라이트의 세기(약 20,000 ~ 30,000lux)가 점점 강해지는 경향이 있으며, 이럴 경우 소자의 누설전류가 증가하여 소자의 안정성을 저해하는 문제가 발생하는 것으로 알려져 있다.
이와 같이 백라이트의 직접적인 빛은 기본적으로 게이트전극에 의해서 차단되고 있으나, 산란되는 빛에 의해서 다시 액티브층의 채널영역에 입사되는 경우에 대해서는 방어책이 없는 상황이다. 특히, 빛의 세기가 증가하여 이러한 산란되는 빛이 점점 많아지는 대면적 표시장치의 경우에는 이에 대한 해결책 또는 보완이 필요한 상황이다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 측면을 통해 산란된 백라이트 빛이 액티브층의 채널에 영향을 주는 것을 방지하도록 한 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 상기 액티브층의 채널에서의 누설전류 및 문턱전압의 변화를 방지하도록 한 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 제 1 기판 위에 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막; 상기 게이트전극 상부에 형성되며, 산화물 반도체로 이루어진 액티브층; 상기 액티브층 상부에 형성되며, 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인영역 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 소오스/드레인전극이 형성된 제 1 기판 위에 형성된 보호막; 상기 액티브층의 채널영역 상부에 형성되며, 유전율이 낮은 불 투명한 수지로 이루어진 블랙매트릭스; 상기 블랙매트릭스가 형성된 제 1 기판의 각 화소영역에 형성되며, 적, 녹 및 청의 색상을 구현하는 컬러필터; 상기 컬러필터가 형성된 제 1 기판 위에 형성된 오버코트층; 상기 보호막과 컬러필터 및 오버코트층의 일부영역이 제거되어 상기 드레인전극의 일부를 노출시키는 콘택홀; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
본 발명의 다른 액정표시장치는 제 1 기판 위에 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막; 상기 게이트전극 상부에 형성되며, 산화물 반도체로 이루어진 액티브층; 상기 액티브층 상부에 형성되며, 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인영역 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 소오스/드레인전극이 형성된 제 1 기판 위에 형성된 보호막; 상기 액티브층의 채널영역 상부에 형성되며, 유전율이 낮은 불투명한 수지로 이루어져 산란된 백라이트 빛을 흡수하여 상기 액티브층의 채널에 영향을 주는 것을 방지하는 차광패턴; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
본 발명의 액정표시장치의 제조방법은 제 1 기판의 각 화소영역에 산화물 반도체로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터를 형성하는 단계; 상기 산화물 박막 트랜지스터가 형성된 제 1 기판 위에 보호막을 형성하는 단계; 상기 액티브층의 채널영역 상부에 유전율이 낮은 불투명한 수지로 이루어진 블랙매트릭스를 형성하는 단계; 상기 블랙매트릭스가 형성된 제 1 기판의 각 화소영역에 적, 녹 및 청의 색상을 구현하는 컬러필터를 형성하는 단계; 상기 컬러필터가 형성된 제 1 기판 위에 오버코트층을 형성하는 단계; 및 상기 제 1 기판을 제 2 기판과 대향하여 합착하는 단계를 포함한다.
본 발명의 액정표시장치의 다른 제조방법은 제 1 기판의 각 화소영역에 산화물 반도체로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터를 형성하는 단계; 상기 산화물 박막 트랜지스터가 형성된 제 1 기판 위에 보호막을 형성하는 단계; 상기 액티브층의 채널영역 상부에 유전율이 낮은 불투명한 수지로 이루어져 산란된 백라이트 빛을 흡수하여 상기 액티브층의 채널에 영향을 주는 것을 방지하는 차광패턴을 형성하는 단계; 및 상기 제 1 기판을 제 2 기판과 대향하여 합착하는 단계를 포함한다.
본 발명의 액정표시장치의 또 다른 제조방법은 제 1 기판의 각 화소영역에 산화물 반도체로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터를 형성하는 단계; 상기 산화물 박막 트랜지스터가 형성된 제 1 기판 위에 보호막을 형성하는 단계; 상기 액티브층의 채널영역 상부에 유전율이 낮은 불투명한 수지로 이루어져 산란된 백라이트 빛을 흡수하여 상기 액티브층의 채널에 영향을 주는 것을 방지하는 컬럼 스페이서를 형성하는 단계; 및 상기 컬럼 스페이서를 통해 일정한 셀갭이 유지된 상태에서 상기 제 1 기판을 제 2 기판과 대향하여 합착하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 비정질 아연 산화물계 반도체를 박막 트랜지스터의 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
본 발명에 따른 액정표시장치 및 그 제조방법은 액티브층의 채널영역 상부에 COT(color filter on TFT) 구조의 수지 BM을 형성하거나 수지 BM으로 이루어진 컬럼 스페이서(column spacer)를 형성하여 산란된 백라이트 빛이 액티브층의 채널에 영향을 주는 것을 방지하도록 함으로써 고휘도 백라이트의 사용에 따른 채널의 누설전류 및 문턱전압의 변화를 방지할 수 있게 된다. 그 결과 저비용이면서 우수한 소자 특성을 가진 산화물 박막 트랜지스터를 대면적 UD급 표시장치 등에 적용할 수 있는 효과를 제공한다.
또한, 상기 본 발명에 따른 액정표시장치 및 그 제조방법은 유기전계발광소자에 있어 발광효율이 점점 증가하는 경우에도 액티브층의 채널영역 상부에 전극 물질이 존재하지 않도록 함으로써 누설전류의 문제를 해결할 수 있는 이점이 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 구조를 개략적으로 나타내는 단면도로써, 컬러필터가 하부 어레이 기판에 형성된 COT(color filter on TFT) 구조의 액정표시장치를 나타내고 있다.
이때, 상기 COT 구조의 액정표시장치는 하나의 기판에 컬러필터와 박막 트랜지스터를 동시에 형성함으로써 컬러필터 기판과 어레이 기판의 오정렬(miss align) 에 의해 빛샘이 발생하여 개구율이 현저히 떨어지는 것을 방지할 수 있게 된다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치는 크게 제 1 기판(110)과 제 2 기판(105) 및 상기 제 1 기판(110)과 제 2 기판(105) 사이에 형성된 액정층(미도시)으로 구성된다.
이때, 상기 제 1 기판(110)은 상기 제 1 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(미도시)으로 이루어져 있다. 이때, 상기 게이트라인과 데이터라인의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 제 2 기판(105)의 공통전극(108)과 함께 액정층을 구동시키는 화소전극(118)이 형성되어 있다.
또한, 상기 본 발명의 제 1 실시예에 따른 제 1 기판(110)은 보호막(115b) 위에 형성되어 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(107)와 상기 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스(106), 그리고 상기 블랙매트릭스(106)와 컬러필터(107) 상부에 형성되어 표면을 평탄화하는 오버코트층(overcoat layer)(109)을 추가로 포함한다.
상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극(121), 상기 데이터라인에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 게이트절연막(115a)과 보호막(115b) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전 극(122)과 드레인전극(123) 간에 전도채널을 형성하는 비정질 아연 산화물계 반도체로 형성된 액티브층(124)을 포함한다.
이때, 상기 화소전극(118)은 상기 보호막(115b)과 컬러필터(107) 및 오버코트층(109)의 일부영역이 제거되어 형성된 콘택홀을 통해 하부의 드레인전극(123)과 전기적으로 접속하게 된다.
여기서, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 평판표시장치에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
특히, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층을 형성하는 것을 특징으로 한다.
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1~100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 평판표시장치에 적용할 수 있는 장점을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 액티브층의 채널영역 상부에 불투명한 수지로 이루어진 블랙매트릭스가 형성되어 산란된 백라이트 빛을 흡수함으로써 고휘도 백라이트의 사용에 따른 채널의 누설전류 및 문턱전압의 변화를 방지할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4h는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 순차적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 박막 트랜지스터의 액티브층으로 사용한 액정표시장치의 제조공정을 예를 들어 나타내고 있다.
도 4a에 도시된 바와 같이, 투명한 절연물질로 이루어진 제 1 기판(110) 위에 소정의 게이트전극(121)과 게이트라인(미도시)을 형성한다.
이때, 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
상기 게이트전극(121)과 게이트라인은 제 1 도전막을 상기 제 1 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 제 1 기판(110) 전면에 상기 게이트전극(121)과 게이트라인을 덮도록 차례대로 게이트절연막(115a)과 비정질 아연 산화물계 반도체로 이루어진 산화물 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성한다.
이때, 상기 게이트절연막(115a)으로 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막을 사용할 수 있으며, 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD) 등을 이용하여 형성할 수 있다.
그리고, 상기 비정질 아연 산화물계 반도체, 특히 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법을 이용하는 것도 가능하다.
여기서, 본 발명의 제 1 실시예의 경우에는 갈륨, 인듐, 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1 및 4:2:1인 복합 산화물 타겟을 사용하여 산화물 반도체층을 형성할 수 있으며, 이때 상기 갈륨, 인듐, 아연의 원자비가 2:2:1인 복합 산화물 타겟을 사용하는 경우 상기 갈륨, 인듐, 아연의 당량(equivalent weight)비는 대략 2.8:2.8:1을 가지는 것을 특징으로 한다.
다음으로, 도 4c에 도시된 바와 같이, 상기 액티브층(124)이 형성된 제 1 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 데이터 배선, 즉 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 제 2 도전막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성하게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 제 1 기판(110)의 화소부에 상기 제 2 도전막으로 이루어지며 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인(미도시)을 형성하게 된다.
다음으로, 도 4d에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123) 및 데이터라인이 형성된 제 1 기판(110) 전면에 소정의 보호막(115b)을 형성한 후, 그 위에 유전율이 낮은 불투명한 수지를 증착하거나 도포한다.
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 수지를 선택적으로 패터닝함으로써 상기 수지로 이루어진 블랙매트릭스(106)를 형성한다.
이때, 상기 본 발명의 제 1 실시예에 따른 블랙매트릭스(106)는 배선이 형성되는 게이트라인과 데이터라인 영역 및 액티브층(124)의 채널영역 상부에 형성되어 전계가 불안한 영역에서의 빛샘을 차단하는 동시에 산란된 백라이트 빛이 상기 액티브층(124)의 채널에 영향을 주는 것을 방지하는 것을 특징으로 한다.
즉, 액티브층(124)의 채널영역 상부에 COT 구조의 수지 블랙매트릭스(106)를 형성하여 산란된 백라이트 빛이 액티브층(124)의 채널에 영향을 주는 것을 방지하도록 함으로써 고휘도 백라이트의 사용에 따른 채널의 누설전류 및 문턱전압의 변화를 방지할 수 있게 된다. 그 결과 저비용이면서 우수한 소자 특성을 가진 산화물 박막 트랜지스터를 대면적 UD급 표시장치 등에 적용할 수 있는 효과를 제공한다.
그리고, 도 4e에 도시된 바와 같이, 상기 블랙매트릭스(106)가 형성된 제 1 기판(110) 위에 컬러 레지스트를 일정한 규칙을 가지고 도포한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 제 1 기판(110)의 각 화소영역에 적, 녹 및 청의 색상을 구현하는 컬러필터(107)를 형성한다.
다음으로, 도 4f에 도시된 바와 같이, 상기 컬러필터(107)가 형성된 제 1 기판(110) 전면에 벤조사이클로부텐(Benzocyclobutene; BCB), 포토 아크릴 등의 유기절연물질로 이루어진 오버코트층(109)을 형성한다.
이때, 상기 오버코트층(109)은 감광특성을 가진 유기절연물질을 이용하여 스핀(spin)법, 롤 코팅(roll coating)법 등으로 도포하여 형성할 수 있다.
그리고, 포토리소그래피공정(제 6 마스크공정)을 통해 상기 보호막(115b), 컬러필터(107) 및 오버코트층(109)의 일부영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
다음으로, 도 4g에 도시된 바와 같이, 상기 제 1 기판(110) 전면에 제 3 도 전막을 형성한 후, 포토리소그래피공정(제 7 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 제 1 기판(110)의 화소영역에 상기 콘택홀을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성하게 된다.
이때, 상기 제 3 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수도 있다.
이와 같이 형성된 제 1 기판(110)은 도 4h에 도시된 바와 같이, 공통전극(108)이 형성된 제 2 기판(105)과 대향하여 합착함으로써 액정표시장치를 구성하게 되는데, 상기 제 1 기판(110) 상에 박막 트랜지스터와 블랙매트릭스(106) 및 컬러필터(107)를 함께 형성함으로써 대향 기판인 상기 제 2 기판(105)에는 별도의 블랙매트릭스와 컬러필터를 형성하지 않아도 된다.
한편, 하부 어레이 기판에 COT 구조의 수지 BM을 형성하는 대신에 일반적인 상부 컬러필터를 적용한 상태에서 채널영역 상부에 수지 BM으로 이루어진 차광패턴을 형성하여 산란된 백라이트 빛이 액티브층의 채널에 영향을 주는 것을 방지하도록 할 수도 있는데, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 5는 본 발명의 제 2 실시예에 따른 액정표시장치의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치는 크게 제 1 기판(210)과 제 2 기판(205) 및 상기 제 1 기판(210)과 제 2 기판(205) 사이에 형성된 액정층(미도시)으로 구성된다.
이때, 상기 제 1 기판(210)은 상기 제 1 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(미도시)으로 이루어져 있다. 이때, 상기 게이트라인과 데이터라인의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 제 2 기판(205)의 공통전극(208)과 함께 액정층을 구동시키는 화소전극(218)이 형성되어 있다.
또한, 상기 제 2 기판(205)은 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(207)와 상기 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스(206), 그리고 상기 블랙매트릭스(206)와 컬러필터(207) 상부에 형성되어 표면을 평탄화하는 오버코트층(209)을 포함한다.
상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극(221), 상기 데이터라인에 연결된 소오스전극(222) 및 상기 화소전극(218)에 연결된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)과 소오스/드레인전극(222, 223)의 절연을 위한 게이트절연막(215a)과 보호막(215b) 및 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 비정질 아연 산화물계 반도체로 형성된 액티브층(224)을 포함한다.
이때, 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 액티브층(224)의 채널영역 상부에 수지 BM으로 이루어진 소정의 차광패턴(250)이 형성되어 있는 것을 특징으로 한다.
여기서, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 전술한 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터와 동일하게 비정질 아연 산화물계 반도체를 이용하여 액티브층을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 평판표시장치에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
전술한 바와 같이 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 액티브층의 채널영역 상부에 불투명한 수지로 이루어진 차광패턴이 형성되어 산란된 백라이트 빛을 흡수함으로써 고휘도 백라이트의 사용에 따른 채널의 누설전류 및 문턱전압의 변화를 방지할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 6a 내지 도 6g는 상기 도 5에 도시된 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정을 순차적으로 나타내는 단면도로써, 비정질 아연 산화물계 반 도체를 박막 트랜지스터의 액티브층으로 사용한 액정표시장치의 제조공정을 예를 들어 나타내고 있다.
도 6a에 도시된 바와 같이, 투명한 절연물질로 이루어진 제 1 기판(210) 위에 소정의 게이트전극(221)과 게이트라인(미도시)을 형성한다.
이때, 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
상기 게이트전극(221)과 게이트라인은 제 1 도전막을 상기 제 1 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 6b에 도시된 바와 같이, 상기 제 1 기판(210) 전면에 상기 게이트전극(221)과 게이트라인을 덮도록 차례대로 게이트절연막(215a)과 비정질 아연 산화물계 반도체로 이루어진 산화물 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(221) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224)을 형성한다.
다음으로, 도 6c에 도시된 바와 같이, 상기 액티브층(224)이 형성된 제 1 기판(210) 전면에 제 2 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 게이트전극(221) 상부에 상기 제 2 도전막으로 이루어지며 상기 액티브층(224)의 소오스/드레인영역과 전기 적으로 접속하는 소오스/드레인전극(222, 223)을 형성하게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 제 1 기판(210)의 화소부에 상기 제 2 도전막으로 이루어지며 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인(미도시)을 형성하게 된다.
다음으로, 도 6d에 도시된 바와 같이, 상기 소오스/드레인전극(222, 223) 및 데이터라인이 형성된 제 1 기판(210) 전면에 소정의 보호막(215b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 패터닝하여 상기 드레인전극(223)의 일부를 노출시키는 콘택홀(240)을 형성한다.
다음으로, 도 6e에 도시된 바와 같이, 상기 제 1 기판(210) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 제 1 기판(210)의 화소영역에 상기 콘택홀을 통해 상기 드레인전극(223)과 전기적으로 접속하는 화소전극(218)을 형성하게 된다.
그리고, 도 6f에 도시된 바와 같이, 상기 화소전극(218)이 형성된 제 1 기판(210) 전면에 유전율이 낮은 불투명한 수지를 증착하거나 도포한 후, 포토리소그래피공정(제 6 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 액티브층(224)의 채널영역 상부에 상기 불투명한 수지로 이루어지며 산란된 백라이트 빛이 상기 액티브층(224)의 채널에 영향을 주는 것을 방지하는 차광패턴(250)을 형성하게 된다.
이와 같이 형성된 제 1 기판(210)은 도 6g에 도시된 바와 같이, 공통전극(208)이 형성된 제 2 기판(205)과 대향하여 합착함으로써 액정표시장치를 구성하 게 되는데, 이때 상기 제 2 기판(205)은 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(207)와 상기 서브-컬러필터 사이를 구분하고 액정층(미도시)을 투과하는 광을 차단하는 블랙매트릭스(208), 그리고 상기 블랙매트릭스(206)와 컬러필터(207) 상부에 형성되어 표면을 평탄화하는 오버코트층(209)을 추가로 포함한다.
한편, 하부 어레이 기판에 COT 구조의 수지 BM을 형성하거나 상부 컬러필터 구조에서 액티브층의 채널영역 상부에 수지 BM으로 이루어진 차광패턴을 형성하는 대신에 수지 BM으로 이루어진 컬럼 스페이서를 액티브층의 채널영역 상부에 형성함으로써 산란된 백라이트 빛이 액티브층의 채널에 영향을 주는 것을 방지하도록 할 수도 있는데, 이를 다음의 본 발명의 제 3 실시예를 통해 상세히 설명한다.
도 7은 본 발명의 제 3 실시예에 따른 액정표시장치의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 액정표시장치는 크게 제 1 기판(310)과 제 2 기판(305) 및 상기 제 1 기판(310)과 제 2 기판(305) 사이에 형성된 액정층(미도시)으로 구성된다.
이때, 상기 제 1 기판(310)은 상기 제 1 기판(310) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(미도시)과 데이터라인(미도시)으로 이루어져 있다. 이때, 상기 게이트라인과 데이터라인의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 제 2 기판(305)의 공통전극(308)과 함께 액정층을 구동시키는 화소전극(318)이 형성되어 있다.
또한, 상기 제 2 기판(305)은 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(307)와 상기 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스(306), 그리고 상기 블랙매트릭스(306)와 컬러필터(307) 상부에 형성되어 표면을 평탄화하는 오버코트층(309)을 포함한다.
상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극(321), 상기 데이터라인에 연결된 소오스전극(322) 및 상기 화소전극(318)에 연결된 드레인전극(323)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(321)과 소오스/드레인전극(322, 323)의 절연을 위한 게이트절연막(315a)과 보호막(315b) 및 상기 게이트전극(321)에 공급되는 게이트 전압에 의해 상기 소오스전극(322)과 드레인전극(323) 간에 전도채널을 형성하는 비정질 아연 산화물계 반도체로 형성된 액티브층(324)을 포함한다.
이와 같이 구성된 상기 제 1 기판(310)과 제 2 기판(305)은 컬럼 스페이서(360)에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되게 된다.
이때, 상기 본 발명의 제 3 실시예에 따른 컬럼 스페이서(360)는 상기 액티브층(324)의 채널영역 상부에 수지 BM으로 이루어진 것을 특징으로 한다.
여기서, 상기 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터는 전술한 상기 본 발명의 제 1, 제 2 실시예에 따른 산화물 박막 트랜지스터와 동일하게 비정질 아연 산화물계 반도체를 이용하여 액티브층을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 평판표시장치에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
전술한 바와 같이 상기 본 발명의 제 3 실시예에 따른 액정표시장치는 상기 액티브층의 채널영역 상부에 불투명한 수지로 이루어진 컬럼 스페이서가 형성되어 산란된 백라이트 빛을 흡수함으로써 상기 액티브층의 채널영역으로 입사되는 것을 방지할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 8a 내지 도 8g는 상기 도 7에 도시된 본 발명의 제 3 실시예에 따른 액정표시장치의 제조공정을 순차적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 박막 트랜지스터의 액티브층으로 사용한 액정표시장치의 제조공정을 예를 들어 나타내고 있다.
도 8a에 도시된 바와 같이, 투명한 절연물질로 이루어진 제 1 기판(310) 위 에 소정의 게이트전극(321)과 게이트라인(미도시)을 형성한다.
이때, 본 발명의 제 3 실시예에 따른 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
상기 게이트전극(321)과 게이트라인은 제 1 도전막을 상기 제 1 기판(310) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 8b에 도시된 바와 같이, 상기 제 1 기판(310) 전면에 상기 게이트전극(321)과 게이트라인을 덮도록 차례대로 게이트절연막(315a)과 비정질 아연 산화물계 반도체로 이루어진 산화물 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(321) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(324)을 형성한다.
다음으로, 도 8c에 도시된 바와 같이, 상기 액티브층(324)이 형성된 제 1 기판(310) 전면에 제 2 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 게이트전극(321) 상부에 상기 제 2 도전막으로 이루어지며 상기 액티브층(324)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(322, 323)을 형성하게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 제 1 기판(310)의 화소부에 상기 제 2 도전막으로 이루어지며 상기 게이트라인과 교차하여 화소영역을 정의하는 데 이터라인(미도시)을 형성하게 된다.
다음으로, 도 8d에 도시된 바와 같이, 상기 소오스/드레인전극(322, 323) 및 데이터라인이 형성된 제 1 기판(310) 전면에 소정의 보호막(315b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 패터닝하여 상기 드레인전극(323)의 일부를 노출시키는 콘택홀(340)을 형성한다.
다음으로, 도 8e에 도시된 바와 같이, 상기 제 1 기판(310) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 제 1 기판(310)의 화소영역에 상기 콘택홀을 통해 상기 드레인전극(323)과 전기적으로 접속하는 화소전극(318)을 형성하게 된다.
그리고, 도 8f에 도시된 바와 같이, 상기 화소전극(318)이 형성된 제 1 기판(310) 전면에 유전율이 낮은 불투명한 수지를 증착하거나 도포한 후, 포토리소그래피공정(제 6 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 액티브층(324)의 채널영역 상부에 상기 불투명한 수지로 이루어진 컬럼 스페이서(360)를 형성하게 된다.
이와 같이 형성된 제 1 기판(310)은 도 8g에 도시된 바와 같이, 공통전극(308)이 형성된 제 2 기판(305)과 대향하여 합착함으로써 액정표시장치를 구성하게 되는데, 이때 상기 제 2 기판(305)은 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(307)와 상기 서브-컬러필터 사이를 구분하고 액정층(미도시)을 투과하는 광을 차단하는 블랙매트릭스(308), 그리고 상기 블랙매트릭스(306)와 컬러필터(307) 상부에 형성되어 표면을 평탄화하는 오버코트층(309)을 추가로 포함한다.
이때, 상기 본 발명의 제 3 실시예에 따른 컬럼 스페이서(360)는 수지 BM으로 이루어져 산란된 백라이트 빛이 상기 액티브층(324)의 채널에 영향을 주는 것을 방지하는 한편, 상기 제 1 기판(310)과 제 2 기판(305) 사이를 일정한 셀갭으로 유지하는 역할을 하는 것을 특징으로 한다.
상기 본 발명의 제 1 실시예 내지 제 3 실시예에 따른 산화물 박막 트랜지스터는 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식을 적용한 경우를 예를 들고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 향상시킨 횡전계(In Plane Switching; IPS)방식에도 적용 가능하다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
이 경우에는 산화물 박막 트랜지스터 상부 영역의 ITO를 제거하거나 고립(isolation)시켜 전압이 인가되지 않도록 함으로써 빛이 채널에 영향을 주지 않도록 할 수 있다. 즉, 유기전계발광 디스플레이장치의 경우에는 백라이트보다 빛의 세기가 크지는 않지만, 채널 상부에 있는 발광물질이 반응을 할 수 없도록 산화물 박막 트랜지스터 상부 영역의 화소 ITO를 제거하거나 고립시켜 채널 상부에서는 엑시톤(exciton)이 형성되지 않도록 함으로써 빛에 의한 누설전류 문제를 근본적으로 해결할 수 있게 된다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 액정표시장치의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 구조를 개략적으로 나타내는 단면도.
도 4a 내지 도 4h는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 순차적으로 나타내는 단면도.
도 5는 본 발명의 제 2 실시예에 따른 액정표시장치의 구조를 개략적으로 나타내는 단면도.
도 6a 내지 도 6g는 상기 도 5에 도시된 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정을 순차적으로 나타내는 단면도.
도 7은 본 발명의 제 3 실시예에 따른 액정표시장치의 구조를 개략적으로 나타내는 단면도.
도 8a 내지 도 8g는 상기 도 7에 도시된 본 발명의 제 3 실시예에 따른 액정표시장치의 제조공정을 순차적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
105~305 : 컬러필터 기판 106~306 : 블랙매트릭스
107~307 : 컬러필터 108~308 : 공통전극
109~309 : 오버코트층 110~310 : 어레이 기판
121~321 : 게이트전극 122~322 : 소오스전극
123~323 : 드레인전극 124~324 : 액티브층
250 : 차광패턴 360 : 컬럼 스페이서

Claims (13)

  1. 제 1 기판의 각 화소영역에 산화물 반도체로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터를 형성하는 단계;
    상기 산화물 박막 트랜지스터가 형성된 제 1 기판 위에 보호막을 형성하는 단계;
    상기 액티브층의 채널영역 상부에 유전율이 낮은 불투명한 수지로 이루어진 블랙매트릭스를 형성하는 단계;
    상기 블랙매트릭스가 형성된 제 1 기판의 각 화소영역에 적, 녹 및 청의 색상을 구현하는 컬러필터를 형성하는 단계;
    상기 컬러필터가 형성된 제 1 기판 위에 오버코트층을 형성하는 단계; 및
    상기 제 1 기판을 제 2 기판과 대향하여 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 산화물 박막 트랜지스터를 형성하는 단계는
    상기 제 1 기판 위에 게이트전극과 게이트라인을 형성하는 단계;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트전극 상부에 산화물 반도체로 이루어진 액티브층을 형성하는 단계; 및
    상기 액티브층 상부에 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인영역을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 2 항에 있어서, 상기 보호막과 컬러필터 및 오버코트층의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 2 항에 있어서, 상기 블랙매트릭스는 배선이 형성되는 상기 게이트라인과 데이터라인 영역 및 상기 액티브층의 채널영역 상부에 형성되어 전계가 불안한 영역에서의 빛샘을 차단하는 동시에 산란된 백라이트 빛을 흡수하여 상기 액티브층의 채널에 영향을 주는 것을 방지하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 산화물 반도체는 비정질 아연 산화물계 반도체를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 기판의 각 화소영역에 산화물 반도체로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터를 형성하는 단계;
    상기 산화물 박막 트랜지스터가 형성된 제 1 기판 위에 보호막을 형성하는 단계;
    상기 액티브층의 채널영역 상부에 유전율이 낮은 불투명한 수지로 이루어져 산란된 백라이트 빛을 흡수하여 상기 액티브층의 채널에 영향을 주는 것을 방지하는 차광패턴을 형성하는 단계; 및
    상기 제 1 기판을 제 2 기판과 대향하여 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 산화물 반도체는 비정질 아연 산화물계 반도체를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 기판의 각 화소영역에 산화물 반도체로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터를 형성하는 단계;
    상기 산화물 박막 트랜지스터가 형성된 제 1 기판 위에 보호막을 형성하는 단계;
    상기 액티브층의 채널영역 상부에 유전율이 낮은 불투명한 수지로 이루어져 산란된 백라이트 빛을 흡수하여 상기 액티브층의 채널에 영향을 주는 것을 방지하는 컬럼 스페이서를 형성하는 단계; 및
    상기 컬럼 스페이서를 통해 일정한 셀갭이 유지된 상태에서 상기 제 1 기판을 제 2 기판과 대향하여 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 산화물 반도체는 비정질 아연 산화물계 반도체를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 1 기판 위에 형성된 게이트전극과 게이트라인;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막;
    상기 게이트전극 상부에 형성되며, 산화물 반도체로 이루어진 액티브층;
    상기 액티브층 상부에 형성되며, 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인영역 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;
    상기 소오스/드레인전극이 형성된 제 1 기판 위에 형성된 보호막;
    상기 액티브층의 채널영역 상부에 형성되며, 유전율이 낮은 불투명한 수지로 이루어진 블랙매트릭스;
    상기 블랙매트릭스가 형성된 제 1 기판의 각 화소영역에 형성되며, 적, 녹 및 청의 색상을 구현하는 컬러필터;
    상기 컬러필터가 형성된 제 1 기판 위에 형성된 오버코트층;
    상기 보호막과 컬러필터 및 오버코트층의 일부영역이 제거되어 상기 드레인전극의 일부를 노출시키는 콘택홀;
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
  11. 제 10 항에 있어서, 상기 블랙매트릭스는 배선이 형성되는 상기 게이트라인과 데이터라인 영역 및 상기 액티브층의 채널영역 상부에 형성되어 전계가 불안한 영역에서의 빛샘을 차단하는 동시에 산란된 백라이트 빛을 흡수하여 상기 액티브층의 채널에 영향을 주는 것을 방지하는 것을 특징으로 하는 액정표시장치.
  12. 제 1 기판 위에 형성된 게이트전극과 게이트라인;
    상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 게이트절연막;
    상기 게이트전극 상부에 형성되며, 산화물 반도체로 이루어진 액티브층;
    상기 액티브층 상부에 형성되며, 상기 액티브층의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인영역 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;
    상기 소오스/드레인전극이 형성된 제 1 기판 위에 형성된 보호막;
    상기 액티브층의 채널영역 상부에 형성되며, 유전율이 낮은 불투명한 수지로 이루어져 산란된 백라이트 빛을 흡수하여 상기 액티브층의 채널에 영향을 주는 것을 방지하는 차광패턴; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
  13. 제 12 항에 있어서, 상기 차광패턴은 상기 제 1 기판과 제 2 기판 사이에 형성되어 상기 제 1 기판과 제 2 기판 사이의 셀갭을 일정하게 유지하는 컬럼 스페이서인 것을 특징으로 하는 액정표시장치.
KR1020090120782A 2009-12-07 2009-12-07 액정표시장치 및 그 제조방법 KR20110064272A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090120782A KR20110064272A (ko) 2009-12-07 2009-12-07 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090120782A KR20110064272A (ko) 2009-12-07 2009-12-07 액정표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110064272A true KR20110064272A (ko) 2011-06-15

Family

ID=44397736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090120782A KR20110064272A (ko) 2009-12-07 2009-12-07 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110064272A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219156B2 (en) 2013-11-15 2015-12-22 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
US9472577B2 (en) 2013-11-07 2016-10-18 Samsung Display Co., Ltd. Thin film transistor substrate, display apparatus having the same, and manufacturing method thereof
US9575353B2 (en) 2013-04-10 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display
EP3214492A4 (en) * 2014-10-31 2018-05-23 Boe Technology Group Co. Ltd. Coa substrate and manufacturing method thereof and display device
US10128383B2 (en) 2015-02-13 2018-11-13 Samsung Display Co., Ltd. Thin film transistor array substrate and manufacturing method of the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9575353B2 (en) 2013-04-10 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display
US9472577B2 (en) 2013-11-07 2016-10-18 Samsung Display Co., Ltd. Thin film transistor substrate, display apparatus having the same, and manufacturing method thereof
US9219156B2 (en) 2013-11-15 2015-12-22 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
EP3214492A4 (en) * 2014-10-31 2018-05-23 Boe Technology Group Co. Ltd. Coa substrate and manufacturing method thereof and display device
US10502994B2 (en) 2014-10-31 2019-12-10 Boe Technology Group Co., Ltd. Color filter on array substrate and fabricating method thereof as well as a display device
US10128383B2 (en) 2015-02-13 2018-11-13 Samsung Display Co., Ltd. Thin film transistor array substrate and manufacturing method of the same

Similar Documents

Publication Publication Date Title
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
US8324111B2 (en) Liquid crystal display device and method for fabricating the same
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US20100301325A1 (en) Oxide thin film transistor and method of fabricating the same
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375855B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101463028B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110064272A (ko) 액정표시장치 및 그 제조방법
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102084398B1 (ko) 액정표시장치 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20150065526A (ko) 평판표시장치
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application