TWI553880B - 薄膜電晶體基板及其製作方法及顯示器 - Google Patents

薄膜電晶體基板及其製作方法及顯示器 Download PDF

Info

Publication number
TWI553880B
TWI553880B TW103117849A TW103117849A TWI553880B TW I553880 B TWI553880 B TW I553880B TW 103117849 A TW103117849 A TW 103117849A TW 103117849 A TW103117849 A TW 103117849A TW I553880 B TWI553880 B TW I553880B
Authority
TW
Taiwan
Prior art keywords
oxygen
thin film
active layer
film transistor
layer
Prior art date
Application number
TW103117849A
Other languages
English (en)
Other versions
TW201545358A (zh
Inventor
李冠鋒
賴浩詮
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW103117849A priority Critical patent/TWI553880B/zh
Priority to US14/708,491 priority patent/US20150340446A1/en
Publication of TW201545358A publication Critical patent/TW201545358A/zh
Application granted granted Critical
Publication of TWI553880B publication Critical patent/TWI553880B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

薄膜電晶體基板及其製作方法及顯示器
本發明有關於薄膜電晶體基板，且特別是有關於具有歐姆接觸的薄膜電晶體基板及其製作方法及具有前述薄膜電晶體基板的顯示器。
隨著顯示科技的日益進步，人們藉著顯示器的輔助可使生活更加便利，為求顯示器輕、薄之特性，促使平面顯示器(flat panel display，FPD)成為目前的主流。在諸多平面顯示器中，液晶顯示器(liquid crystal display，LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此，液晶顯示器深受消費者歡迎。
液晶顯示器主要是由主動陣列基板、彩色濾光基板與位於兩基板之間的液晶層所構成。主動陣列基板中可設置有多個底閘極薄膜電晶體以作為驅動元件或是畫素的開關元件。在底閘極薄膜電晶體中，源極與汲極連接主動層的電性連接品質會影響底閘極薄膜電晶體的電性表現(例如飽和電流)。因此，如何提升源極、汲極與主動層之間的電性連接品質是目前極為重要的課題。
本發明一實施例提供一種薄膜電晶體基板包括：一基板；一閘極，配置於基板上；一閘極絕緣層，配置於基板上並覆蓋閘極；一主動層，配置於閘極絕緣層上並位於閘極上方，其中主動層具有一第一氧空缺部分與一第二氧空缺部分；一源極與一汲極，配置於主動層上，源極連接第一氧空缺部分，汲極連接第二氧空缺部分。
本發明一實施例提供一種薄膜電晶體基板的製作方法包括：於一基板上形成一閘極；於基板上形成一閘極絕緣層以覆蓋閘極；於閘極絕緣層上形成一主動層，主動層係位於閘極上方；於主動層中形成一第一氧空缺部分與一第二氧空缺部分；以及於主動層上形成一源極以及一汲極，其中源極連接第一氧空缺部分，汲極連接第二氧空缺部分。
本發明一實施例提供一種顯示器包括：一薄膜電晶體基板；一基板，與薄膜電晶體基板相對設置；以及一顯示介質，形成於薄膜電晶體基板與基板之間。
100、200‧‧‧薄膜電晶體基板
101、201‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘極絕緣層
140、210‧‧‧主動層
142、144、212、214‧‧‧氧空缺部分
142a、144a‧‧‧凹槽
146、216‧‧‧第一部分
150‧‧‧蝕刻停止層
152、154‧‧‧開口
160、220‧‧‧圖案化光阻層、圖案化罩幕層
162、164‧‧‧開口
172、232‧‧‧源極
174、234‧‧‧汲極
180、240‧‧‧絕緣層
182、242‧‧‧通孔
190、250‧‧‧導電層
210a‧‧‧主動材料層
216a、216b‧‧‧側邊
216c‧‧‧第一端部
216d‧‧‧第二端部
D‧‧‧深度
T1、T2‧‧‧厚度
700‧‧‧顯示器
710‧‧‧薄膜電晶體基板
720‧‧‧基板
730‧‧‧顯示介質
第1A-1E圖繪示本發明一實施例之一薄膜電晶體基板的製程剖面圖。
第2A-2E圖繪示本發明一實施例之一薄膜電晶體基板的製程剖面圖。
第3圖繪示多個具有不同主動層厚度的薄膜電晶體的磁滯效應測試結果。
第4圖繪示多個具有不同主動層厚度的薄膜電晶體的一正閘極偏壓應力測試(positive gate bias stress test)結果。
第5圖繪示多個具有不同主動層厚度的薄膜電晶體的一負閘極偏壓應力測試(negative gate bias stress test)結果。
第6圖繪示多個具有不同主動層厚度的薄膜電晶體的一照光及負閘極偏壓應力測試結果。
第7圖繪示本發明一實施例之顯示器的剖面圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中，實施例之形狀或是厚度可能擴大，以簡化或是突顯其特徵。再者，圖中未繪示或描述之元件，可為所屬技術領域中具有通常知識者所知的任意形式。
第1A-1E圖繪示本發明一實施例之一薄膜電晶體基板的製程剖面圖。請參照第1A圖，提供一基板110，例如一玻璃基板或一塑膠基板。接著，於基板110上形成一閘極120以及一覆蓋閘極120的閘極絕緣層130。在一實施例中，閘極120的材質可包 括鋁(Al)與鉬(Mo)、或是其他適合的導電材料。閘極絕緣層130的材質例如為二氧化矽、二氧化氮、或是其他具有高介電常數的介電材料。
然後，於閘極絕緣層130上形成一主動層140。主動層140可透過圖案化遮罩以微影蝕刻的方式製作形成。主動層140的材質例如為銦鎵鋅氧化物(IGZO，indium-gallium-zinc-oxide)、銦錫鋅氧化物(ITZO，InSnZnO)、銦鋅氧化物(IZO，InZnO)、或是其他適於作為主動層的金屬氧化物半導體材料。在一實施例中，主動層140的厚度T1約為200埃至900埃。主動層140的厚度T1例如約為300埃至700埃。
之後，於閘極絕緣層130上形成一蝕刻停止層150，蝕刻停止層150係覆蓋主動層140。蝕刻停止層150的材質例如為氧化矽、或是其他適合的材料。然後，在一實施例中，可於蝕刻停止層150上形成一圖案化光阻層(或稱圖案化罩幕層)160。圖案化光阻層160具有二開口162、164暴露出部分的蝕刻停止層150，且開口162、164係位於主動層140上方且在垂直投影方向上對應該主動層140。
接著，請參照第1B圖，以圖案化光阻層160為蝕刻罩幕進行一蝕刻製程，以於蝕刻停止層150中形成暴露出主動層140的二開口152、154。開口152位於開口162下方並與其連通，開口154位於開口164下方並與其連通。在一實施例中，蝕刻製程包括一乾式蝕刻製程。乾式蝕刻製程使用的蝕刻劑(蝕刻氣體)例如為四氟甲烷與氧氣。
由於本實施例之蝕刻製程所使用的蝕刻劑(蝕刻氣 體或液體)會與主動層140反應而造成主動層140內的氧空缺(oxygen vacancy)增加，因此，蝕刻製程於開口152、154下方暴露出的主動層140中形成第一氧空缺部分142與第二氧空缺部分144。換句話說，開口152、154分別暴露出第一氧空缺部分142與第二氧空缺部分144。
第一氧空缺部分142與第二氧空缺部分144的氧空缺密度高於主動層140的第一部分146(亦即，主動層140之除了第一氧空缺部分142與第二氧空缺部分144以外的其他部分)的氧空缺密度。因此，第一氧空缺部分142與第二氧空缺部分144的載子濃度(或稱電子濃度)大於主動層140之第一部分146的載子濃度。
在一實施例中，第一氧空缺部分142與第二氧空缺部分144的載子濃度約為1019每立方公分至1022每立方公分。在一實施例中，第一部分146的載子濃度約為1016每立方公分至1018每立方公分。在本實施例中，第一氧空缺部分142與第二氧空缺部分144係同位於主動層140的一側邊146a。
在一實施例中，在蝕刻製程的蝕刻劑與主動層140反應的同時，蝕刻製程亦會移除部分的主動層140而於第一氧空缺部分142上形成第一凹槽142a以及於第二氧空缺部分144上形成第二凹槽144a。第一凹槽142a位於開口152下方並與其連通，第二凹槽144a位於開口154下方並與其連通。第一凹槽142a、第二凹槽144a的深度愈深，代表第一氧空缺部分142與第二氧空缺部分144的氧空缺濃度愈高及/或氧空缺部分142、144的尺寸愈大。在一實施例中，第一凹槽142a、第二凹槽144a的深度D分別約為50埃至400埃。在一實施例中，第一凹槽142a、第二凹槽144a的深度D分別 約為100埃至300埃。
接著，如第1C圖所示，移除圖案化光阻層160。然後，於蝕刻停止層150上形成一源極172與一汲極174。源極172係填入開口152與第一凹槽142a中並連接第一氧空缺部分142，汲極174係填入開口154與第二凹槽144a中並連接第二氧空缺部分144。源極172與汲極174的材質包括鉬(Mo)、鋁、或是其他適合的導電材料。此時，已大抵上形成本實施例之薄膜電晶體基板100的薄膜電晶體101。在本實施例中，薄膜電晶體101至少包括閘極120、閘極絕緣層130、主動層140、源極172、以及汲極174。
值得注意的是，由於本實施例已於開口152、154下方分別形成具有高載子濃度的第一氧空缺部分142與第二氧空缺部分144，因此，填入開口152、154中的源極172與汲極174可與第一氧空缺部分142、第二氧空缺部分144形成良好的歐姆接觸。因此，第一氧空缺部分142與第二氧空缺部分144可有效降低源極172與汲極174與主動層140之間的接觸阻抗，進而大幅提昇本實施例所製得之薄膜電晶體101的飽和電流(Ion)。
之後，請參照第1D圖，可選擇性地於蝕刻停止層150上形成一絕緣層180，絕緣層180係覆蓋源極172與汲極174。絕緣層180可為一單層結構或是一多層結構。絕緣層180的材質包括氧化矽、氮化矽、聚四氟乙烯(PFA，Polytetrafluoroethylene)、或是其他適合的絕緣材料。
然後，請參照圖1E，以例如微影蝕刻的方式於絕緣層180中形成一通孔182以暴露出部分的汲極174。接著，於絕緣層180上形成一導電層190，導電層190係延伸入通孔182中並與汲極 174連接。導電層190的材質包括透明導電材料(例如銦錫氧化物)或是金屬(例如銅)。在另一未繪示的實施例中，通孔182可暴露出源極172，且導電層190可延伸入通孔182中以連接源極172。
第2A-2E圖繪示本發明一實施例之一薄膜電晶體基板的製程剖面圖。請參照第2A圖，提供一基板110，例如一玻璃基板或一塑膠基板。接著，於基板110上形成一閘極120以及一覆蓋閘極120的閘極絕緣層130。在一實施例中，閘極120的材質可包括鋁(Al)與鉬(Mo)、或是其他適合的導電材料。閘極絕緣層130的材質例如為二氧化矽或是其他具有高介電常數的介電材料。
然後，於閘極絕緣層130上形成一主動材料層210a。主動材料層210a的材質例如為銦鎵鋅氧化物(IGZO，indium-gallium-zinc-oxide)、銦錫鋅氧化物(ITZO，InSnZnO)、銦鋅氧化物(IZO，InZnO)、或是其他適於作為主動層的金屬氧化物半導體材料。之後，於主動材料層210a上形成一圖案化光阻層(或稱圖案化罩幕層)220，圖案化光阻層220係對應於閘極120設置且位於閘極120上方。
接著，請參照第2B圖，以圖案化光阻層220為蝕刻罩幕進行一蝕刻製程，以移除主動材料層210a之未被圖案化光阻層220覆蓋的部份而形成一主動層210。在一實施例中，主動層210的厚度T2約為200埃至900埃。主動層210的厚度T2例如約為300埃至700埃。
在一實施例中，蝕刻製程包括一濕式蝕刻製程。濕式蝕刻製程使用的蝕刻劑(蝕刻液)例如為草酸。在另一實施例中，蝕刻製程包括一乾式蝕刻製程。乾式蝕刻製程使用的蝕刻劑 (蝕刻氣體)例如為三氯化硼與氧氣、或六氟化硫與氧氣、或是四氟甲烷與氧氣。在又一實施例中，蝕刻製程包括先進行一濕式蝕刻製程(例如使用草酸作為蝕刻劑)，之後再進行一乾式蝕刻製程(例如使用四氟甲烷與氧氣作為蝕刻劑)。
由於本實施例之蝕刻製程所使用的蝕刻劑(蝕刻氣體或液體)會與主動層210反應而造成主動層210的氧空缺(oxygen vacancy)增加，因此，蝕刻製程於圖案化光阻層220所暴露出的主動層210的兩端分別形成第一氧空缺部分212、第二氧空缺部分214。
第一氧空缺部分212與第二氧空缺部分214的氧空缺密度高於主動層210的第一部分216(亦即，主動層210之除了第一氧空缺部分212與第二氧空缺部分214以外的其他部分)的氧空缺密度。因此，第一氧空缺部分212與第二氧空缺部分214的載子濃度(或稱電子濃度)大於主動層210之第一部分216的載子濃度。
在一實施例中，第一氧空缺部分212與第二氧空缺部分214的載子濃度約大於1019每立方公分。在一實施例中，第一部分216的載子濃度約為1016每立方公分至1018每立方公分。在本實施例中，第一氧空缺部分212與第二氧空缺部分214係分別位於主動層210的相對兩側邊216a、216b。
接著，如第2C圖所示，移除圖案化光阻層220。然後，於主動層210的第一氧空缺部分212與第二氧空缺部分214上分別形成一源極232與一汲極234。源極232係連接第一氧空缺部分212、主動層210的一第一端部216c並延伸至閘極絕緣層130上。汲極234係連接第二氧空缺部分214、主動層210的一第二端部216d 並延伸至閘極絕緣層130上。源極232與汲極234的材質包括鉬(Mo)、鋁、或是其他適合的導電材料。此時，已大抵上形成本實施例之薄膜電晶體基板200的薄膜電晶體201。在本實施例中，薄膜電晶體201至少包括閘極120、閘極絕緣層130、主動層210、源極232、以及汲極234。
值得注意的是，由於本實施例的源極232與汲極234可與第一氧空缺部分212、第二氧空缺部分214形成良好的歐姆接觸。因此，第一氧空缺部分212與第二氧空缺部分214可有效降低源極232與汲極234與主動層210之間的接觸阻抗，進而大幅提昇本實施例所製得之薄膜電晶體201的飽和電流(Ion)。
之後，請參照第2D圖，可選擇性地於閘極絕緣層130上形成一絕緣層240，絕緣層240係覆蓋源極232、汲極234與主動層210。絕緣層240可為一單層結構或是一多層結構。絕緣層180的材質包括氧化矽、氮化矽、聚四氟乙烯(PFA，Polytetrafluoroethylene)、或是其他適合的絕緣材料。
然後，請參照第2E圖，以例如微影蝕刻的方式於絕緣層240中形成一通孔242以暴露出部分的汲極234。接著，於絕緣層240上形成一導電層250，導電層250係延伸入通孔242中並與汲極234連接。導電層250的材質包括透明導電材料(例如銦錫氧化物)或是金屬(例如銅)。在另一未繪示的實施例中，通孔242可暴露出源極232，且導電層250可延伸入通孔242中以連接源極232。
此外，在前述第1A-1E圖與第2A-2E圖的實施例中，主動層140、210的厚度T1、T2約為200埃至900埃。主動層210的厚度T2例如約為300埃至700埃。主動層140、210的厚度T1、T2 應維持在適當的範圍內，不論過薄或是過厚都會對薄膜電晶體造成不良的電性影響。以下為對具有不同主動層厚度的多個薄膜電晶體的各種電性測試結果。
第3圖繪示多個具有不同主動層厚度的薄膜電晶體的磁滯效應測試結果。由第3圖可得知多個薄膜電晶體的主動層厚度與臨界電壓差的關係。當薄膜電晶體的臨界電壓差愈趨近於零，則磁滯效應愈弱，電性表現愈佳。由第3圖可知，主動層厚度介於500埃至1000埃之間的薄膜電晶體的臨界電壓差較趨近於零，而具有較佳的電性表現。
第4圖繪示多個具有不同主動層厚度的薄膜電晶體的一正閘極偏壓應力測試(positive gate bias stress test)結果。本測試係對這些薄膜電晶體的閘極施加一正偏壓，之後再測量這些薄膜電晶體的臨界電壓差。由第4圖可知，主動層厚度介於500埃至1000埃之間的薄膜電晶體的臨界電壓差較趨近於零，而具有較佳的電性表現。
第5圖繪示多個具有不同主動層厚度的薄膜電晶體的一負閘極偏壓應力測試(negative gate bias stress test)結果。本測試係對這些薄膜電晶體的閘極施加一負偏壓(-30V)持續一小時以上，之後，再測量這些薄膜電晶體的臨界電壓差。由第5圖可知，主動層厚度介於350埃至750埃之間的薄膜電晶體的臨界電壓差較趨近於零，而具有較佳的電性表現。
第6圖繪示多個具有不同主動層厚度的薄膜電晶體的一照光及負閘極偏壓應力測試結果。本測試係對這些薄膜電晶體的閘極照光並施加一負偏壓(-30V)持續一小時以上，之後， 再測量這些薄膜電晶體的臨界電壓差。由第6圖可知，主動層厚度介於200埃至500埃之間的薄膜電晶體的臨界電壓差較趨近於零，而具有較佳的電性表現。
承上，由第3圖到第6圖可知，當主動層厚度越厚時(>500埃)，薄膜電晶體的磁滯效應、正閘極偏壓應力與負閘極偏壓應力會有較佳表現，但對照光及負閘極偏壓應力則會有較差的表現，而當當主動層厚度越薄時(<500埃)，則結果剛好相反，因此設計上為了避免薄膜電晶體有某特性上表現較差，因此取較中間的厚度值來取得平衡，所以薄膜電晶體厚度範圍可選擇在200埃至900埃，較佳的厚度範圍可選擇300埃至700埃。
第7圖繪示本發明一實施例之顯示器的剖面圖。請參照第7圖，本實施例之顯示器700包括一薄膜電晶體基板710、一基板720以及一夾於薄膜電晶體基板710與基板720之間的顯示介質730。薄膜電晶體基板710設置有多個如前述之薄膜電晶體101及/或薄膜電晶體201，顯示介質730可為液晶層或有機發光層。基板720例如為彩色濾光基板或是透明基板。
綜上所述，由於本發明之薄膜電晶體的主動層具有氧空缺部分，因此，本發明之源極與汲極可與氧空缺部分形成歐姆接觸，而大幅提昇本發明之薄膜電晶體的飽和電流。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧薄膜電晶體基板
101‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘極絕緣層
140‧‧‧主動層
142、144‧‧‧氧空缺部分
142a、144a‧‧‧凹槽
146‧‧‧第一部分
150‧‧‧蝕刻停止層
152、154‧‧‧開口
172‧‧‧源極
174‧‧‧汲極

Claims (20)

  1. 一種薄膜電晶體基板，包括：一基板；一閘極，配置於該基板上；一閘極絕緣層，配置於該基板上並覆蓋該閘極；一主動層，配置於該閘極絕緣層上並位於該閘極上方，其中該主動層具有一第一氧空缺部分與一第二氧空缺部分；一源極與一汲極，配置於該主動層上，該源極直接連接該第一氧空缺部分，該汲極直接連接該第二氧空缺部分，且該第一氧空缺部分與該第二氧空缺部分在該基板上的垂直投影至少部分重疊該閘極在該基板上的垂直投影。
  2. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該第一氧空缺部分與該第二氧空缺部分的載子濃度大於該主動層之一第一部分的載子濃度，該第一部分係為該主動層之除了該第一氧空缺部分與該第二氧空缺部分以外的部分。
  3. 如申請專利範圍第2項所述之薄膜電晶體基板，其中該第一氧空缺部分與該第二氧空缺部分的載子濃度約為1019每立方公分至1022每立方公分。
  4. 如申請專利範圍第2項所述之薄膜電晶體基板，其中該第一部分的載子濃度約為1016每立方公分至1018每立方公分。
  5. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該第一氧空缺部分具有一第一凹槽，且該源極填入該第一凹槽，該第 二氧空缺部分具有一第二凹槽，且該汲極填入該第二凹槽。
  6. 如申請專利範圍第5項所述之薄膜電晶體基板，其中該第一凹槽與該第二凹槽的深度分別約為100埃至300埃。
  7. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該第一氧空缺部分與該第二氧空缺部分係同位於該主動層的一側邊。
  8. 如申請專利範圍第1項所述之薄膜電晶體基板，更包括：一蝕刻停止層，配置於該閘極絕緣層上並覆蓋該主動層，其中該蝕刻停止層具有一第一開口與一第二開口，該第一開口暴露出該第一氧空缺部分，該第二開口暴露出該第二氧空缺部分，該源極係配置於該第一開口中，該汲極係配置於該第二開口中。
  9. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該第一氧空缺部分與該第二氧空缺部分別位於該主動層的相對兩側邊。
  10. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該源極係連接該第一氧空缺部分以及該主動層的一第一端部，該汲極係連接該第二氧空缺部分以及該主動層的一第二端部。
  11. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該主動層的厚度約為300埃至700埃。
  12. 一種薄膜電晶體基板的製作方法，包括：於一基板上形成一閘極；於該基板上形成一閘極絕緣層以覆蓋該閘極； 於該閘極絕緣層上形成一主動層，該主動層係位於該閘極上方；於該主動層中形成一第一氧空缺部分與一第二氧空缺部分；以及於該主動層上形成一源極以及一汲極，其中該源極直接連接該第一氧空缺部分，該汲極直接連接該第二氧空缺部分，且該第一氧空缺部分與該第二氧空缺部分在該基板上的垂直投影至少部分重疊該閘極在該基板上的垂直投影。
  13. 如申請專利範圍第12項所述之薄膜電晶體基板的製作方法，其中形成該第一氧空缺部分與該第二氧空缺部分的步驟以及形成該源極以及該汲極的步驟包括：於形成該源極以及該汲極之前，於該閘極絕緣層上形成一蝕刻停止層以覆蓋該主動層；進行一蝕刻製程，以於該蝕刻停止層中形成暴露出該主動層的一第一開口與一第二開口，並且於暴露出的該主動層中形成該第一氧空缺部分與該第二氧空缺部分；以及於該蝕刻停止層上形成該源極與該汲極，其中該源極係填入該第一開口中並連接該第一氧空缺部分，該汲極係填入該第二開口中並連接該第二氧空缺部分。
  14. 如申請專利範圍第13項所述之薄膜電晶體基板的製作方法，其中該蝕刻製程包括一乾式蝕刻製程。
  15. 如申請專利範圍第12項所述之薄膜電晶體基板的製作方法，其中形成該主動層、該第一氧空缺部分、該第二氧空缺部分、該源極以及該汲極的步驟包括： 於該閘極絕緣層上形成一主動材料層；圖案化該主動材料層以形成該主動層，以在該主動層的兩端形成該第一氧空缺部分以及該第二氧空缺部分；以及形成該源極與該汲極以分別覆蓋該第一氧空缺部分以及該第二氧空缺部分。
  16. 如申請專利範圍第15項所述之薄膜電晶體基板的製作方法，其中該蝕刻製程包括一濕式蝕刻製程。
  17. 如申請專利範圍第15項所述之薄膜電晶體基板的製作方法，其中該蝕刻製程包括一濕式蝕刻製程以及一乾式蝕刻製程。
  18. 如申請專利範圍第13項所述之薄膜電晶體基板的製作方法，其中進行該蝕刻製程，以於該蝕刻停止層中形成暴露出該主動層的該第一開口與該第二開口的步驟中，該蝕刻製程包括移除部分的該主動層以於該第一氧空缺部分形成一第一凹槽，並於該第二氧空缺部分形成一第二凹槽。
  19. 一種顯示器，包括：一如申請專利範圍第1項所述之薄膜電晶體基板；一基板，與該薄膜電晶體基板相對設置；以及一顯示介質，形成於該薄膜電晶體基板與該基板之間。
  20. 如申請專利範圍第19項所述之顯示器，其中該顯示介質係為一液晶層或是一有機發光層。
TW103117849A 2014-05-22 2014-05-22 薄膜電晶體基板及其製作方法及顯示器 TWI553880B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103117849A TWI553880B (zh) 2014-05-22 2014-05-22 薄膜電晶體基板及其製作方法及顯示器
US14/708,491 US20150340446A1 (en) 2014-05-22 2015-05-11 Thin film transistor substrate, method for forming the same, and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117849A TWI553880B (zh) 2014-05-22 2014-05-22 薄膜電晶體基板及其製作方法及顯示器

Publications (2)

Publication Number Publication Date
TW201545358A TW201545358A (zh) 2015-12-01
TWI553880B true TWI553880B (zh) 2016-10-11

Family

ID=54556648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117849A TWI553880B (zh) 2014-05-22 2014-05-22 薄膜電晶體基板及其製作方法及顯示器

Country Status (2)

Country Link
US (1) US20150340446A1 (zh)
TW (1) TWI553880B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102326547B1 (ko) * 2015-08-19 2021-11-15 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324784A (zh) * 2011-12-14 2013-06-16 E Ink Holdings Inc 薄膜電晶體及其製造方法
TW201413972A (zh) * 2012-09-21 2014-04-01 E Ink Holdings Inc 薄膜電晶體、陣列基板及顯示裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399291B1 (ko) * 1997-01-27 2004-01-24 가부시키가이샤 아드반스트 디스프레이 반도체 박막트랜지스터, 그 제조방법, 반도체 박막트랜지스터어레이 기판 및 해당 반도체 박막트랜지스터어레이 기판을 사용한 액정표시장치
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
KR20090124527A (ko) * 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324784A (zh) * 2011-12-14 2013-06-16 E Ink Holdings Inc 薄膜電晶體及其製造方法
TW201413972A (zh) * 2012-09-21 2014-04-01 E Ink Holdings Inc 薄膜電晶體、陣列基板及顯示裝置

Also Published As

Publication number Publication date
TW201545358A (zh) 2015-12-01
US20150340446A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
US9911762B2 (en) Display device
US8895979B2 (en) Vertical thin-film transistor structure of display panel and method of fabricating the same
US9099561B2 (en) Transistors and electronic devices including the transistors
TWI535034B (zh) 畫素結構及其製作方法
TWI471949B (zh) 薄膜電晶體基板與顯示器
TWI523225B (zh) 半導體裝置及半導體裝置的製造方法
US20150102317A1 (en) Thin film transistor substrates, display devices and methods of manufacturing display devices
TWI569421B (zh) 畫素結構及其製作方法
TWI544633B (zh) 半導體元件及其製作方法
TWI599834B (zh) 畫素結構及其製造方法
TWI512840B (zh) 薄膜電晶體及其製作方法及顯示器
KR20200078621A (ko) Tft 기판 및 이의 제조 방법
TWI495110B (zh) 顯示面板及其製作方法
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
TWI608624B (zh) 顯示面板之薄膜電晶體及其製作方法
TWI553880B (zh) 薄膜電晶體基板及其製作方法及顯示器
CN105097824B (zh) 薄膜晶体管基板及其制作方法及显示器
TW202123471A (zh) 主動元件基板及其製造方法
TWI609496B (zh) 薄膜電晶體及其製作方法
TWI607572B (zh) 顯示面板
TWI422035B (zh) 半導體元件結構及其製造方法
JP6829775B2 (ja) 薄膜トランジスタ及びその製造方法、表示パネル
TWI599050B (zh) 薄膜電晶體及其製作方法
WO2023097728A1 (zh) 阵列基板及显示面板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees