TWI523225B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI523225B
TWI523225B TW100143582A TW100143582A TWI523225B TW I523225 B TWI523225 B TW I523225B TW 100143582 A TW100143582 A TW 100143582A TW 100143582 A TW100143582 A TW 100143582A TW I523225 B TWI523225 B TW I523225B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
conductive film
semiconductor
semiconductor device
Prior art date
Application number
TW100143582A
Other languages
English (en)
Other versions
TW201234596A (en
Inventor
遠藤佑太
野田耕生
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201234596A publication Critical patent/TW201234596A/zh
Application granted granted Critical
Publication of TWI523225B publication Critical patent/TWI523225B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置及半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置，因此，半導體電路、儲存裝置、攝像裝置、顯示裝置、電光裝置及電子裝置等都是半導體裝置。
近年來，由形成在玻璃基板等具有絕緣表面的基板上的厚度為幾nm至幾百nm左右的半導體薄膜構成的電晶體引人注目。電晶體廣泛地應用於電子裝置諸如IC(積體電路)及電光裝置等。此外，尤其是正在加快開發用作以液晶顯示裝置等為代表的顯示裝置的切換元件的電晶體。在主動矩陣型液晶顯示裝置中，藉由在連接到被選擇的切換元件的像素電極和對應於該像素電極的相對電極之間施加電壓，配置在像素電極和相對電極之間的液晶層進行光學調變，並且該光學調變被觀察者識別為顯示圖案。在此，主動矩陣型液晶顯示裝置是指一種液晶顯示裝置，其中採用藉由利用切換元件驅動配置為矩陣狀的像素電極，而在螢幕上形成顯示圖案的方式。
目前，如上所述那樣的主動矩陣型液晶顯示裝置的用途正在擴大，並且對於螢幕尺寸的大面積化、高清晰化及高孔徑比化的要求提高。此外，主動矩陣型液晶顯示裝置被要求具有高可靠性，並且其生產方法被要求高生產率及生產成本的降低。
在主動矩陣型液晶顯示裝置中，作為切換元件主要使用電晶體。在製造電晶體時，為了減少製造成本，重要的是減少光刻製程數。例如，第八代光掩模的單價為幾千萬日元，甚至是第十代及第十一代光掩模的單價為幾億日元。此外，若是在製造製程中增加一個光刻製程，則包括有關該光刻製程的製程大幅度地增加製程數。因此，為了減少光刻製程數，展開了大量的技術開發。
電晶體大致劃分為通道形成區設置於閘極電極的下層的頂閘型電晶體和通道形成區設置於閘極電極的上層的底閘型電晶體。一般而言，這些電晶體使用至少五個光掩模製造。
用來減少光刻製程數的現有技術主要採用複雜的技術如背面曝光、抗蝕劑回流或剝離法(lift-off method)等並需要特殊的裝置。因利用這種複雜的技術而導致各種問題，由此導致良率的降低。此外，還在很多情況下不得不犧牲電晶體的電特性。
此外，作為用來減少電晶體的製造製程中的光刻製程數的典型方法，使用多色調掩模(也被稱為半色調掩模或灰色調掩模)的技術被廣泛地周知。作為使用多色調掩模減少製造製程的已知技術，例如可以舉出專利文獻1。
[專利文獻1]日本專利申請公開第2003-179069號公報
本發明的目的之一在於減少半導體裝置的製造製程中的光刻製程數。此外，本發明的目的之一在於製造高顯示品質的顯示裝置。
連續形成用作電晶體的閘極電極的導電膜、用作電晶體的閘極絕緣膜的絕緣膜、其中形成電晶體的通道區的半導體膜、以及用作電晶體的通道保護膜的絕緣膜，並且在其上藉由利用作為多色調掩模的第一光掩模進行曝光並顯影而形成抗蝕劑掩模。多色調掩模是指能夠根據區域調節透射的光量的光掩模。因此，根據透射的光量能夠控制顯影後殘留在各個區域的抗蝕劑的厚度。藉由使用如上那樣形成的具有兩種不同厚度的區域的抗蝕劑掩模，進行如下步驟：(1)在沒有抗蝕劑掩模的區域，連續蝕刻成為通道保護膜的絕緣膜、其中形成通道區的半導體膜、成為閘極絕緣膜的絕緣膜及成為閘極電極的導電膜，(2)藉由灰化等的電漿處理使抗蝕劑掩模縮小，並只去除抗蝕劑掩模的厚度小的區域，使成為通道保護膜的絕緣膜的一部分露出，(3)蝕刻露出的成為通道保護膜的絕緣膜的一部分，來形成開口部。就是說，藉由利用一個光掩模，可以得到兩種形狀的抗蝕劑掩模。注意，本說明書中的“使抗蝕劑掩模縮小”意味著縮小抗蝕劑掩模的面積並減少抗蝕劑掩模的厚度。
接著，形成導電膜，並且在該導電膜上藉由利用第二光掩模進行曝光並顯影而形成抗蝕劑掩模。使用抗蝕劑掩模對導電膜進行加工，來形成用作源極電極及汲極電極的電極。
接著，形成層間絕緣膜，並且在該層間絕緣膜上藉由利用第三光掩模進行曝光並顯影而形成抗蝕劑掩模。使用抗蝕劑掩模對層間絕緣膜進行加工，來形成使電極露出的開口部。
接著，形成透明導電膜，並且在該透明導電膜上藉由利用第四光掩模進行曝光並顯影而形成抗蝕劑掩模。使用抗蝕劑掩模對透明導電膜進行加工，來形成藉由設置在層間絕緣膜中的開口部與電極接觸的透明導電膜。藉由上述製程，可以製造電晶體。
在此，能夠與製造所述電晶體的製程同時形成顯示裝置的電容部分、閘極佈線以及源極佈線。
電容部分由使用與閘極電極同一層且同一材料形成的兼作共同佈線的電容佈線、與使用與閘極絕緣膜同一層且同一材料形成的用作介電薄膜的絕緣膜以及使用與透明導電膜同一層且同一材料形成的電容電極構成。在此，介電薄膜也可以包括使用與半導體膜同一層且同一材料形成的半導體膜及使用與通道保護膜同一層且同一材料形成的絕緣膜。但是，由於藉由減少介電薄膜的厚度，能夠減少電容部分所占的面積，而能夠提高顯示裝置的孔徑比，所以構成介電薄膜的層的數量越少越好。
此外，閘極佈線及源極佈線可以分別使用與閘極電極及源極電極同一層且同一材料形成。另外，閘極電極和閘極佈線連接。此外，源極電極和源極佈線藉由透明導電膜連接。
透明導電膜也具有作為顯示裝置的像素電極的功能。
像這樣，使用四個光掩模，能夠製造顯示裝置的電晶體。
另外，在共同佈線和源極佈線的相交部分較佳具有如下結構：在共同佈線和源極佈線之間具有使用與閘極絕緣膜同一層且同一材料形成的絕緣膜、使用與半導體膜同一層且同一材料形成的半導體膜以及使用與通道保護膜同一層且同一材料形成的絕緣膜。藉由採用這種結構，能夠降低相交部分的寄生電容。因此，能夠減少光刻製程數，而且提供高顯示品質的顯示裝置。
使用四個光掩模，能夠製造高顯示品質的顯示裝置的電晶體。
與現有的顯示裝置相比，能夠減少光刻製程數，從而即使將基板大型化，也能夠抑制製造成本的上升。
下面，參照圖式對本發明的實施例進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。注意，當利用圖式說明發明結構時，表示相同物件的圖式標記在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同物件，而不特別附加標記。
注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示特定發明的事項的固有名稱。
注意，在本說明書中，當說明半導體裝置時，作為電晶體舉出像素電晶體的例子，但是不侷限於此，本發明的一個實施例的半導體裝置也可以採用像素電晶體以外的電晶體。
實施例1
首先，使用圖1A及1B、圖2A至2C、圖3A至3C、圖4A至4C、圖5A至5C、圖6A至6C、圖7A至7C、圖10A及10B以及圖17A及圖17B說明本發明的一個實施例的半導體裝置(顯示裝置的電晶體及電容部分)。在圖1A及1B、圖2A至2C、圖3A至3C、圖4A至4C、圖5A至5C、圖6A至6C、圖7A至7C、圖10A及10B以及圖17A及圖17B中，並行說明源極佈線SL及電晶體Tr、電容部分Cs、以及源極佈線SL和共同佈線CL(兼作電容佈線)的相交部分。
圖1A及1B分別示出本實施例中製造的半導體裝置的剖面圖及俯視圖。圖1B中的鏈式線A-B、鏈式線C-D及鏈式線E-F分別對應於圖1A中的剖面A-B、剖面C-D及剖面E-F。注意，在圖1B中，為了簡便起見，省略一部分的膜。
首先，說明圖1A。
圖1A中的剖面A-B示出形成有電晶體Tr及源極佈線SL的區域，該區域包括基板100；基板100上的第一絕緣膜102；第一絕緣膜102上的週邊大致對準的第一導電膜104、第二絕緣膜112、半導體膜106以及設置有使半導體膜106露出的一對開口部的第三絕緣膜108；藉由該一對開口部與半導體膜106接觸的第二導電膜116；覆蓋第一絕緣膜102、第一導電膜104、第二絕緣膜112、半導體膜106、第三絕緣膜108及第二導電膜116且設置有使第二導電膜116露出的開口部的第四絕緣膜120；以及藉由該開口部與第二導電膜116接觸的第三導電膜118。所述源極佈線SL使用與第二導電膜116同一層且同一材料形成。雖然在此示出了使用與第二導電膜116同一層且同一材料形成的電晶體Tr的源極電極或汲極電極藉由第三導電膜118連接到源極佈線SL的結構，但是不侷限於該結構。也可以採用使電晶體Tr的源極電極或汲極電極延伸而用作源極佈線SL的結構。
在本說明書中，“膜的週邊大致對準”是指從上面看時的膜和膜的輪廓大致對準，包括如下情況：一個膜的端部與另個一膜的端部對準；一個膜的端部具有比另一膜的端部向內側小的形狀；以及各個膜的端部的錐形形狀彼此不同。
圖1A中的剖面C-D示出電容部分Cs，該電容部分Cs包括：基板100；基板100上的第一絕緣膜102；第一絕緣膜102上的週邊大致對準的第一導電膜104、第二絕緣膜112、半導體膜106以及第三絕緣膜108；第一絕緣膜102、第一導電膜104、第二絕緣膜112、半導體膜106及第三絕緣膜108上的第四絕緣膜120；以及藉由設置在半導體膜106、第三絕緣膜108及第四絕緣膜120中的開口部與第二絕緣膜112接觸的第三導電膜118。
在電容部分Cs中，第一導電膜104具有第一電容電極及電容佈線的功能，第二絕緣膜112具有介電薄膜的功能，並且第三導電膜118具有第二電容電極的功能。作為第三導電膜118的第二電容電極藉由設置在第四絕緣膜120中的開口部與用作電晶體Tr的源極電極或汲極電極的第二導電膜116連接。
另外，也可以將使用與第二導電膜116同一層且同一材料形成的電極用作第二電容電極。由於能夠將第二導電膜116的電阻小於第三導電膜118的電阻，所以能夠迅速地進行對於電容部分Cs的電荷儲存。
另外，雖然在此僅示出了作為介電薄膜使用第二絕緣膜112的情況，但是不侷限於此。作為介電薄膜，也可以包括使用與半導體膜106同一層且同一材料形成的半導體膜或使用與第三絕緣膜108同一層且同一材料形成的絕緣膜。然而，由於當以疊層結構形成介電薄膜時，其每單位面積的電容比使用第二絕緣膜112單層時的小，所以需要增大電容佈線的面積。另一方面，若僅使用第二絕緣膜112形成介電薄膜，則可以增大每單位面積的電容，而能夠製造高孔徑比的顯示裝置。
圖1A中的剖面E-F示出共同佈線CL和源極佈線SL的相交部分，該相交部分包括基板100；基板100上的第一絕緣膜102；第一絕緣膜102上的用作共同佈線CL的第一導電膜104；第一導電膜104上的第二絕緣膜112；第二絕緣膜112上的半導體膜106；半導體膜106上的第三絕緣膜108；第三絕緣膜108上的用作源極佈線SL的第二導電膜116；以及第二導電膜116上的被分離的第三導電膜118。
在共同佈線CL和源極佈線SL的相交部分，藉由在該兩個佈線之間包括使用與第二絕緣膜112同一層且同一材料形成的絕緣膜、使用與半導體膜106同一層且同一材料形成的半導體膜及使用與第三絕緣膜108同一層且同一材料形成的絕緣膜，能夠降低所述相交部分的寄生電容。藉由降低共同佈線CL和源極佈線SL的相交部分的寄生電容，能夠獲得高顯示品質的顯示裝置。
雖然未圖示，但是閘極佈線GL和源極佈線SL的相交部分具有相同於共同佈線CL和源極佈線SL的相交部分的剖面結構。
或者，共同佈線CL和源極佈線SL的相交部分也可以具有圖10A及10B所示的結構。圖10A為對應於圖10B中的鏈式線G-H的剖面G-H。用作源極佈線SL的一部分的第二導電膜116藉由第三導電膜118彼此連接。此時，第三導電膜118和共同佈線CL至少隔著第四絕緣膜120相交。藉由採用這種結構，能夠進一步降低佈線相交部分的寄生電容，從而是較佳的。另外，也可以採用藉由接近地設置共同佈線CL和閘極佈線GL，而第三導電膜118至少隔著第四絕緣膜120一併越過共同佈線CL及閘極佈線GL的結構。
儘管對基板100沒有太大的限制，但是，基板100需要至少具有能夠承受後面的熱處理程度的耐熱性。例如，作為基板100，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板100，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
此外，作為基板100，也可以使用撓性基板。當使用撓性基板時，直接在撓性基板上製造電晶體。另外，作為在撓性基板上設置電晶體的方法，也有如下方法：作為基板100使用不具有撓性的基板，在其上形成電晶體之後，將電晶體剝離並將該電晶體轉置到撓性基板上。在此情況下，較佳在基板100和電晶體之間設置剝離層。
作為第一絕緣膜102，可以使用包含氧化鎵、氧化鋅鎵、氧化錫、氧化錫鋅、氧化鋁、氧化鉿、氧化鋯、氧化釔、氧化鉭、氧化矽、氧氮化矽、氮氧化矽或氮化矽的膜的單層或疊層。尤其是，包含氧化鎵、氧化鋅鎵、氧化錫、氧化錫鋅、氧化鋁、氧化鉿、氧化鋯、氧化釔或氧化鉭等的金屬氧化物的膜不容易藉由乾蝕刻及濕蝕刻被蝕刻，而具有作為蝕刻停止膜較佳的功能。另外，第一絕緣膜102不直接有助於半導體裝置的工作，因此也可以不設置第一絕緣膜102。
這裏，氧氮化矽是指在其組成上氧含量多於氮含量的物質，例如，包含50原子%以上且70原子%以下的氧、0.5原子%以上且15原子%以下的氮、25原子%以上且35原子%以下的矽以及0原子%以上且10原子%以下的氫的物質。此外，氮氧化矽是指在其組成上氮含量多於氧含量的物質，例如，包含5原子%以上且30原子%以下的氧、20原子%以上且55原子%以下的氮、25原子%以上且35原子%以下的矽以及10原子%以上且25原子%以下的氫的物質。但是，上述範圍是使用盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或氫前方散射分析(HFS：Hydrogen Forward scattering Spectrometry)來進行測量時的範圍。此外，將構成元素的組成的總計設為不超過100原子%。
第一導電膜104可以使用包含鋁、鈦、釩、鉻、鈷、鎳、銅、鋯、鉬、銀、鉭或鎢的材料形成。
當將銅用於第一導電膜104時，能夠降低共同佈線CL及閘極佈線GL的電阻，而在大型顯示裝置中也能夠減少佈線延遲等的產生。在將銅用於第一導電膜104的情況下，由於緊密性有時根據基板100的材料性質而降低，所以較佳採用與基板100的緊密性好的膜和銅膜的疊層結構。作為與基板100的緊密性好的膜，可以使用包含鈦、鉬、錳、銅或鋁等的膜。例如，也可以使用銅-錳-鋁合金膜。另外，也可以將第一導電膜104用於源極佈線SL的一部分。在此情況下，需要使第一導電膜104和第二導電膜116藉由第三導電膜118連接。雖然可以在半導體裝置中的任何地方使第一導電膜104和第二導電膜116連接，但是，例如在設置保護電路的情況下，在設計上較佳在保護電路附近使它們連接。
作為半導體膜106，可以使用矽膜、鍺膜、矽鍺膜、碳化矽膜或氮化鍺膜、或者氧化物半導體膜。
例如，作為用於半導體膜106的氧化物半導體膜，也可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；In-O類材料、Sn-O類材料、Zn-O類材料等。此外，還可以使上述材料包含氧化矽。在此，例如，In-Ga-Zn-O類材料是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，並對其組成比並沒有特別的限制。此外，In-Ga-Zn-O類材料也可以包含In、Ga、Zn以外的元素。
此外，作為氧化物半導體膜，可以使用以化學式InMO3(ZnO)m(m>0)表示的材料。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，也可以使用Ga、Ga及Al、Ga及Mn或Ga及Co等。
此外，氧化物半導體膜也可以包含一種氧化物，該氧化物包含具有不是單晶結構也不是非晶結構的結構且具有c軸配向的結晶(CAAC: C Axis Aligned Crystal)。
第二絕緣膜112及第三絕緣膜108較佳由與第一絕緣膜102類似的材料構成。或者，當將氧化物半導體膜用作半導體膜106時，作為第二絕緣膜112及第三絕緣膜108可以使用藉由加熱放出氧的膜。或者，在第一導電膜104的材料擴散到半導體膜106中而有可能給電晶體特性不良影響的情況下，作為第二絕緣膜112及第三絕緣膜108可以使用第一導電膜104的材料的擴散係數小的絕緣膜。第三絕緣膜108用作半導體膜106的保護膜。
“藉由加熱放出氧”是指當利用TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析時，換算為氧原子時的氧的放出量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。
在此，以下說明藉由TDS分析測量換算為氧原子的氧的放出量的方法。
藉由TDS分析測量的氣體的放出量與光譜的積分值成比例。因此，可以根據測量的光譜的積分值和對於標準樣品的基準值的比率算出氣體的放出量。標準樣品的基準值是指對於光譜的積分值的包含在樣品中的指定原子的密度的比率。
例如，根據對作為標準樣品的包含指定密度的氫的矽晶片進行TDS分析而得到的結果及對氧化物絕緣層進行TDS分析而得到的結果，絕緣膜的氧分子的放出量(NO2)可以以算式1算出。這裏，假定藉由TDS分析得到的檢測出為質量數32的光譜都來源於氧分子。作為質量數32，有CH3OH，但是CH3OH存在的可能性較低，所以這裏不考慮。此外，包含作為氧原子的同位素的質量數17的氧原子及質量數18的氧原子的氧分子也在自然界的存在比率極微量，所以也不考慮到該氧分子。
NO2=NH2/SH2×SO2×α　(算式1)
NH2是將從標準樣品脫離的氫分子換算為密度的值。SH2是對標準樣品進行TDS分析而得到的光譜的積分值。這裏，將標準樣品的基準值設定為NH2/SH2。SO2是對絕緣膜進行TDS分析而得到的光譜的積分值。α是在TDS分析中影響到光譜強度的係數。關於算式1的詳細說明，參照日本專利申請公開平6-275697號公報。另外，上述絕緣膜的氧的放出量藉由使用電子科學株式會社製造的熱脫附分析裝置EMD-WA1000S/W並且作為標準樣品使用包含1×1016atoms/cm3的氫原子的矽晶片而測量。
此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子和氧原子的比率可以從氧分子的離子化率算出。另外，因為上述的α包括氧分子的離子化率，所以藉由對氧分子的放出量進行評價，還能夠估計氧原子的放出量。
另外，NO2是氧分子的放出量。換算為氧原子的氧的放出量是氧分子的放出量的兩倍。
在上述結構中，藉由加熱放出氧的膜也可以使用包含過剩的氧的氧化矽(SiOX(X>2))形成。包含過剩的氧的氧化矽(SiOX(X>2))是指在每個單位體積包含比矽原子數多兩倍的氧原子的氧化矽。每單位體積的矽原子數及氧原子數藉由盧瑟福背散射光譜學法測量。
藉由從第二絕緣膜112或第三絕緣膜108對作為氧化物半導體膜的半導體膜106供應氧，能夠降低第二絕緣膜112和作為氧化物半導體膜的半導體膜106的介面能階密度、第三絕緣膜108和作為氧化物半導體膜的半導體膜106的介面能階密度。其結果是，能夠抑制起因於電晶體的工作等而產生的電荷等被上述第二絕緣膜112和作為氧化物半導體膜的半導體膜106的介面、第三絕緣膜108和作為氧化物半導體膜的半導體膜106的介面捕捉，而能夠得到電特性的退化少的電晶體Tr。
再者，有時由於氧化物半導體膜的氧缺陷而產生電荷。一般來說，氧化物半導體膜中的氧缺陷的一部分成為施體，而產生作為載子的電子。其結果是，電晶體的臨界電壓漂移到負方向。藉由從第二絕緣膜112或第三絕緣膜108對作為氧化物半導體膜的半導體膜106供應足夠的氧，能夠降低氧化物半導體膜的氧缺陷密度，該氧缺陷密度是臨界電壓向負方向漂移的原因。
換言之，藉由作為第二絕緣膜112或第三絕緣膜108設置藉由加熱放出氧的膜，而降低半導體膜106和第二絕緣膜112的介面的介面能階密度、半導體膜106和第三絕緣膜108的介面的介面能階密度以及作為氧化物半導體膜的半導體膜106的氧缺陷密度，從而能夠減少在作為氧化物半導體膜的半導體膜106和第二絕緣膜112的介面、作為氧化物半導體膜的半導體膜106和第三絕緣膜108的介面的載子捕捉的影響。
第二導電膜116較佳由與第一導電膜104類似的材料構成。當將銅用於第二導電膜116時，能夠降低源極佈線的電阻，而在大型顯示裝置中也能夠減少佈線延遲等的產生。當將銅用於第二導電膜116時，由於緊密性根據成為基底的膜的材料性質而降低，所以較佳採用與成為基底的膜的緊密性良好的膜和銅膜的疊層結構。例如，作為與成為基底的膜的緊密性良好的膜，可以使用包含鈦、鉬、錳、銅或鋁等的膜。此外，為了防止銅擴散到半導體膜106中，也可以採用包括氮化物金屬膜的疊層。氮化物金屬膜可以使用氮化鈦、氮化鉻、氮化鉬、氮化鉭或氮化鎢來形成。
第四絕緣膜120較佳由與第一絕緣膜102類似的材料構成。
第三導電膜118是具有透光性的導電膜即可，可以使用氧化銦、氧化鋅、氧化錫、氧化鋁、氧化矽、氧化鈦、氧化鎵及氧化鎢、以及它們的混合物。例如，可以使用氧化銦和氧化錫的混合物的氧化銦錫(也稱為ITO)。但是，ITO容易藉由熱處理等而結晶化，有可能成為降低半導體裝置的可靠性的原因。因此，為了抑制ITO的結晶化，較佳使用混合了氧化矽的材料。
根據所製造的顯示裝置的結構，第三導電膜118也可以不是具有透光性的膜。例如，也可以使用與第一導電膜104同一材料形成第三導電膜118。
另外，第三導電膜118具有作為顯示裝置的像素電極的功能。
下面說明圖1A及1B所示的半導體裝置的製造方法。
首先，在基板100上以不暴露於大氣的方式連續地形成第一絕緣膜102、第一導電膜104、第二絕緣膜112、半導體膜106及第三絕緣膜108(參照圖2A)。
藉由以不暴露於大氣的方式連續地形成第一絕緣膜102至第三絕緣膜108，能夠抑制膜和膜的介面的污染，所以是較佳的。尤其是，在半導體膜106和第三絕緣膜108的介面有污染的情況下，有時導致電晶體Tr的電特性及可靠性的惡化。
第一絕緣膜102、第一導電膜104、第二絕緣膜112、半導體膜106及第三絕緣膜108藉由濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等成膜方法形成。
在第三絕緣膜108上塗敷抗蝕劑121(參照圖2B)，使用作為多色調掩模的第一光掩模進行曝光並顯影，來形成抗蝕劑掩模131。另外，由於抗蝕劑掩模131藉由使用多色調掩模曝光並顯影而形成，所以具有沒有抗蝕劑的區域、抗蝕劑較薄的區域(也稱為第一厚度的區域)以及抗蝕劑較厚的區域(也稱為第二厚度的區域)(參照圖2C)。
使用抗蝕劑掩模131對第三絕緣膜108、半導體膜106、第二絕緣膜112及第一導電膜104進行蝕刻。藉由該蝕刻處理，抗蝕劑掩模131的形狀也發生變化，而成為抗蝕劑掩模141(參照圖3A)。
藉由灰化等電漿處理縮小抗蝕劑掩模141直到去除抗蝕劑較薄的區域，來形成抗蝕劑掩模151(參照圖3B)。此時，也可以藉由灰化等電漿處理，第一導電膜104的露出的側壁被氧化，而被絕緣物114覆蓋(參照圖17A)。藉由第一導電膜104的露出的側壁被氧化，能夠抑制後面形成的源極佈線SL電連接於由與第一導電膜104同一層且同一材料形成的閘極佈線GL及共同佈線CL的側壁。另外，為了使第一導電膜104的側壁氧化，也可以單獨進行使用氧化氣體的電漿處理或與灰化一起進行包含氧化氣體的電漿處理。例如，作為氧化氣體可以使用氧、臭氧、氧化氮等。
使用抗蝕劑掩模151對第三絕緣膜108進行蝕刻，然後去除抗蝕劑掩模151(參照圖3C)。此時，因為形成有第一絕緣膜102，所以能夠防止基板100被蝕刻。
接著，藉由濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等的成膜方法形成第二導電膜116(參照圖4A)。
在第二導電膜116上塗敷抗蝕劑122(參照圖4B)，使用第二光掩模進行曝光並顯影，來形成抗蝕劑掩模132(參照圖4C)。
使用抗蝕劑掩模132對第二導電膜116進行蝕刻，然後去除抗蝕劑掩模132(參照圖5A)。
接著，藉由濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等的成膜方法形成第四絕緣膜120(參照圖5B)。
在第四絕緣膜120上塗敷抗蝕劑123(參照圖5C)，使用第三光掩模進行曝光並顯影，來形成抗蝕劑掩模133(參照圖6A)。
使用抗蝕劑掩模133對第四絕緣膜120進行蝕刻。藉由該蝕刻處理，抗蝕劑掩模133的形狀也發生變化，而成為抗蝕劑掩模143(參照圖6B)。
使用抗蝕劑掩模143對第三絕緣膜108及半導體膜106進行蝕刻，然後去除抗蝕劑掩模143(參照圖6C)。此時，較佳在採用第二導電膜116的蝕刻速率低於第三絕緣膜108及半導體膜106的蝕刻速率的條件下，對第三絕緣膜108及半導體膜106進行蝕刻。
另外，在電容部分Cs中，不必須對整個第四絕緣膜120、第三絕緣膜108及半導體膜106進行蝕刻。但是，為了減少電容部分Cs在顯示裝置中所占的面積，較佳對第四絕緣膜120、第三絕緣膜108及半導體膜106進行蝕刻，而使電容部分Cs的每單位面積的電容增大。
接著，藉由濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等成膜方法形成具有透光性的第三導電膜118(參照圖7A)。
在第三導電膜118上塗敷抗蝕劑124(參照圖7B)，使用第四光掩模進行曝光並顯影，來形成抗蝕劑掩模134(參照圖7C)。
使用抗蝕劑掩模134蝕刻第三導電膜118，並且去除抗蝕劑掩模134，來製造圖1A及1B所示的半導體裝置。另外，在閘極佈線GL及共同佈線CL的側壁被絕緣物114覆蓋的情況下，成為圖17B所示的剖面結構。
藉由上述製程，能夠使用四個光掩模製造半導體裝置的電晶體Tr、電容部分Cs以及共同佈線CL和源極佈線SL的相交部分。
藉由採用本實施例所示的半導體裝置，能夠製造高孔徑比且高顯示品質的顯示裝置。
本實施例可以與其他實施例適當地組合而使用。
實施例2
在本實施例中，使用圖11A及11B、圖12A及12B、圖13A及13B、圖14A至14C說明與實施例1不同的結構的半導體裝置(顯示裝置的電晶體及電容部分)。在圖11A及11B、圖12A及12B、圖13A及13B、圖14A至14C中，並行說明源極佈線SL及電晶體Tr、共同電極CE和共同佈線CL的連接部分、以及電容部分Cs。
在本實施例中說明一種半導體裝置，該半導體裝置能夠應用於一種橫向電場方式的IPS(In-Plane-Switching：平面切換)模式的液晶顯示裝置。
圖11A及11B分別是本實施例中製造的顯示裝置的剖面圖及俯視圖。圖11B的鏈式線A-B、鏈式線C-D以及鏈式線E-F分別對應於圖11A的剖面A-B、剖面C-D以及剖面E-F。另外，在圖11B中，為了簡便起見，省略一部分的膜。
圖11A的剖面A-B可以具有與圖1A的剖面A-B相同的結構。
圖11A中的剖面C-D示出共同電極CE和共同佈線CL的連接部分，該連接部分包括：基板100；基板100上的第一絕緣膜102；第一絕緣膜102上的週邊大致對準的第一導電膜104、第二絕緣膜112、半導體膜106以及第三絕緣膜108；第一絕緣膜102、第一導電膜104、第二絕緣膜112、半導體膜106及第三絕緣膜108上的第四絕緣膜120；以及藉由設置在半導體膜106、第三絕緣膜108及第四絕緣膜120中的開口部與第一導電膜104接觸的第三導電膜118b。在此，第三導電膜118b為共同電極CE。
圖11A中的剖面E-F示出電容部分Cs，該電容部分CS包括：基板100；基板100上的第一絕緣膜102；第一絕緣膜102上的週邊大致對準的第一導電膜104、第二絕緣膜112、半導體膜106以及第三絕緣膜108；第一絕緣膜102、第一導電膜104、第二絕緣膜112、半導體膜106及第三絕緣膜108上的第四絕緣膜120；以及覆蓋第四絕緣膜120的第三導電膜118a。
在電容部分Cs中，第一導電膜104具有第一電容電極及共同佈線CL的功能，第二絕緣膜112、半導體膜106及第三絕緣膜108具有介電薄膜的功能，並且第三導電膜118a具有第二電容電極的功能。作為第三導電膜118a的第二電容電極還具有藉由設置在第四絕緣膜120中的開口部與用作電晶體Tr的源極電極或汲極電極的第二導電膜116連接的像素電極的功能。
使用圖12A及12B說明圖11A及11B所示的半導體裝置的製造方法。
圖12A對應於實施例1的圖5B。就是說，圖12A之前的製程參照實施例1。
首先，塗敷抗蝕劑，利用光掩模進行曝光並顯影，來形成抗蝕劑掩模。使用該抗蝕劑掩模以充分地得到與第二導電膜116的選擇比的條件對第四絕緣膜120、第三絕緣膜108、半導體膜106以及第二絕緣膜112進行蝕刻，然後去除抗蝕劑掩模(參照圖12B)。
接著，形成第三導電膜118。在第三導電膜118上塗敷抗蝕劑，並且利用光掩模進行曝光並顯影，來形成抗蝕劑掩模。使用該抗蝕劑掩模對第三導電膜118進行蝕刻，然後去除抗蝕劑掩模，來製造圖11A及11B所示的半導體裝置。
使用圖13A及13B說明與圖11A及11B不同的結構。
圖13A及13B分別是本實施例中製造的顯示裝置的剖面圖及俯視圖。圖13B的鏈式線A-B、鏈式線C-D以及鏈式線E-F分別對應於圖13A的剖面A-B、剖面C-D以及剖面E-F。另外，在圖13B中，為了簡便起見，省略一部分的膜。
如圖11B及圖13B所示，IPS模式的特徵是具有作為第三導電膜118a及第三導電膜118b的像素電極及共同電極CE。藉由在該像素電極及共同電極CE之間形成電場，能夠改變液晶分子的方向。另外，雖然在本實施例中使用梳型形狀的像素電極及共同電極CE，但是不侷限於此，而可以採用各種形狀。
圖13A的剖面A-B可以具有與圖1A的剖面A-B相同的結構。
圖13A的剖面C-D為共同電極CE和共同佈線CL的連接部分，該連接部分包括基板100、基板100上的第一絕緣膜102、第一絕緣膜102上的第一導電膜104、第一導電膜104上的第二絕緣膜112以及與第一導電膜104接觸的第三導電膜118b。
圖13B的剖面E-F可以具有與圖1A的剖面C-D相同的結構。
使用圖14A至14C說明圖13A及13B所示的半導體裝置的製造方法。
圖14A對應於實施例1的圖5B。就是說，圖14A之前的製程可以參照實施例1。
首先，塗敷抗蝕劑，並且利用光掩模進行曝光並顯影，來形成抗蝕劑掩模。使用該抗蝕劑掩模，以能夠得到與第二導電膜116的選擇比的條件對第四絕緣膜120、第三絕緣膜108以及半導體膜106進行蝕刻，然後去除抗蝕劑掩模(參照圖14B)。
此時，也可以藉由進行過蝕刻，在第二絕緣膜112上形成凹陷(參照圖14C)。據此，共同佈線CL和共同電極CE容易連接。
接著，形成第三導電膜118。在第三導電膜118上塗敷抗蝕劑，並且利用光掩模進行曝光並顯影，來形成抗蝕劑掩模。使用該抗蝕劑掩模對第三導電膜118進行蝕刻，然後去除抗蝕劑掩模，來製造圖13A及13B所示的半導體裝置。
另外，作為本實施例中使用的第三導電膜118a及第三導電膜118b較佳使用具有透光性的導電膜，但是也可以採用作為第一導電膜104的材料示出的低電阻材料，以便提高顯示裝置的驅動速度。
如上所示，能夠製造一種半導體裝置，該半導體裝置對應於作為一種橫向電場方式的IPS模式的液晶顯示裝置。
本實施例可以與其他實施例適當地組合而使用。
實施例3
在本實施例中，使用圖15A及15B、圖16A至16C說明與實施例1及實施例2不同的結構的半導體裝置(顯示裝置的電晶體及電容部分)。在圖15A及15B、圖16A至16C中，並行說明源極佈線SL及電晶體Tr、共同電極CE和共同佈線CL的連接部分、以及共同電極CE和像素電極TE重疊的區域。
在本實施例中，說明一種半導體裝置，該半導體裝置能夠應用於一種橫向電場方式的FFS(Fringe Field Switching：邊緣場切換)模式的液晶顯示裝置。
在FFS模式的液晶顯示裝置中，共同電極CE和像素電極TE重疊的區域形成電容部分，從而不需要形成利用電容佈線的電容部分。
在圖15B中，為了容易理解，用虛線表示第四導電膜128。另外，第四導電膜128設置在基板100的整個面上且具有圖15B所示的L字型開口部138。如圖15A所示，FFS模式的特徵是將第五絕緣膜126夾在作為第三導電膜118的像素電極TE和作為第四導電膜128的共同電極CE之間的結構。藉由在該兩個電極之間形成電場，能夠改變液晶分子的方向。另外，在本實施例中，在作為共同電極CE的第四導電膜128中設置L字型的開口部138，但是不侷限於此，可以採用各種形狀。
圖15A的剖面A-B具有如下結構：在與圖1A的剖面A-B相同的結構上形成第五絕緣膜126，然後層疊第四導電膜128。
圖15A中的剖面C-D示出共同電極CE和共同佈線CL的連接部分，該連接部分包括：基板100；基板100上的第一絕緣膜102；第一絕緣膜102上的一端的週邊大致對準的第一導電膜104、第二絕緣膜112、半導體膜106以及第三絕緣膜108；第一絕緣膜102、第一導電膜104、第二絕緣膜112、半導體膜106及第三絕緣膜108上的第四絕緣膜120；設置在第二絕緣膜112、半導體膜106、第三絕緣膜108及第四絕緣膜120中的使第一導電膜104露出的開口部；覆蓋該開口部及第四絕緣膜120的第五絕緣膜126；以及藉由設置在第五絕緣膜126中的開口部與第一導電膜104接觸的第四導電膜128。另外，共同電極CE和共同佈線CL藉由一個地方的開口部連接，但是不侷限於此。例如，共同電極CE和共同佈線CL也可以藉由多個開口部連接。
圖15A的剖面E-F是共同電極CE和像素電極TE重疊的區域，該區域包括基板100、基板100上的第一絕緣膜102、第一絕緣膜102上的第四絕緣膜120、第四絕緣膜120上的第三導電膜118、第三導電膜118上的第五絕緣膜126以及第五絕緣膜126上的具有開口部的第四導電膜128。
使用圖16A至16C說明圖15A及15B所示的半導體裝置的製造方法。
圖16A對應於實施例2的圖12B。就是說，圖16A之前的製程參照實施例2。
首先形成第三導電膜118，在第三導電膜118上塗敷抗蝕劑，並且利用光掩模進行曝光並顯影，來形成抗蝕劑掩模。使用該抗蝕劑掩模對第三導電膜118進行蝕刻，然後去除抗蝕劑掩模(參照圖16B)。
接著，形成第五絕緣膜126(參照圖16C)。
接著，形成第四導電膜128，在第四導電膜128上塗敷抗蝕劑，並且利用光掩模進行曝光並顯影，來形成抗蝕劑掩模。使用該抗蝕劑掩模對第四導電膜128進行蝕刻，然後去除抗蝕劑掩模，來製造圖15A及15B所示的半導體裝置。
第四導電膜128可以使用與第三導電膜118或第一導電膜104相同的材料形成。
如上所示，能夠製造一種半導體裝置，該半導體裝置對應於一種橫向電場方式的FFS模式的液晶顯示裝置。
本實施例可以與其他實施例適當地組合而使用。
實施例4
在本實施例中，使用圖8A及8B說明使用實施例1中說明的半導體裝置的液晶顯示裝置的例子。另外，在以下說明中，作為半導體裝置之一示出液晶顯示裝置，但是不侷限於此。也可以採用以下說明的製造方法，例如製造EL(Electroluminescence：電致發光)顯示裝置。
圖8A及8B為一種液晶顯示裝置的俯視圖及剖面圖，在該液晶顯示裝置中，利用密封材料255在主動矩陣基板的第一基板200和相對基板的第二基板201之間密封形成在第一基板200上的電晶體274及液晶元件272。圖8B對應於圖8A中的鏈式線G-H的剖面。
以圍繞設置在第一基板200上的像素部分276的方式設置密封材料255，並且藉由利用密封材料255，在像素部分276上設置第二基板201並密封液晶256。
在第一基板200上的由密封材料255圍繞的區域外側具有輸入端子278，並且連接有FPC258及FPC259。另外，FPC是撓性印刷電路(Flexible printed circuits)的縮寫名稱。
FPC258與另外設置在不同的基板上的信號線驅動電路251電連接，並且FPC259與另外設置在不同的基板上的掃描線驅動電路252電連接。供應給像素部分276的各種信號及電位藉由FPC258及FPC259從信號線驅動電路251及掃描線驅動電路252供應。
此外，雖然在圖8A及8B中分別在FPC258及FPC259上設置信號線驅動電路251及掃描線驅動電路252，但是也可以在基板200上製造信號線驅動電路251及掃描線驅動電路252。
圖8A及8B所示的液晶顯示裝置包括覆蓋第一基板200的像素電極266的對準膜268、設置在第二基板201上的間隔物264、覆蓋間隔物264及相對電極270的對準膜262。此外，雖然未圖示，也可以包括濾色片或遮光層等。
電極218及佈線216藉由各向異性導電膜260與FPC258所具有的端子連接。電極218使用與像素電極266同一層且同一材料形成，並且佈線216使用與電晶體274的源極電極及汲極電極同一層且同一材料形成。雖然未圖示，也可以採用使用與電晶體274的閘極電極同一層且同一材料形成的佈線藉由電極218及各向異性導電膜260與FPC258所具有的端子連接的結構。在此情況下，需要將使用與電晶體274的閘極電極同一層且同一材料形成的佈線和佈線216藉由使用與像素電極266同一層且同一材料形成的導電膜連接。可以在顯示裝置中的任何地方使佈線204和佈線216連接，但是，例如在設置後述的保護電路的情況下，在設計上較佳在保護電路附近使它們連接。
作為電晶體274，可以使用實施例1所示的電晶體Tr。
也可以在第一基板200上設置蝕刻停止膜202。
作為液晶256，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電性液晶以及反鐵電性液晶等。此外，也可以使用呈現藍相的液晶。在使用呈現藍相的液晶的情況下，也可以不設置對準膜262、268。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將使用混合有手性試劑的液晶組成物用於液晶層。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且由於其具有光學各向同性而不需要配向處理且視角依賴小。此外，由於不需要設置對準膜而不需要摩擦處理，因此能夠防止由於摩擦處理而引起的靜電破壞，並且能夠降低製造製程中的液晶顯示裝置的不良及損傷。從而，能夠提高液晶顯示裝置的生產率。
考慮到配置在像素部分中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。當使用將氧化物半導體用於形成通道區的半導體層的電晶體時，由於洩漏電流較小，所以設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容的大小的儲存電容器，就足夠了。
此外，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也能夠作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，能夠不使用濾色片地進行彩色顯示。
液晶顯示裝置藉由使來自光源或顯示元件的光透射而進行顯示。因此，設置在光透射的像素部分中的基板、絕緣層、導電層等的薄膜全都對可見光的波長區域的光具有透光性。
此外，由於電晶體容易因靜電等而損壞，所以較佳設置保護電路。保護電路較佳使用非線性元件構成。
藉由上述方式，能夠提供可靠性高且高顯示品質的大型顯示裝置。
此外，藉由採用本發明的一個實施例而減少光刻製程數，能夠減少製造成本而且減少電容部分的面積，從而能夠提供高孔徑比且低耗電量的顯示裝置。
本實施例可以與其他實施例適當地組合而使用。
實施例5
在本實施例中，說明採用實施例1至實施例4的電子裝置的例子。
圖9A是智能手機。該智慧手機具備外殼300、按鈕301、麥克風302、顯示部分303、揚聲器304、影像拍攝裝置305，並且具有作為行動電話機的功能。可以將本發明的一個實施例應用於顯示部分303及影像拍攝裝置305。此外，雖然未圖示，也可以將本發明的一個實施例應用於主體內部的運算裝置、無線電路或儲存裝置。
圖9B是顯示器。該顯示器具備外殼310和顯示部分311。可以將本發明的一個實施例應用於顯示部分311。藉由採用本發明的一個實施例，即使增大顯示部分311的尺寸，也可以得到高顯示品質的顯示器。
圖9C是數位相機。該數位相機具備外殼320、按鈕321、麥克風322、顯示部分323。可以將本發明的一個實施例應用於顯示部分323。此外，雖然未圖示，但是也可以將本發明的一個實施例應用於儲存裝置或影像感測器。
藉由採用本發明的一個實施例，能夠減少電子裝置的製造成本。此外，能夠得到高顯示品質的顯示裝置。
本實施例可以與其他實施例適當地組合而使用。
100．．．基板
102．．．第一絕緣膜
104．．．第一導電膜
106．．．半導體膜
108．．．第三絕緣膜
112．．．第二絕緣膜
114．．．絕緣物
116．．．第二導電膜
118．．．第三導電膜
118a．．．第三導電膜
118b．．．第三導電膜
120．．．第四絕緣膜
121．．．抗蝕劑
122．．．抗蝕劑
123．．．抗蝕劑
124．．．抗蝕劑
126．．．第五絕緣膜
128．．．第四導電膜
131．．．抗蝕劑掩模
132．．．抗蝕劑掩模
133．．．抗蝕劑掩模
134．．．抗蝕劑掩模
141．．．抗蝕劑掩模
143．．．抗蝕劑掩模
151．．．抗蝕劑掩模
200．．．基板
201．．．基板
202．．．蝕刻停止膜
204．．．佈線
216．．．佈線
218．．．電極
251．．．信號線驅動電路
252．．．掃描線驅動電路
255．．．密封材料
256．．．液晶
258．．．FPC
259．．．FPC
260．．．各向異性導電膜
262．．．對準膜
264．．．間隔物
266．．．像素電極
268．．．對準膜
270．．．相對電極
272．．．液晶元件
274．．．電晶體
276．．．像素部分
278．．．輸入端子
300．．．外殼
301．．．按鈕
302．．．麥克風
303．．．顯示部分
304．．．揚聲器
305．．．影像拍攝裝置
310．．．外殼
311．．．顯示部分
320．．．外殼
321．．．按鈕
322．．．麥克風
323．．．顯示部分
在圖式中：
圖1A及1B為本發明的一個實施例的半導體裝置的剖面圖及俯視圖；
圖2A至2C為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖3A至3C為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖4A至4C為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖5A至5C為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖6A至6C為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖7A至7C為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖8A及8B為本發明的一個實施例的液晶顯示裝置的俯視圖及剖面圖；
圖9A至9C為說明使用本發明的一個實施例的電子裝置的例子的圖；
圖10A及10B為本發明的一個實施例的半導體裝置的剖面圖及俯視圖；
圖11A及11B為本發明的一個實施例的半導體裝置的剖面圖及俯視圖；
圖12A及12B為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖13A及13B為本發明的一個實施例的半導體裝置的剖面圖及俯視圖；
圖14A至14C為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖15A及15B為本發明的一個實施例的半導體裝置的剖面圖及俯視圖；
圖16A至16C為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖；
圖17A及17B為說明本發明的一個實施例的半導體裝置的製造方法的剖面圖。
100．．．基板
102．．．第一絕緣膜
104．．．第一導電膜
106．．．半導體膜
108．．．第三絕緣膜
112．．．第二絕緣膜
116．．．第二導電膜
118．．．第三導電膜
120．．．第四絕緣膜
Cs．．．電容部分

Claims (24)

  1. 一種半導體裝置，包括：絕緣表面上的閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的半導體膜；該半導體膜上的第一絕緣膜，該第一絕緣膜具有開口部；該第一絕緣膜上的第一導電膜，該第一導電膜藉由該第一絕緣膜中的開口部與該半導體膜接觸；該第一導電膜上的第二絕緣膜，該第二絕緣膜與該閘極電極、該閘極絕緣膜、該半導體膜、該第一絕緣膜以及該第一導電膜的側面接觸且具有開口部；以及該第二絕緣膜上的第二導電膜，該第二導電膜藉由該第二絕緣膜中的開口部與該第一導電膜接觸，其中該閘極電極、該閘極絕緣膜和該半導體膜的週邊大致對準。
  2. 如申請專利範圍第1項之半導體裝置，還包括電容器，其中該電容器包括：包含與該閘極電極同一材料的第一電容電極；包含與該閘極絕緣膜同一材料的介電薄膜；以及包含與該第一導電膜或該第二導電膜同一材料的第二電容電極。
  3. 如申請專利範圍第1項之半導體裝置，還包括：包含與該閘極電極同一材料的共同佈線；以及包含與該第一導電膜同一材料的源極佈線，其中該共同佈線和該源極佈線彼此相交，並且在該共同佈線和該源極佈線之間夾著包含與該閘極絕緣膜同一材料的第一膜、包含與該半導體膜同一材料的第二膜、包含與該第一絕緣膜同一材料的第三膜中的兩種以上膜。
  4. 如申請專利範圍第3項之半導體裝置，還包括：包含與該閘極電極同一材料的閘極佈線，其中該閘極佈線和該源極佈線彼此相交，並且在該閘極佈線和該源極佈線之間夾著包含與該閘極絕緣膜同一材料的第四膜、包含與該半導體膜同一材料的第五膜、包含與該第一絕緣膜同一材料的第六膜中的兩種以上膜。
  5. 如申請專利範圍第1項之半導體裝置，其中該閘極電極及該第一導電膜中的至少一個包含銅。
  6. 如申請專利範圍第1項之半導體裝置，其中該閘極電極及該第一導電膜中的至少一個包括二層以上的疊層。
  7. 如申請專利範圍第1項之半導體裝置，其中該閘極絕緣膜及該第一絕緣膜中的至少一個為藉由加熱而放出氧的膜。
  8. 如申請專利範圍第1項之半導體裝置，其中該半導體膜為氧化物半導體膜、矽膜、鍺膜、矽鍺膜、碳化矽膜或氮化鎵膜。
  9. 如申請專利範圍第8項之半導體裝置，其中該氧化物半導體膜包含銦、鎵、錫及鋅中的一種以上。
  10. 如申請專利範圍第1項之半導體裝置，其中該絕緣表面為金屬氧化物的表面。
  11. 如申請專利範圍第10項之半導體裝置，其中該金屬氧化物為氧化鎵、氧化鋅鎵、氧化錫、氧化錫鋅、氧化鋁、氧化釔、氧化鋯、氧化鉿或氧化鉭。
  12. 如申請專利範圍第4項之半導體裝置，其中該共同佈線及該閘極佈線的側面被絕緣物覆蓋。
  13. 一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上按順序形成第一導電膜、第一絕緣膜、半導體膜以及第二絕緣膜；在該第二絕緣膜上塗敷第一抗蝕劑；利用多色調掩模的第一光掩模對該第一抗蝕劑進行曝光，並且對該第一抗蝕劑進行顯影，來形成具有第一厚度區域及第二厚度區域的第一抗蝕劑掩模；使用該第一抗蝕劑掩模對該第二絕緣膜、該半導體膜、該第一絕緣膜以及該第一導電膜進行蝕刻；藉由電漿處理減小該第一抗蝕劑掩模的大小而去除該第一厚度區域，來形成第二抗蝕劑掩模；使用該第二抗蝕劑掩模對該第二絕緣膜進行蝕刻而使該半導體膜的一部分露出；去除該第二抗蝕劑掩模；形成覆蓋該絕緣表面、該第一導電膜、該第一絕緣膜、該半導體膜以及該第二絕緣膜的第二導電膜；在該第二導電膜上塗敷第二抗蝕劑；利用第二光掩模對該第二抗蝕劑進行曝光，並且對該第二抗蝕劑進行顯影，來形成第三抗蝕劑掩模；使用該第三抗蝕劑掩模對該第二導電膜進行蝕刻而形成與該半導體膜的露出的一部分接觸的第一電極；去除該第三抗蝕劑掩模；形成覆蓋該絕緣表面、該第一導電膜、該第一絕緣膜、該半導體膜、該第二絕緣膜以及該第一電極的第三絕緣膜；在該第三絕緣膜上塗敷第三抗蝕劑；利用第三光掩模對該第三抗蝕劑進行曝光，並且對該第三抗蝕劑進行顯影，來形成第四抗蝕劑掩模；使用該第四抗蝕劑掩模對該第三絕緣膜進行蝕刻而使該第一電極的一部分露出；去除該第四抗蝕劑掩模；形成覆蓋該第一電極及該第三絕緣膜的第三導電膜；在該第三導電膜上塗敷第四抗蝕劑；利用第四光掩模對該第四抗蝕劑進行曝光，並且對該第四抗蝕劑進行顯影，來形成第五抗蝕劑掩模；使用該第五抗蝕劑掩模對該第三導電膜進行蝕刻而形成與該第一電極的露出的一部分接觸的第二電極；以及去除該第五抗蝕劑掩模。
  14. 如申請專利範圍第13項之半導體裝置的製造方法，其中該第一導電膜用作閘極電極、閘極佈線、第一電容電極以及共同佈線。
  15. 如申請專利範圍第13項之半導體裝置的製造方法，其中該第二導電膜用作源極電極、汲極電極以及源極佈線。
  16. 如申請專利範圍第13項之半導體裝置的製造方法，其中該第一絕緣膜用作閘極絕緣膜、介電薄膜以及保持閘極佈線和源極佈線彼此重疊的區域的絕緣性的絕緣膜。
  17. 如申請專利範圍第13項之半導體裝置的製造方法，其中該半導體膜為氧化物半導體膜、矽膜、鍺膜、矽鍺膜、碳化矽膜或氮化鎵膜。
  18. 如申請專利範圍第17項之半導體裝置的製造方法，其中該氧化物半導體膜包含銦、鎵、錫及鋅中的一種以上。
  19. 如申請專利範圍第13項之半導體裝置的製造方法，其中該第二絕緣膜用作保持閘極佈線和源極佈線彼此重疊的區域的絕緣性的絕緣膜以及該半導體膜的保護膜。
  20. 如申請專利範圍第13項之半導體裝置的製造方法，其中該第三導電膜用作像素電極、與第一電容電極及介電薄膜一起形成電容部分的第二電容電極、以及使源極佈線與源極電極或汲極電極連接的導電膜。
  21. 如申請專利範圍第13項之半導體裝置的製造方法，其中該第一導電膜及該第二導電膜中的至少一個包含銅。
  22. 如申請專利範圍第13項之半導體裝置的製造方法，其中該第一導電膜及該第二導電膜中的至少一個包括二層以上的疊層。
  23. 如申請專利範圍第13項之半導體裝置的製造方法，其中該電漿處理藉由使用氧化氣體而進行。
  24. 如申請專利範圍第23項之半導體裝置的製造方法，其中該電漿處理為灰化處理。
TW100143582A 2010-12-01 2011-11-28 半導體裝置及半導體裝置的製造方法 TWI523225B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010268444 2010-12-01
JP2011020648 2011-02-02

Publications (2)

Publication Number Publication Date
TW201234596A TW201234596A (en) 2012-08-16
TWI523225B true TWI523225B (zh) 2016-02-21

Family

ID=46161370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143582A TWI523225B (zh) 2010-12-01 2011-11-28 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US8461630B2 (zh)
JP (2) JP2012178545A (zh)
KR (1) KR101961486B1 (zh)
TW (1) TWI523225B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201202691A (en) * 2010-07-06 2012-01-16 Univ Nat Cheng Kung Multi-gas sensor and fabrication method thereof
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
DE112013003606B4 (de) 2012-07-20 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
US9331165B2 (en) * 2012-11-02 2016-05-03 Boe Technology Group Co., Ltd. Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
CN103187423B (zh) 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103364987B (zh) * 2013-07-19 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及显示面板
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
US9768315B2 (en) * 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
KR102197854B1 (ko) * 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
US9590059B2 (en) * 2014-12-24 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor to integrate with flash memory
KR102369124B1 (ko) * 2014-12-26 2022-03-03 삼성디스플레이 주식회사 영상 표시 장치
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
CN109786469A (zh) * 2018-12-26 2019-05-21 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
KR20210128545A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치의 제조 방법

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005019664A (ja) * 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007221022A (ja) * 2006-02-20 2007-08-30 Mitsubishi Electric Corp 薄膜トランジスタ、ｔｆｔアレイ基板、及び薄膜トランジスタの製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8017045B2 (en) * 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
KR100990217B1 (ko) * 2008-04-16 2010-10-29 한국전자통신연구원 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
US8021916B2 (en) * 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
JP2010263182A (ja) * 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101128333B1 (ko) * 2009-07-24 2012-03-27 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Also Published As

Publication number Publication date
TW201234596A (en) 2012-08-16
JP2017022389A (ja) 2017-01-26
US8461630B2 (en) 2013-06-11
JP2012178545A (ja) 2012-09-13
JP6247725B2 (ja) 2017-12-13
KR20120060745A (ko) 2012-06-12
KR101961486B1 (ko) 2019-03-22
US20120138921A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
TWI523225B (zh) 半導體裝置及半導體裝置的製造方法
JP6720273B2 (ja) 半導体装置の作製方法
JP7212749B2 (ja) 表示装置
JP6739575B2 (ja) 半導体装置
JP6678637B2 (ja) 半導体装置の作製方法
US10290742B2 (en) Semiconductor device including oxide semiconductor layer
TWI511272B (zh) 半導體裝置及其製造方法
TWI612676B (zh) 半導體裝置
TWI570869B (zh) 顯示裝置
TWI529932B (zh) 半導體裝置和其製造方法
TWI595667B (zh) 半導體裝置
JP5520547B2 (ja) 半導体装置の作製方法
TWI492387B (zh) 顯示裝置
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
JP5838119B2 (ja) 薄膜トランジスタ及びそれを用いた表示装置
TW201227830A (en) Manufacturing method of semiconductor device
TW201250864A (en) Method for manufacturing semiconductor device
JP2011044698A (ja) 半導体装置及び半導体装置の作製方法
JP2010056542A (ja) 半導体装置及び半導体装置の作製方法
JP2010170108A (ja) 半導体装置、およびその作製方法
US20150109553A1 (en) Display device
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
JP2024016053A (ja) 表示装置
US10700097B2 (en) Array substrate and fabricating method thereof
KR20110027470A (ko) 산화물 박막 트랜지스터의 제조방법