JP7063019B2 - 薄膜コンデンサの製造方法及び薄膜コンデンサ - Google Patents

薄膜コンデンサの製造方法及び薄膜コンデンサ Download PDF

Info

Publication number
JP7063019B2
JP7063019B2 JP2018043397A JP2018043397A JP7063019B2 JP 7063019 B2 JP7063019 B2 JP 7063019B2 JP 2018043397 A JP2018043397 A JP 2018043397A JP 2018043397 A JP2018043397 A JP 2018043397A JP 7063019 B2 JP7063019 B2 JP 7063019B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
thin film
etching
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018043397A
Other languages
English (en)
Other versions
JP2019160936A (ja
Inventor
道広 熊谷
和弘 吉川
健一 吉田
淳己 中本
則彦 松坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018043397A priority Critical patent/JP7063019B2/ja
Priority to US16/294,139 priority patent/US11195661B2/en
Priority to CN201910171089.0A priority patent/CN110246693B/zh
Publication of JP2019160936A publication Critical patent/JP2019160936A/ja
Priority to US17/506,003 priority patent/US11942278B2/en
Application granted granted Critical
Publication of JP7063019B2 publication Critical patent/JP7063019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/306Stacked capacitors made by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/14Organic dielectrics
    • H01G4/145Organic dielectrics vapour deposited
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates

Description

本発明は、薄膜コンデンサの製造方法及び薄膜コンデンサに関する。
従来、複数の電極層及び誘電体層が交互に積層されたキャパシタ部を備える薄膜コンデンサが知られている。このような薄膜コンデンサの製造方法として、例えば特許文献1には、電極層及び誘電体層を交互に積層してキャパシタ部を形成する工程と、エッチングによりキャパシタ部に貫通孔を形成し、外部電極と電気的に接続される電極層を露出させる工程と、を含む薄膜コンデンサの製造方法が記載されている。
国際公開第2009/078225号公報
しかしながら、外部電極と電気的に接続される電極層(薄膜コンデンサの一方の極となる電極層)をエッチングによって露出させる場合、電極層が露出したタイミングでエッチングを止めることが難しい。そのため、電極層が過度にエッチングされ、電極層の強度が低下する可能性がある。
本発明は上記に鑑みてなされたものであり、電極層の強度が低下することを抑制可能な薄膜コンデンサの製造方法、及び、電極層の強度低下が抑制された薄膜コンデンサを提供することを目的とする。
本発明の一形態に係る薄膜コンデンサの製造方法は、少なくとも一つの誘電体層が複数の電極層に含まれる一対の電極層に挟まれた容量部を備える薄膜コンデンサの製造方法であって、複数の電極層と、誘電体層となる誘電体膜とを交互に積層して容量部となる積層体を形成する積層工程と、積層体に対して積層方向に延びる開口を形成し、開口の底面において、複数の電極層のうち一の電極層の直上に積層された誘電体膜を露出させる第1エッチング工程と、開口の底面において、一の電極層を露出させる第2エッチング工程と、を含み、第2エッチング工程において、前記一の電極層に係るエッチングレートは前記誘電体膜に係るエッチングレートより低い。
この薄膜コンデンサの製造方法は、複数の電極層のうち一の電極層の直上に積層された誘電体膜が露出するまでエッチングする第1エッチング工程と、一の電極層を露出させる第2エッチング工程と、を含み、第2エッチング工程において、一の電極層に係るエッチングレートは前記誘電体膜に係るエッチングレートより低い。これにより、電極層がエッチングされにくい条件で目標の電極層を露出させることができるので電極層のエッチングレートが低い条件で目標の電極層を露出させることができるので、薄膜コンデンサの上記一の電極層が過度にエッチングされることを抑制できる。したがって、電極層の強度が低下することを抑制できる。
一形態では、第2エッチング工程における一の電極層に係るエッチングレートは、第1エッチング工程における複数の電極層に係るエッチングレートより低くてもよい。この構成によれば、電極層のエッチングレートが低い条件で目標の電極層を露出させることができるので、薄膜コンデンサの上記一の電極層が過度にエッチングされることを抑制できる。したがって、電極層の強度が低下することを抑制できる。
本発明の一形態に係る薄膜コンデンサは、少なくとも一つの誘電体層が複数の電極層に含まれる一対の電極層に挟まれた容量部を備える薄膜コンデンサであって、容量部は、複数の電極層及び前記誘電体層が積層された積層方向に延び、複数の電極層のうち一の電極層が露出する開口を有し、一の電極層は、開口の底面において露出する露出部を有し、露出部の厚さは、一の電極層の他の部分の厚さより薄く、且つ、一の電極層の他の部分の厚さの50%以上である。
この薄膜コンデンサの一の電極層は、開口の底面において露出する露出部を有し、露出部の厚さは、一の電極層の他の部分の厚さより薄く、且つ、一の電極層の他の部分の厚さの50%以上である。すなわち、エッチングされた電極層の量は厚さの50%以下であるので、薄膜コンデンサの上記一の電極層の過度なエッチングが抑制されている。これにより、電極層の強度低下が抑制されている。
本発明によれば、電極層の強度が低下することを抑制可能な薄膜コンデンサの製造方法、及び、電極層の強度低下が抑制された薄膜コンデンサを提供される。
本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。 図1の薄膜コンデンサの製造方法を説明するための図である。 図1の薄膜コンデンサの製造方法を説明するための図である。 図1の薄膜コンデンサの製造方法を説明するための図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。
図1は、本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。図1に示されるように、薄膜コンデンサ1は、その内部にコンデンサ構造として、少なくとも一つの誘電体層が一対の電極層に挟まれた容量部10を有している。容量部10からは、電極端子として電極端子20(20A,20B,20C)が引き出されている。容量部10と電極端子20との間には、容量部10と電極端子20とを電気的に接続する配線部40が設けられている。
なお、本明細書中において「積層方向」とは、容量部10、配線部40、電極端子20というように、容量部10から電極端子20に向けて各層が順次重なる方向である。また、以下の説明では、積層方向に沿って電極端子20側を「上」、積層方向に沿って容量部10側を「下」として説明する場合がある。
容量部10は、積層方向に沿って設けられた複数の内部電極層(電極層)11と、内部電極層11に挟まれた誘電体層12と、複数の内部電極層及び誘電体層12が積層された下地電極層(電極層)13と、を有している。内部電極層11と誘電体層12とは、下地電極層13に対して交互に積層されている。本実施形態において、容量部10は3層の内部電極層11(11A,11B,11C)と、3層の誘電体層12(12A,12B,13A)と、1層の下地電極層13とを有する多層構造である。容量部10の各層は、積層方向の下側から、下地電極層13、誘電体層12A、内部電極層11A、誘電体層12B、内部電極層11B、誘電体層12C、内部電極層11Cの順に積層されている。なお、以下の説明では、内部電極層11と下地電極層13とをまとめて「電極層」として説明する場合がある。
容量部10は、それぞれの内部電極層11及び誘電体層12が部分的に除去された領域を複数有している。これにより、容量部10には、内部電極層11及び誘電体層12が積層された積層方向に延びる開口14が形成されている。開口14は、少なくとも1つの内部電極層11及び1つの誘電体層12を貫通している。開口14内では、複数の内部電極層11又は下地電極層13のうち一の電極層が開口14の底面において露出している。図1では、2つの開口14(開口14A,14B)が示されており、一方の開口14A内では内部電極層11Aが露出し、他方の開口14B内では内部電極層11Bが露出している。内部電極層11A,11Bは、開口14A,14Bの底面において露出する露出部15を有しており、それぞれの露出部15は、後述の第1配線層43Aと接続されている。このような構造により、容量部10において、多層コンデンサ構造が形成されている。内部電極層11A,11Bの露出部15の厚さT1は、内部電極層11A,11Bの他の部分(すなわち、開口14から露出していない部分)の厚さT2より薄く、且つ、内部電極層11A,11Bの他の部分の厚さT2の50%以上である。なお、図1では省略されているが、下地電極層13も内部電極層11と同様に、開口14の底面において露出すると共に第1配線層43Aと接続される露出部を有している。
内部電極層11は、導電性を有する材料によって形成される。具体的には、主成分(最も含有量が多い成分)としてニッケル(Ni)や白金(Pt)を含有する材料が内部電極層11として好適に用いられ、Niが特に好適に用いられる。内部電極層11に主成分としてNiを含有する材料を用いる場合、その含有量は、内部電極層11全体に対して50質量%以上であることが好ましい。また、内部電極層11の主成分がNiである場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)、及び銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)を更に含有する。内部電極層11が添加元素を含有することにより、内部電極層11の途切れを抑制することができる。なお、内部電極層11は複数の添加元素を含有してもよい。内部電極層11の厚さは、例えば10nm~1000nm程度である。また、下地電極層13は、内部電極層11と同様の導電性材料によって形成され得る。下地電極層13の厚さは、例えば5μm以上50μm以下とすることができる。
誘電体層12は、ペロブスカイト系の誘電体材料によって構成される。本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1-XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1-XCa)TiO、PbTiO、Pb(ZrTi1-X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1-XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層12の特性制御のため、誘電体層12に適宜、副成分として添加物質が含有されていてもよい。なお、誘電体層12の特性制御のため、誘電体層12に適宜、副成分として添加物質が含有されていてもよい。誘電体層12が焼成されており、その比誘電率(ε)は、例えば100以上である。なお、誘電体層12の比誘電率は大きいほど好ましく、その上限値は特に限定されない。誘電体層12の厚さは、例えば10nm~1000nmである。
電極端子20は、薄膜コンデンサ1と外部の電子部品又は配線基板等(不図示)とを電気的に接続するための端子である。電極端子20は、後述の配線部40に対して積層されている。本実施形態においては、薄膜コンデンサ1は、複数の電極端子20を備えている。なお、図1においては、3つの電極端子20A,20B,20Cのみを示している。
電極端子20を構成する材料としては、主成分がニッケル(Ni)、銅(Cu)、金(Au)、白金(Pt)、これらの金属を含有する合金が好ましく、特に、主成分としてCuを含有する合金が好適に用いられる。電極端子20を構成するCuの純度は高いほど好ましく、99.99重量%以上であることが好ましい。なお、電極端子20に微量の不純物が含まれていてもよい。主成分としてCuを含有する合金からなる電極端子20に含まれ得る不純物としては、例えば、鉄(Fe)、チタン(Ti)、ニッケル(Ni)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)又はクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。
配線部40は、容量部10が形成された領域を覆うように設けられており、パッシベーション層41、第1絶縁層42A、第2絶縁層42B、第1配線層43A、及び第2配線層43Bを含んでいる。第1絶縁層42A及び第2絶縁層42Bは、容量部10上の絶縁層として機能する。第1配線層43A及び第2配線層43Bは、配線部40内の配線層である。
パッシベーション層41は、容量部10を直接覆っており、例えばシリコンオキサイド(SiO)等の無機絶縁材料によって構成されている。パッシベーション層41は、単一の無機絶縁材料の層であってもよく、複数の無機絶縁材料の積層構造体であってもよい。ただし、パッシベーション層41は設けられなくてもよい。パッシベーション層41の厚さは、例えば、0.5μm以上5μm以下程度とすることができる。
第1絶縁層42Aは、容量部10においてコンデンサが構成されているそれぞれの領域において、容量部10を覆っている。第2絶縁層42Bは、第1絶縁層42Aが形成されていない領域を覆うと共に、第1絶縁層42Aの周縁を部分的に覆っている。すなわち、第1絶縁層42Aと第2絶縁層42Bとの2段構造によって容量部10が覆われている。
第1絶縁層42A及び第2絶縁層42Bは、絶縁性を有する材料であれば特に限定されないが、例えば、ポリイミド等の非導電性樹脂、シリコンオキサイド(SiO)、アルミナ(Al)、シリコンナイトライド(SiN)等の無機材料、あるいはこれらを混合又は積層させた絶縁材料等を用いることができる。第1絶縁層42Aの厚さは、例えば0.5μm以上10μm以下であり、第2絶縁層42Bの厚さは、例えば0.5μm以上10μm以下である。なお、ここで「第1絶縁層42Aの厚さ」とは、パッシベーション層41の上面と第1絶縁層42Aの上面との間の距離である。また、「第2絶縁層42Bの厚さ」とは、第1絶縁層42Aの上面と第2絶縁層42Bの上面との間の距離である。
第1絶縁層42Aと第2絶縁層42Bとの間には、第1絶縁層42の上面に沿って第1配線層43Aが形成されている。第1配線層43Aは、第1絶縁層42Aの上面に沿って上下方向に延びると共に、その下端に内部電極層11の露出部15と接する接触部44Aを有している。また、第2絶縁層42B上には、第2絶縁層42Bの上面に沿って第2配線層43Bが形成されている。第2配線層43Bは、第2絶縁層42Bに沿って上下方向に延びると共に、その下端に第1配線層43Aと接する接触部44Bを有する。第2配線層43B上には、電極端子20A,20B,20Cが形成されている。
電極端子20Aが形成された第2配線層43Bの接触部44Bは、3つの内部電極層11のうち最も下地電極層13側に位置する内部電極層11Aに接する接触部44Aを有する第1配線層43Aに接している。電極端子20Bが形成された第2配線層43Bの接触部44Bは、3つの内部電極層11のうち中央に位置する内部電極層11Bに接する接触部44Aを有する第1配線層43Aに接している。電極端子20Cが形成された第2配線層43Bの接触部44Bは、3つの内部電極層11のうち最も電極端子20側に位置する内部電極層11Cに接する接触部44Aを有する第1配線層43Aに接している。このように、電極端子20A,20B,20Cのそれぞれは、第2配線層43B及び第1配線層43Aを介して、それぞれ、内部電極層11A,11B,11Cと電気的に接続されている。
次に、図2~図4を参照して薄膜コンデンサ1の製造方法について説明する。図2~図4は、図1に示される薄膜コンデンサの製造方法を説明するための図である。なお、図2~図4は製造の途中段階における薄膜コンデンサ1の一部を拡大して示している。実際には、複数の薄膜コンデンサ1を一度に形成した後、それぞれの薄膜コンデンサ1に個片化する。なお、以下の実施形態では、焼成により誘電体層12を形成する場合について説明するが、焼成を行わずに誘電体層12を形成してもよい。
まず、図2(a)に示されるように、下地電極層13を準備し、下地電極層13上に内部電極層11(11A,11B,11C)と、誘電体層12(12A,12B,12C)となる誘電体膜12’(誘電体膜12A’,12B’,12C’)を交互に積層し、積層体Wを形成する(積層工程)。この工程により、積層体Wでは、積層方向の下側から、下地電極層13、誘電体膜12A’、内部電極層11A、誘電体膜12B’、内部電極層11B、誘電体膜12C’、内部電極層11Cの順に各層が積層された状態となり、容量部10となる部分が形成される。内部電極層11の形成方法としては、例えばDCスパッタリング等が挙げられる。また、誘電体膜12’の形成方法としては、溶液法、スパッタリング等のPVD(Physical Vapor Deposition)法、又はCVD(Chemical Vapor Deposition)法等の成膜技術を用いることができるが、スパッタリング法がより好ましい方法である。
次に、図2(b)に示されるように、積層体Wに開口14(開口14A,14B)を形成する(エッチング工程)。この工程の詳細については、後述する。
その後、積層体Wを焼成する。この工程により、誘電体膜12’が焼結して誘電体層12が形成され、容量部10(図2(c)参照)が形成される。焼成時の温度は、誘電体膜12’が焼結(結晶化)する温度とすることが好ましく、具体的には800℃~1000℃程度であることが好ましい。また、焼成時間は5分~2時間程度とすることができる。焼成時の雰囲気は特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気のいずれでもよいが、少なくとも、内部電極層11が酸化しない程度の酸素分圧下で焼成することが好ましい。なお、焼成のタイミングは限定されず、例えば、開口14を形成する前に焼成を行ってもよい。
次に、図2(c)に示されるように、パッシベーション層41を形成する。これにより、積層体Wの上面と開口14の底面及び側面とがパッシベーション層41によって覆われた状態となる。パッシベーション層41は、例えばスパッタリング等のPVD法によって形成することができる。
次に、図3(a)に示されるように、パッシベーション層41を覆うように第1絶縁層42Aを形成した後、開口14の底面に形成されたパッシベーション層41を除去する。そして、第1絶縁層42A上に第1配線層43Aを形成する。第1絶縁層42Aは、例えば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱等によって硬化させ、パターニングすることによって形成されてもよい。また、スパッタリング等の他の方法を用いて第1絶縁層42Aを形成してもよい。第1配線層43Aは、例えば銅(Cu)等の導電性材料をスパッタ又は蒸着した後、エッチングによるパターニングを行うことによって形成される。この工程により、電気的に互いに独立した複数の第1配線層43Aが形成され、それぞれの第1配線層43Aが各内部電極層11A,11B,11Cと電気的に接続された状態となる。
次に、図3(b)に示されるように、第1絶縁層42A上及び第1配線層43A上に第2絶縁層42Bを形成する。そして、第2絶縁層42B上に第2配線層43Bを形成する。第2絶縁層42Bは、第1絶縁層42Aと同様に、例えば未硬化の状態の熱硬化性樹脂を塗布した後、加熱等によって硬化させ、パターニングすることによって形成される。第2配線層43Bは、第1配線層43Aと同様に、例えば銅(Cu)等の導電性材料をスパッタ又は蒸着した後、エッチングによるパターニングを行うことによって形成される。この工程により、電気的に互いに独立した複数の第2配線層43Bが形成される。それぞれの第2配線層43Bは、それぞれの第1配線層43Aと電気的に接続された状態となり、配線部40が形成される。
その後、それぞれの第2配線層43B上に、薄膜コンデンサ1を外部の電子部品と電気的に接続するための電極端子20A,20B,20Cを形成する。電極端子20A,20B,20Cは、例えば、めっき等により銅(Cu)等の導電性材料の層を形成した後、エッチング等を行うことによって形成される。最後に、ダイシング等によって個片化を行うことにより、図1に示される薄膜コンデンサ1が得られる。
次に、図4を参照してエッチング工程について詳細に説明する。エッチング工程は、第1エッチング工程と、第2エッチング工程とを含んでいる。薄膜コンデンサ1の製造方法では、まず第1エッチング工程を行った後、第2エッチング工程を行う。
第1エッチング工程では、図4(a)に示されるように、積層体Wに、積層方向に延びる開口14’を形成する。開口14’の底面において、複数の電極層(内部電極層11又は下地電極層13)のうち一の電極層の直上に積層された誘電体膜12’を露出させる。具体的には、後に開口14A,14Bとなる開口14A’,14B’を形成する。これにより、開口14A’においては、内部電極層11Aの直上の誘電体膜12B’が露出し、開口14B’においては、内部電極層11Bの直上の誘電体膜12C’が露出する。第1エッチング工程で用いられるエッチングガスとしては、例えばアルゴン(Ar)ガス、又はArとCHFの混合ガスが挙げられる。なお、図4(a)では、誘電体膜12B’,12C’の途中までエッチングされた状態を示しているが、第1エッチング工程では、誘電体膜12B’,12C’の上面が露出するまでエッチングされていればよい。
第2エッチング工程では、図4(b)に示されるように、開口14’の底面において、目標となる一の電極層(すなわち、内部電極層11A,11B)を露出させる。これにより、積層体Wに開口14(開口14A,14B)が形成される。また、内部電極層11A,11Bに、露出部15が形成された状態となる。第2エッチング工程で用いられるエッチングガスとしては、例えばArとCHFの混合ガスが挙げられる。
第2エッチング工程におけるエッチング対象の一の電極層(内部電極層11又は下地電極層13)に係るエッチングレートは、第1エッチング工程における複数の電極層に係るエッチングレートより低くなっている。一例として、第1エッチング工程における複数の電極層に係るエッチングレートは、30nm/min以上600nm/min以下程度とすることができ、第2エッチング工程における電極層に係るエッチングレートは、5nm/min以上50nm/min以下程度とすることができる。また、第2エッチング工程において、エッチング対象となる電極層に係るエッチングレートは誘電体膜12’に係るエッチングレートより低くなっている。一例として、第2エッチング工程における電極層に係るエッチングレートは、第2エッチング工程におけるエッチング対象となる誘電体膜12’に係るエッチングレートの1/4程度とすることができる。なお、第1エッチング工程における電極層に係るエッチングレートは、第1エッチング工程におけるエッチング対象となる誘電体膜12’に係るエッチングレートの1.5倍~3倍程度とすることができるが、第2エッチング工程と同様に、電極層に係るエッチングレートは誘電体膜12’に係るエッチングレートより低くなっていてもよい。第1エッチング工程及び第2エッチング工程における内部電極層11又は下地電極層13に係るエッチングレートは、例えばエッチングガスの種類、流量、及び混合比等を変更することによって調整できる。また、例えばICP-RIE装置等のドライエッチング装置を用いて第1エッチング工程及び第2エッチング工程を行う場合には、エッチングガスからプラズマを生成するための出力及び/又はプラズマを積層体Wに引き込むための出力を変更することによって、内部電極層11又は下地電極層13に係るエッチングレートを調整可能である。例えば、電極層がNiであり誘電体膜がBaTiOである場合、第1エッチング工程では電極層に係るエッチングレートを120nm/min、誘電体膜12’に係るエッチングレートを60nm/minとし、第2エッチング工程では電極層に係るエッチングレートを10nm/min、誘電体膜12’に係るエッチングレートを40nm/minとすることができる。
以上説明したように、本実施形態に係る薄膜コンデンサの製造方法では、複数の電極層(内部電極層11又は下地電極層13)のうち一の電極層の直上に積層された誘電体膜12’が露出するまでエッチングする第1エッチング工程と、一の電極層を露出させる第2エッチング工程と、を含み、第2エッチング工程において、一の電極層(内部電極層11又は下地電極層13)に係るエッチングレートは誘電体膜12’に係るエッチングレートより低くなっている。これにより、電極層がエッチングされにくい条件で目標の電極層を露出させることができるので、接触部44Aに接し、第1配線層43A及び第2配線層43Bを介して電極端子20に接続される一の電極層が過度にエッチングされることを抑制できる。したがって、電極層の強度が低下することを抑制できる。
また、第2エッチング工程における一の電極層に係るエッチングレートは、第1エッチング工程における複数の電極層に係るエッチングレートより低い。これにより、電極層のエッチングレートが低い条件で目標の電極層を露出させることができるので、接触部44Aに接し、第1配線層43A及び第2配線層43Bを介して電極端子20に接続される一の電極層が過度にエッチングされることを抑制できる。したがって、電極層の強度が低下することを抑制できる。
また、第1エッチング工程においては、電極層のエッチングレートが高い条件で積層体Wをエッチングすることができるので、薄膜コンデンサ1の製造に係る時間を短縮しつつ、電極層が過度にエッチングされることを抑制できる。
また、本実施形態に係る薄膜コンデンサ1の一の電極層(内部電極層11又は下地電極層13)は、開口14の底面において露出する露出部15を有し、露出部15の厚さT1は、一の電極層の他の部分の厚さT2より薄く、且つ、一の電極層の他の部分の厚さT2の50%以上である。すなわち、エッチングされた電極層の量は厚さT2の50%以下であるので、接触部44Aに接し、第1配線層43A及び第2配線層43Bを介して電極端子20に接続される電極層の過度なエッチングが抑制されている。これにより、電極層の強度低下が抑制されている。なお、電極層の過度なエッチングが抑制されることで、薄膜コンデンサ1の抵抗値の上昇等といった電気的な性能の低下も抑制されるので、薄膜コンデンサ1の歩留りが大幅に向上する。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。例えば、上記の実施形態では、薄膜コンデンサ1の容量部10が2つの内部電極層11と、3つの誘電体層12と、1つの下地電極層13を有する場合について説明したが、容量部10が有する内部電極層11及び誘電体層12の層数は特に限定されず、任意に変更可能である。例えば、容量部10は1つの内部電極層11と、1つの誘電体層12と、1つの下地電極層13とを有していてもよいし、更に多くの内部電極層11及び誘電体層12を有していてもよい。また、下地電極層13に代えて絶縁基材を備え、絶縁基材上に内部電極層11及び誘電体層12を交互に積層してもよい。
また、上記の実施形態では、誘電体膜12’を焼成することにより誘電体層12の比誘電率を向上させているが、誘電体層12は焼成されていなくてもよい。
また、上記の実施形態では、第2エッチング工程において、電極層に係るエッチングレートが誘電体膜12’に係るエッチングレートより低い例について説明したが、第2エッチング工程における電極層に係るエッチングレートは、誘電体膜12’に係るエッチングレートと略同一、又は誘電体膜12’に係るエッチングレートより高くてもよい。
また、上記の実施形態では、第1エッチング工程及び第2エッチング工程において複数の開口14(14A,14B)を同時に形成する例について説明したが、第1エッチング工程及び第2エッチング工程を繰り返し、開口14を一つずつ形成してもよい。
1…薄膜コンデンサ、10…容量部、11…内部電極層(電極層)、12…誘電体層、13…下地電極層(電極層)、14,14’…開口、15…露出部、20…電極端子、40…配線部、W…積層体。

Claims (1)

  1. 少なくとも一つの誘電体層が複数の電極層に含まれる一対の電極層に挟まれた容量部を備える薄膜コンデンサの製造方法であって、
    前記複数の電極層と、前記誘電体層となる誘電体膜とを交互に積層して前記容量部となる積層体を形成する積層工程と、
    前記積層体に対して積層方向に延びる開口を形成し、前記開口の底面において、前記複数の電極層のうち一の電極層の直上に積層された前記誘電体膜を露出させる第1エッチング工程と、
    前記開口の底面において、前記一の電極層を露出させる第2エッチング工程と、を含み、
    前記第2エッチング工程における前記一の電極層に係るエッチングレートは前記誘電体膜に係るエッチングレートより低く、且つ、
    前記第2エッチング工程における前記一の電極層に係るエッチングレートは、前記第1エッチング工程における前記複数の電極層に係るエッチングレートより低い、薄膜コンデンサの製造方法。
JP2018043397A 2018-03-09 2018-03-09 薄膜コンデンサの製造方法及び薄膜コンデンサ Active JP7063019B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018043397A JP7063019B2 (ja) 2018-03-09 2018-03-09 薄膜コンデンサの製造方法及び薄膜コンデンサ
US16/294,139 US11195661B2 (en) 2018-03-09 2019-03-06 Etching manufacturing method of thin film capacitor
CN201910171089.0A CN110246693B (zh) 2018-03-09 2019-03-07 薄膜电容器的制造方法及薄膜电容器
US17/506,003 US11942278B2 (en) 2018-03-09 2021-10-20 Thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018043397A JP7063019B2 (ja) 2018-03-09 2018-03-09 薄膜コンデンサの製造方法及び薄膜コンデンサ

Publications (2)

Publication Number Publication Date
JP2019160936A JP2019160936A (ja) 2019-09-19
JP7063019B2 true JP7063019B2 (ja) 2022-05-09

Family

ID=67842011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018043397A Active JP7063019B2 (ja) 2018-03-09 2018-03-09 薄膜コンデンサの製造方法及び薄膜コンデンサ

Country Status (3)

Country Link
US (2) US11195661B2 (ja)
JP (1) JP7063019B2 (ja)
CN (1) CN110246693B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137310A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP7238771B2 (ja) * 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153497A (ja) 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
US20130065023A1 (en) 2011-09-09 2013-03-14 Texas Instruments Incorporated Etching high k dielectric films with reduced likelihood of delamination
US20170338042A1 (en) 2016-05-17 2017-11-23 Samsung Electro-Mechanics Co., Ltd. Thin-film capacitor and method of manufacturing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3638085A (en) * 1970-11-13 1972-01-25 Sprague Electric Co Thin film capacitor and method of making same
JP2590171B2 (ja) * 1988-01-08 1997-03-12 株式会社日立製作所 半導体記憶装置
KR0132831B1 (ko) * 1994-07-08 1998-04-16 김광호 매몰 비트라인과 핀구조 커패시터를 갖는 반도체장치 셀 제조방법
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
KR100434496B1 (ko) * 2001-12-11 2004-06-05 삼성전자주식회사 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
US7092234B2 (en) * 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems
JP2005294314A (ja) * 2004-03-31 2005-10-20 Tdk Corp 積層セラミックコンデンサ
KR101090249B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US7364665B2 (en) * 2004-10-21 2008-04-29 Sharp Laboratories Of America, Inc. Selective etching processes of SiO2 , Ti and In2 O3 thin films for FeRAM device applications
JP4684856B2 (ja) * 2005-11-08 2011-05-18 富士通株式会社 電子部品
FR2897467B1 (fr) * 2006-02-15 2009-04-03 St Microelectronics Crolles 2 Condensateur mim
US7553738B2 (en) * 2006-12-11 2009-06-30 Intel Corporation Method of fabricating a microelectronic device including embedded thin film capacitor by over-etching thin film capacitor bottom electrode and microelectronic device made according to the method
WO2009078225A1 (ja) 2007-12-14 2009-06-25 Murata Manufacturing Co., Ltd. 薄膜積層キャパシタの製造方法
KR101346874B1 (ko) * 2010-08-30 2014-01-02 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8492874B2 (en) * 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
US9831303B2 (en) * 2012-11-02 2017-11-28 Nanya Technology Corporation Capacitor structure and process for fabricating the same
JP2015070058A (ja) * 2013-09-27 2015-04-13 株式会社村田製作所 積層薄膜キャパシタの製造方法
JP2015154044A (ja) * 2014-02-19 2015-08-24 株式会社村田製作所 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
US20160293334A1 (en) * 2015-03-31 2016-10-06 Tdk Corporation Thin film capacitor
KR101951939B1 (ko) * 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치
JP6737118B2 (ja) * 2016-10-11 2020-08-05 Tdk株式会社 薄膜コンデンサ
JP2018063989A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
US10580581B2 (en) * 2017-11-16 2020-03-03 Globalfoundries Inc. High-density metal-insulator-metal capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153497A (ja) 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
US20130065023A1 (en) 2011-09-09 2013-03-14 Texas Instruments Incorporated Etching high k dielectric films with reduced likelihood of delamination
US20170338042A1 (en) 2016-05-17 2017-11-23 Samsung Electro-Mechanics Co., Ltd. Thin-film capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
CN110246693B (zh) 2021-06-22
CN110246693A (zh) 2019-09-17
JP2019160936A (ja) 2019-09-19
US20190279823A1 (en) 2019-09-12
US11942278B2 (en) 2024-03-26
US20220044875A1 (en) 2022-02-10
US11195661B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
JP5158061B2 (ja) 薄膜コンデンサ
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP6737118B2 (ja) 薄膜コンデンサ
US11942278B2 (en) Thin film capacitor
JP7238771B2 (ja) 薄膜コンデンサ及び薄膜コンデンサの製造方法
US10319524B2 (en) Thin-film capacitor
JP7063027B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
US10340088B2 (en) Thin-film capacitor
US10813220B2 (en) Electronic component embedded substrate
JP7019969B2 (ja) 薄膜コンデンサ
JP7027990B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP6805703B2 (ja) 薄膜コンデンサ
US11114249B2 (en) Thin-film capacitor
JP2019186286A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2019186285A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2020088260A (ja) 薄膜コンデンサ及びその製造方法
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220404

R150 Certificate of patent or registration of utility model

Ref document number: 7063019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150