JP2015070058A - 積層薄膜キャパシタの製造方法 - Google Patents
積層薄膜キャパシタの製造方法 Download PDFInfo
- Publication number
- JP2015070058A JP2015070058A JP2013201882A JP2013201882A JP2015070058A JP 2015070058 A JP2015070058 A JP 2015070058A JP 2013201882 A JP2013201882 A JP 2013201882A JP 2013201882 A JP2013201882 A JP 2013201882A JP 2015070058 A JP2015070058 A JP 2015070058A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor element
- capacitor
- thin film
- electrode layer
- multilayer thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】キャパシタ素子の容量の増大を図ることができると共に、キャパシタ素子の構造上の設計自由度を向上することができ、キャパシタ素子の容量調整を容易に行うことができる積層薄膜キャパシタの製造方法を提供する。【解決手段】キャパシタ素子6の外周部が1回のエッチング加工により所定形状に成形されるので、キャパシタ素子6の外周部の平面視形状を所定形状に加工するのに使用される露光マスクにアライメントマージンを確保する必要がない。したがって、電極層4の面積を大きく形成することができるので、キャパシタ素子6の容量の増大を図ることができ、キャパシタ素子6の構造上の設計自由度を向上することができる。また、外形加工工程において使用される露光マスクを設計変更するだけで、キャパシタ素子6の外形寸法を容易に調整することができるので、キャパシタ素子6の容量調整を容易に行うことができる。【選択図】図1
Description
本発明は、基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子を備える積層薄膜キャパシタの製造方法に関する。
従来、基板上に電極層および誘電体層が積層されてなるキャパシタ素子を備える積層薄膜キャパシタは、例えば次のようにして製造される(例えば特許文献1参照)。すなわち、図4(a)〜(c)に示すように、まず、基板500が用意され、用意された基板500の上面に密着層501が形成される。続いて、密着層501に、7層の電極層502と6層の誘電体層503とが交互に積層されてキャパシタ素子504が形成される。なお、図4は従来の積層薄膜キャパシタの製造方法の一例を示す断面図であり、(a)〜(c)はそれぞれ異なる工程を示す。
次に、所定箇所に貫通孔が設けられ所定の外形状を有するレジストパターンがフォトリソグラフィにより形成され、RIE(反応性イオンエッチング)やイオンミリング法等により、電極層502および誘電体層503の各1層分がエッチング加工される。そして、図4(a)に示すように、電極層502および誘電体層503の所定箇所にビア孔505が形成され、キャパシタ素子504の外周部が所定形状に加工された後に、残ったレジストパターンが除去される。
また、同様にしてレジストパターンが形成されて、電極層502および誘電体層503の各2層分がさらにエッチング加工される。そして、図4(b)に示すように、電極層502および誘電体層503の所定箇所にビア孔505がさらに形成され、キャパシタ素子504の外周部がさらに加工された後に、残ったレジストパターンが除去される。続いて、同様にしてレジストパターンが形成されて、電極層502および誘電体層503の各4層分がさらにエッチング加工される。そして、図4(c)に示すように、電極層502および誘電体層503の所定箇所にビア孔505がさらに形成され、キャパシタ素子504の外周部がさらに加工された後に、残ったレジストパターンが除去される。
以上のように、3回のエッチング加工工程が実行されることにより、キャパシタ素子504の電極層502および誘電体層503に、1回のエッチング加工工程により形成された貫通孔からなるビア孔505と、2回以上のエッチング加工工程により連続して形成された貫通孔からなるビア孔505とが形成される。また、キャパシタ素子504の外周部が、3回のエッチング加工工程により所定形状に成形される。なお、各ビア孔505の底面には電極層502が露出している。
続いて、キャパシタ素子504の上面側の全面に渡って絶縁層が形成され、各ビア孔505の底面の絶縁層に、電極層502が露出するようにエッチング加工により開口が形成される。次に、キャパシタ素子504の上面側の全面に渡って金属膜が形成されることにより、各ビア孔504内において電極層502と接続される接続導体が形成される。そして、キャパシタ素子504上面の金属膜の所定箇所に外部電極が形成された後に、キャパシタ素子504上面の金属膜がパターニングされて引き出し電極が形成されることにより積層薄膜キャパシタが完成する。なお、必要に応じて保護層がさらに形成されていてもよい。また、複数個分の積層薄膜キャパシタが集合基板の状態でまとめて製造される場合には、ダイシング等により分割されることにより個々の積層薄膜キャパシタに個片化される。
上記した積層薄膜キャパシタの製造方法では、1回のエッチング加工工程において、各電極層502および各誘電体層503へのビア孔505の形成と、各電極層502および各誘電体層503の外周部の加工とが同時に行われる。そして、複数回のエッチング加工工程が繰り返して実行されることにより、キャパシタ素子504の所定箇所にビア孔505が形成されると共に、キャパシタ素子504の外周部が所定形状に成形される。
ところで、各エッチング加工工程では、まず、フォトリソグラフィによりレジスパターンが形成される。このとき、フォトリソグラフィにおいて使用される露光マスクがキャパシタ素子504に対向配置される際に、露光マスクとキャパシタ素子504との間にアライメントずれが生じるおそれがある。したがって、フォトリソグラフィにおいて使用される露光マスクは各エッチング加工工程ごとに個別に用意されるが、一般的に、各露光マスクは、上記したアライメントずれが考慮されて例えば次のように設計される。
すなわち、各エッチング加工工程において加工されるキャパシタ素子504(電極層502および誘電体層503)の外形寸法が、外側方向に数μm〜数十μmずつ大きくなるように、もしくは、内側方向に数μm〜数十μmずつ小さくなるように、各エッチング加工工程のそれぞれにおいて使用される露光マスクが設計される。また、各エッチング加工工程においてキャパシタ素子504に形成されるビア孔505の半径が数μm〜数十μmずつ小さくなるように、もしくは、数μm〜数十μmずつ大きくなるように、各エッチング加工工程のそれぞれにおいて使用される露光マスクが設計される。したがって、エッチング加工に用いられるレジストパターンを形成するための露光マスクを設計する際に、上記したアライメントマージンを確保して露光マスクを設計しなければならない分、各電極層502の面積が小さくなるので、キャパシタ素子504の容量が小さくなる。
具体的には、図4(a)〜(c)に示す例では、基板500上に複数の誘電体層503のそれぞれが複数の電極層502に挟み込まれて形成されたキャパシタ素子504が、上層側から順にエッチング加工される。したがって、上層側の電極層502および誘電体層503の面積は、下層側の電極層502および誘電体層503の面積よりも小さくなる。そのため、特に、キャパシタ素子504の積層数が多い場合や、キャパシタ素子504の外形寸法が小さい場合に、各エッチング加工工程のそれぞれにおいて使用される各露光マスクのアライメントマージンを確保しなければならない分、上層側の電極層502および誘電体層503の面積が小さくなる。したがって、キャパシタ素子504に形成されるビア孔505の配置や寸法、数などの設計上の自由度に制約が生じる。特に、露光マスクに確保されるアライメントマージンのうち、キャパシタ素子504の外周部をエッチング加工してその外形寸法を決定するレジストパターンを形成する部分に確保されるアライメントマージンは、電極層502の面積の減少に与える影響が大きい。
また、各誘電体層503が同一材料で形成され、その厚みが同一に形成されている場合に、電極層502の面積を調整することによりキャパシタ素子504の容量を調整することができるが、次のような問題が生じるおそれがある。すなわち、キャパシタ素子504の容量を調整するために、各電極層502および各誘電体層503が所定形状にエッチング加工されるときに使用される全ての露光マスクを設計変更しなければならない。具体的には、各露光マスクを用いて加工されるキャパシタ素子504(電極層502および誘電体層503)の外形寸法が外側方向に徐々に大きく、もしくは、内側方向に徐々に小さくなるように設計し直す必要がある。したがって、特に、キャパシタ素子504の積層数が多い場合に、キャパシタ素子504の容量を調整するために、全ての露光マスクを再作製するコストが増大するという問題がある。
この発明は、上記した課題に鑑みてなされたものであり、キャパシタ素子の容量の増大を図ることができると共に、キャパシタ素子の構造上の設計自由度を向上することができ、キャパシタ素子の容量調整を容易に行うことができる積層薄膜キャパシタの製造方法を提供することを目的とする。
上記した目的を達成するために、本発明の積層薄膜キャパシタの製造方法は、基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子に、フォトリソグラフィによるレジストパターンの形成およびエッチング加工を繰り返し施して積層方向にビア孔を形成するビア孔形成工程と、フォトリソグラフィによりレジストパターンを形成して1回のエッチング加工により前記キャパシタ素子の外周部を所定形状に成形する外形加工工程とを備えることを特徴としている。
このように構成された発明では、基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子にビア孔が形成されるビア孔形成工程と、キャパシタ素子の外形が所定の平面視形状に成形される外形加工工程とが個別に設けられている。すなわち、ビア孔形成工程において、フォトリソグラフィによるレジストパターンの形成およびエッチング加工が繰り返し施されることによりキャパシタ素子に積層方向にビア孔が形成される。また、外形加工工程において、フォトリソグラフィによりレジストパターンが形成されて1回のエッチング加工によりキャパシタ素子の外周部が一括して所定形状に成形される。
そのため、キャパシタ素子の外周部が1回のエッチング加工により所定形状に成形されるので、露光マスクを設計する際に、従来のようにキャパシタ素子の外周部形状を決定する部分において露光マスクに数μm〜数十μmのアライメントマージンを確保する必要がない。したがって、従来の製造方法と比較すると、電極層の面積を大きく形成することができるので、キャパシタ素子の容量の増大を図ることができる。また、電極層の面積を大きく形成することができるので、キャパシタ素子の構造上の設計自由度を向上することができる。したがって、従来よりもビア孔の数を増やすことができるので、キャパシタ素子の電極層および誘電体層の積層数を増やすことができる。また、サイズの小さなキャパシタ素子を容易に設計することができる。
また、キャパシタ素子の各電極層の平面視形状は、外形加工工程において1回のエッチング加工により一括して所定形状に成形される。そのため、各電極層の面積を増減させることでキャパシタ素子の容量を調整したい場合に、外形加工工程において使用される露光マスクを設計変更するだけで、キャパシタ素子の外周部を所定形状に成形することができる。したがって、キャパシタ素子の外形寸法を容易に調整することができるので、キャパシタ素子の容量調整を容易に行うことができる。また、キャパシタ素子の容量調整をするために、外形加工工程において使用される露光マスクのみを再作製すればよい。したがって、容量調整のために露光マスクを再作製するためのコストを抑制することができる。
なお、前記ビア孔形成工程が、前記外形加工工程の前に実行されるとよい。
このようにすると、キャパシタ素子にビア孔が形成された後に、外形加工工程において、キャパシタ素子の各ビア孔の外側部分がエッチング加工されるようにレジストパターンが形成されるようにすればよい。したがって、フォトリソグラフィにおけるアライメントを容易に行うことができる。
本発明によれば、ビア孔形成工程と外形加工工程とが個別に設けられている。そのため、キャパシタ素子の外周部が1回のエッチング加工により一括して所定形状に成形されるので、キャパシタ素子の外周部の平面視形状を所定形状に加工するのに使用される露光マスクにアライメントマージンを確保する必要がない。したがって、電極層の面積を大きく形成することができるので、キャパシタ素子の容量の増大を図ることができ、キャパシタ素子の構造上の設計自由度を向上することができる。また、外形加工工程において使用される露光マスクを設計変更するだけで、キャパシタ素子(電極層)の外形寸法を容易に調整することができるので、キャパシタ素子の容量調整を容易に行うことができる。
本発明の一実施形態にかかる積層薄膜キャパシタの製造方法について図1〜図3を参照して説明する。図1は本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図であり、(a)〜(c)はそれぞれ異なる工程を示し、図2は本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図であり、(a)および(b)はそれぞれ異なる工程を示し、図3は本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図である。なお、図2は図1に続く工程を示し、図3は図2に続く工程を示す。
まず、図1(a)に示すように、Si基板1が用意され、Si基板1上にSiO2膜2が形成される。次に、SiO2膜2上に、化学溶液堆積(CSD)法によりBa0.7Sr0.3TiO3(以下「BST」と称する)密着層3が形成される。具体的には、SiO2膜2上に塗布された化学量論組成のBST原料溶液を350℃のホットプレート上で乾燥させる。そして、650℃、30分の熱処理で結晶化させることにより、BST密着層3が形成される。
続いて、密着層3上に、マグネトロンスパッタ法によりPt膜が300nmの膜厚で成膜されることによって電極層4が形成される。また、電極層4上に、密着層3と同様にCSD法によりBST誘電体層5が形成される。すなわち、電極層4上に塗布された化学量論組成のBST原料溶液を350℃のホットプレート上で乾燥させる。そして、650℃、30分の熱処理で結晶化させることにより、BST誘電体層5が形成される。
そして、同様にして、3層の電極層4と、2層の誘電体層5とが交互に形成されることにより、基板1上に電極層4および誘電体層5が交互に積層されてなるキャパシタ素子6が形成される。また、最上層の電極層4上に、誘電体層5と同様にCSD法によりBST保護層7が形成される。すなわち、電極層4上に塗布された化学量論組成のBST原料溶液を350℃のホットプレート上で乾燥させる。そして、650℃、30分の熱処理で結晶化させることにより、BST保護層7が形成される。
続いて、図1(b)に示すように、キャパシタ素子6に、フォトリソグラフィによるレジストパターン(図示省略)の形成およびエッチング加工が繰り返し施されることにより、積層方向にビア孔8が形成される(ビア孔形成工程)。具体的には、フォトリソグラフィによりビア孔8が形成される位置に貫通孔が設けられたレジストパターンが形成された後、Arイオンミリング法により、保護層7、各電極層4、各誘電体層5がドライエッチング加工される工程が複数回繰り返し実行されることにより、キャパシタ素子6の所定位置にビア孔8が形成される。
次に、図1(c)に示すように、フォトリソグラフィによりレジストパターン(図示省略)が形成されて、1回のエッチング加工によりキャパシタ素子6の外周部の平面視形状が一括して所定形状に成形される(外形加工工程)。具体的には、フォトリソグラフィによりキャパシタ素子6の外周部分のみが被覆されないようにレジストパターンが形成された後、Arイオンミリング法により、保護層7、各電極層4、各誘電体層5、密着層3の外周部分が、1回のドライエッチング加工により一括して所定形状に加工される。
続いて、所定形状にエッチング加工されたキャパシタ素子6が、800℃で30分間、加熱処理される。そして、図2(a)に示すように、キャパシタ素子6の上面および側面が被覆されるように、無機絶縁保護層9が形成される。具体的には、窒化シリコン(SiNx)膜または酸化シリコン(SiOx)膜が、スパッタリング法で300nmの膜厚で成膜されることにより、無機絶縁保護層9が形成される。
次に、図2(a)に示すように、ポリイミド樹脂からなる第1の有機保護層10が無機絶縁保護層9上に形成される。具体的には、感光性ポリイミド樹脂がスピンコート法で塗布され、125℃で5分間加熱される。そして、露光、現像工程を経て、350℃で1時間加熱処理されて、所定位置に開口10aが形成された膜厚が2μmの有機保護膜10が形成される。
続いて、図2(a)に示すように、所定位置に開口10aが形成された有機保護膜10がマスクとして使用されることにより、CHF3ガスを用いて無機絶縁保護層9がドライエッチングされて、電極層4の一部が露出するようにビア孔11が形成される。
次に、マグネトロンスパッタ法により、Ti膜が100nmの膜厚で形成され、続いて、Cu膜が1000nmの膜厚で形成されることにより、ビア孔11内および有機保護膜10の上面に引出電極12が形成される。続いて、引出電極12上の所定位置に、電解めっき法により、Ni膜が2μmの膜厚で形成され、続いて、Au膜が200nmの膜厚で形成されることにより、外部電極13が形成される。そして、図2(b)に示すように、フォトリソグラフィによりレジストパターンが形成され、有機保護膜10の上面の引出電極12が、Arイオンミリング法によりエッチング加工されてパターンニングされることにより配線膜12aが形成される。
次に、図3に示すように、ポリイミド樹脂からなる第2の有機保護層14が、外部電極13の一部が露出するように形成されて、積層薄膜キャパシタ100が完成する。具体的には、感光性ポリイミド樹脂がスピンコート法で塗布され、125℃で5分間加熱される。そして、露光、現像工程を経て、350℃で1時間加熱処理されて、所定位置に開口14aが形成された膜厚が2μmの有機保護膜14が形成される。
上記した1005サイズに形成された3層型の積層薄膜キャパシタ100では、
a)最上層の電極層4の面積:約0.41mm2、
b)各電極層4の面積の和:約1.66mm2、
c)各キャパシタの容量の和:約57.3nF、
に形成される。
a)最上層の電極層4の面積:約0.41mm2、
b)各電極層4の面積の和:約1.66mm2、
c)各キャパシタの容量の和:約57.3nF、
に形成される。
一方、従来の製造方法により、1005サイズに形成された3層型の積層薄膜キャパシタでは、露光マスクのキャパシタ素子6の外周部分におけるアライメントマージンが約10μm確保された場合に、
a)最上層の電極層の面積:約0.35mm2、
b)各電極層の面積の和:約1.55mm2、
c)各キャパシタの容量の和:約53.5nF、
に形成される。
a)最上層の電極層の面積:約0.35mm2、
b)各電極層の面積の和:約1.55mm2、
c)各キャパシタの容量の和:約53.5nF、
に形成される。
したがって、上記した製造方法により製造された積層薄膜キャパシタ100では、従来の積層薄膜キャパシタと比較すると、容量が7%程度大きくなり、最上層の電極層4の面積は15%程度大きくなる。
以上のように、この実施形態では、基板1上に電極層4および誘電体5層が交互に積層されてなるキャパシタ素子6にビア孔8が形成されるビア孔形成工程と、キャパシタ素子6の外形が所定の平面視形状に成形される外形加工工程とが個別に設けられている。すなわち、ビア孔形成工程において、フォトリソグラフィによるレジストパターンの形成およびエッチング加工が繰り返し施されることによりキャパシタ素子6に積層方向にビア孔8が形成される。
また、外形加工工程において、フォトリソグラフィによりレジストパターンが形成されて1回のエッチング加工によりキャパシタ素子6の外周部が一括して所定形状に成形される。そのため、キャパシタ素子6の外周部が1回のエッチング加工により所定形状に一括して成形されるので、露光マスクを設計する際に、従来のようにキャパシタ素子6の外周部形状を決定する部分において露光マスクに数μm〜数十μmのアライメントマージンを確保する必要がない。
したがって、従来の製造方法と比較すると、電極層4の面積を大きく形成することができるので、キャパシタ素子6の容量の増大を図ることができる。また、電極層4の面積を大きく形成することができるので、キャパシタ素子6の構造上の設計自由度を向上することができる。したがって、従来よりもビア孔8の数を増やすことができるので、キャパシタ素子6の電極層4および誘電体層5の積層数を増やすことができる。また、サイズの小さなキャパシタ素子6を容易に設計することができる。
また、キャパシタ素子6の各電極層4の平面視形状は、外形加工工程において1回のエッチング加工により一括して所定形状に成形される。そのため、各電極層4の面積を増減させることでキャパシタ素子6の容量を調整したい場合に、外形加工工程において使用される露光マスクを設計変更するだけで、キャパシタ素子6の外周部を所定形状に成形することができる。
したがって、キャパシタ素子6の外形寸法を容易に調整することができるので、キャパシタ素子6の容量調整を容易に行うことができる。また、キャパシタ素子6の容量を調整するために、外形加工工程において使用される露光マスクのみを再作製すればよい。したがって、容量調整のために露光マスクを再作製するためのコストを抑制することができる。
また、ビア孔形成工程が外形加工工程の前に実行されるので、キャパシタ素子6にビア孔8が形成された後に、外形加工工程において、キャパシタ素子6の各ビア孔8の外側部分がエッチング加工されるようにレジストパターンが形成されるようにすればよい。したがって、フォトリソグラフィにおけるアライメントを容易に行うことができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。また、上記した各数値は全て一例であって、積層薄膜キャパシタの構成に応じて、基板1の材質や、電極層4および誘電体層5の材質は適宜最適なものを採用すればよい。また、電極層4および誘電層5の厚みや層数も、積層薄膜キャパシタの構成に応じて適宜変更すればよい。
また、外形加工工程の後にビア孔形成工程が実行されるようにしてもよい。このようにしても、上記した実施形態と同様の効果を奏することができる。
そして、基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子を備える積層薄膜キャパシタの製造方法に本発明を広く適用することができる。
1 基板
4 電極層
5 誘電体層
6 キャパシタ素子
8 ビア孔
100 積層薄膜キャパシタ
4 電極層
5 誘電体層
6 キャパシタ素子
8 ビア孔
100 積層薄膜キャパシタ
Claims (2)
- 基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子に、フォトリソグラフィによるレジストパターンの形成およびエッチング加工を繰り返し施して積層方向にビア孔を形成するビア孔形成工程と、
フォトリソグラフィによりレジストパターンを形成して1回のエッチング加工により前記キャパシタ素子の外周部を所定形状に成形する外形加工工程と
を備えることを特徴とする積層薄膜キャパシタの製造方法。 - 前記ビア孔形成工程が、前記外形加工工程の前に実行されることを特徴とする請求項1に記載の積層薄膜キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013201882A JP2015070058A (ja) | 2013-09-27 | 2013-09-27 | 積層薄膜キャパシタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013201882A JP2015070058A (ja) | 2013-09-27 | 2013-09-27 | 積層薄膜キャパシタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015070058A true JP2015070058A (ja) | 2015-04-13 |
Family
ID=52836477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013201882A Pending JP2015070058A (ja) | 2013-09-27 | 2013-09-27 | 積層薄膜キャパシタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015070058A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10062516B2 (en) | 2016-11-23 | 2018-08-28 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor |
US10079109B2 (en) | 2016-07-28 | 2018-09-18 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor |
US10199167B2 (en) | 2016-11-18 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor |
US10297389B2 (en) | 2016-07-28 | 2019-05-21 | Samsung Electro-Mechanics Co., Ltd. | Thin-film capacitor having asymmetric shaped vias |
US10410793B2 (en) | 2016-05-19 | 2019-09-10 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor and method of manufacturing the same |
US10468187B2 (en) | 2016-08-05 | 2019-11-05 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit |
US10573462B2 (en) | 2017-08-31 | 2020-02-25 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
US10720280B2 (en) | 2016-08-05 | 2020-07-21 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit |
CN111524705A (zh) * | 2020-04-29 | 2020-08-11 | 深圳市峰泳科技有限公司 | 堆叠结构的平面电容及其制作方法 |
US11195661B2 (en) * | 2018-03-09 | 2021-12-07 | Tdk Corporation | Etching manufacturing method of thin film capacitor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081325A (ja) * | 2005-09-16 | 2007-03-29 | Murata Mfg Co Ltd | 薄膜キャパシタ |
-
2013
- 2013-09-27 JP JP2013201882A patent/JP2015070058A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081325A (ja) * | 2005-09-16 | 2007-03-29 | Murata Mfg Co Ltd | 薄膜キャパシタ |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10410793B2 (en) | 2016-05-19 | 2019-09-10 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor and method of manufacturing the same |
US10079109B2 (en) | 2016-07-28 | 2018-09-18 | Samsung Electro-Mechanics Co., Ltd. | Thin film capacitor |
US10297389B2 (en) | 2016-07-28 | 2019-05-21 | Samsung Electro-Mechanics Co., Ltd. | Thin-film capacitor having asymmetric shaped vias |
US10468187B2 (en) | 2016-08-05 | 2019-11-05 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit |
US10720280B2 (en) | 2016-08-05 | 2020-07-21 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit |
US10199167B2 (en) | 2016-11-18 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor |
US10062516B2 (en) | 2016-11-23 | 2018-08-28 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor |
US10573462B2 (en) | 2017-08-31 | 2020-02-25 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
US11195661B2 (en) * | 2018-03-09 | 2021-12-07 | Tdk Corporation | Etching manufacturing method of thin film capacitor |
US11942278B2 (en) | 2018-03-09 | 2024-03-26 | Tdk Corporation | Thin film capacitor |
CN111524705A (zh) * | 2020-04-29 | 2020-08-11 | 深圳市峰泳科技有限公司 | 堆叠结构的平面电容及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015070058A (ja) | 積層薄膜キャパシタの製造方法 | |
JP4930602B2 (ja) | 薄膜積層キャパシタの製造方法 | |
US9064927B2 (en) | Semiconductor device | |
JP6430686B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
JP4450071B2 (ja) | 電子部品 | |
WO2016158228A1 (ja) | 薄膜キャパシタ | |
US20210219430A1 (en) | Electronic component and its manufacturing method | |
JPWO2018008625A1 (ja) | キャパシタ | |
US8173539B1 (en) | Method for fabricating metal redistribution layer | |
JP2022066346A (ja) | キャパシター及び実装基板 | |
US20160268184A1 (en) | Semiconductor device | |
JP2009266908A (ja) | 半導体装置の製造方法、及び半導体装置 | |
TWI669997B (zh) | 線路板結構及其製作方法 | |
JP5929540B2 (ja) | 電子部品 | |
TW202320283A (zh) | 配線基板及半導體裝置 | |
KR101708823B1 (ko) | 박막 적층 소자의 제조방법 | |
JP7150571B2 (ja) | チップコンデンサおよびチップコンデンサの製造方法 | |
JP5461128B2 (ja) | スタック型mimキャパシタおよびその製造方法 | |
JP2018050000A (ja) | 半導体装置の製造方法 | |
WO2024101272A1 (ja) | 集積化受動部品、及び集積化受動部品の製造方法 | |
JP7115951B2 (ja) | 半導体装置及びその製造方法 | |
KR20110071416A (ko) | 반도체 소자의 mim 커패시터 형성방법 | |
WO2023032421A1 (ja) | Lc複合電子部品 | |
KR102528067B1 (ko) | 전력용 반도체 소자 및 이의 제조 방법 | |
JP2010109035A (ja) | 可変コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171121 |