JP4930602B2 - 薄膜積層キャパシタの製造方法 - Google Patents

Description

本発明は、薄膜積層キャパシタの製造方法に関する。

従来、電極層と誘電体層が交互に積層された多層の薄膜積層キャパシタについて、例えば図９の断面図及び図１０の上面図に示すキャパシタ構造１１０が提案されている。

このキャパシタ構造１１０は、基板１１２を覆う絶縁層１１４上に下部電極層１１６が形成され、下部電極層１１６上に、誘電体層１１８ｂ，１２０ｂ，１２２ｂ，１２４ｂと電極層１１８ａ，１２０ａ，１２２ａ，１２４ａとが交互に形成され、絶縁層１２６で全体的に覆われている。なお、図１０の上面図は、絶縁層１２６が除去された状態を示している。電極層及び誘電体層は対１１８ａ，１１８ｂ；１２０ａ，１２０ｂ；１２２ａ，１２２ｂ；１２４ａ，１２４ｂをなし、上の対ほど小さく、階段状に積み上げられている。電極層１１６，１１８ａ，１２０ａ，１２２ａは、その外周に沿って全周が、その上の電極層及び誘電体層の対１１８ａ，１１８ｂ；１２０ａ，１２０ｂ；１２２ａ，１２２ｂ；１２４ａ，１２４ｂよりも外側にはみ出している。

絶縁層１２６の各段には、電極層１１６，１１８ａ，１２０ａ，１２２ａ，１２４ａにそれぞれ接続された接続部１３８，１４０，１４２，１４４，１４６が露出するようになっている。各接続部１３８，１４０，１４２，１４４，１４６は、所望の容量特性に応じて適宜な態様で、電気的に接続される。（例えば、特許文献１参照）。
特表２０００−５１４２４３号公報

このような階段状のキャパシタ構造１１０を形成する場合、電極層及び誘電体層になる全ての層を積層し、次いで上から１段ずつエッチングして各段の電極層及び誘電体層を所望形状に形成した後、絶縁層を形成する。

電極層の数がＮであれば、１段分の電極層と誘電体層とをまとめてエッチングするとしても、各段の電極層の上面を露出させるため、少なくともＮ−１回のエッチング工程が必要になる。１回のエッチングを行うためには、一般的に、レジスト形成→露光→現像→エッチング→レジスト除去の各工程を経る。また、１層ごとにフォトマスクが必要となる。キャパシタの容量を増大させるために積層数を増大させると、その分の工程が付加されることになるため、著しく製造コストが増大する。

さらに、誘電体層を挟んでキャパシタを構成する電極面積は上層に向かうに従い１層ごとに小さくなることになるため、積層数を増大させても容量はあまり大きくならない。

本発明は、かかる実情に鑑み、電極層及び誘電体層のエッチング回数を減らすことができる薄膜積層キャパシタの製造方法を提供しようとするものである。

本発明は、上記課題を解決するために、以下のように構成した薄膜積層キャパシタの製造方法を提供する。

薄膜積層キャパシタの製造方法は、（１）基板上に、ｎ層（ｎは４以上の自然数）の電極層と（ｎ−１）層の誘電体層とが交互に積層されたキャパシタ部を形成する、第１の工程と、（２）前記キャパシタ部の積層方向片側から合計ｋ回（ｋは２以上の自然数）のエッチングを行い、第ｉ回目（ｉ＝１、２、・・ｋ）のエッチングにおいて前記電極層及び前記誘電体層の各ａ_ｉ層分（ａ_ｉは１又は２以上の自然数）に貫通孔を形成し、ａ_ｉ（ｉ＝１、２、・・ｋ）のうち少なくとも１つを２以上の自然数とし、ｋ＜ｎ−１として、前記電極層の前記キャパシタ部の積層方向前記片側から２層目以降の各層を露出させる、第２の工程と、（３）露出させた２層目以降の各層の前記電極層と外部電極との間を、前記貫通孔を介して電気的に接続する、第３の工程とを含む。

第１の工程において、キャパシタ部は、基板上に複数の電極層及び誘電体層を交互に順に積層して形成してもよいし、例えば（ｎ−ｒ）層の電極層と（ｎ−ｒ−１）層の誘電体層が積層された第１部分に、ｒ層の電極層とｒ層の誘電体層が積層された第２部分を接合するなど、分けて形成した部分を接合することにより形成してもよい。

第２の工程において、少なくとも１回のエッチングにおいて電極層及び誘電体層の複数層分に貫通する。エッチングは、積層方向のどちら側から行ってもよい。すなわち、キャパシタ部の基板とは反対側、すなわち基板から最も遠い最上層の電極層側から行ってもよいし、基板に貫通孔を形成して基板側から行ってもよい。同じ側（積層方向片側）からエッチングを行うと、エッチング開始側（積層方向片側）からＮ層分の電極層とＮ層分の誘電体層とが除去されて貫通孔が形成されると（Ｎは自然数）、その貫通孔の底面には、エッチング開始側からＮ＋１層目の電極層が露出する。

上記方法によれば、少なくとも１回のエッチングにおいて電極層及び誘電体層の複数層分に貫通孔を形成し、それらを連通させることで、エッチング回数を減らすことができる。

また、上記方法によれば、電極層及び誘電体層を階段状に積層する必要がなく、各層の電極層の面積ができるだけ大きくなるように、各層を同じ面積で積層することができる。これによって、電極層の面積減少による電極層間の容量低下をできるだけ小さくすることができる。

具体的には、以下のように種々の態様で構成することができる。

第１の態様は、前記ａ_ｉの集合Ｘ｛ａ_１，ａ_２，・・・，ａ_ｋ｝から選んだ１つの要素ａ_ｐ（ｐは、ｋ以下の自然数）の値又は２つ以上の要素ａ_ｑ（ｑは、ｋ以下の自然数）の値の和Σａ_ｑ＝ｍ（ｍは自然数）によって、１から（ｎ−１）までの全ての自然数を表すことができ、かつｋが最小値となるように選択する。前記第２の工程において、１つの前記要素ａ_ｐに対応する第ｐ回目のエッチングのみで形成された前記貫通孔の底面に、積層方向前記片側からａ_ｐ＋１層目の前記電極層を露出させ、かつ、Σａ_ｑ＝ｍとなる２つ以上の前記要素ａ_ｑに対応する第ｑ回目のエッチングでそれぞれ形成された前記貫通孔の少なくとも一部同士が連通し、該連通した前記貫通孔の底面に、積層方向前記片側からｍ＋１層目の前記電極層を露出させることにより、積層方向前記片側から２層目以降の各層の前記電極層を露出させる。なお、第ｐ回目のエッチングで形成された貫通孔は、他の貫通孔に連通する貫通孔を含んでいてもよい。また、第ｑ回目のエッチングで形成された貫通孔は、他の貫通孔に連通しない貫通孔を含んでいてもよい。さらに、３つ以上の貫通孔が連通してもよい。

上記方法によれば、電極層は、前記キャパシタ部の積層方向片側から２〜ｎ層目が、いずれかの貫通孔の底面に露出する。ｋは最小値であるので、エッチング回数を最小にすることができる。

第２の態様は、前記ａ_ｉの集合Ｘ｛ａ_１，ａ_２，・・・，ａ_ｋ｝から選んだ１つ又は２つの要素ａ_ｊによって、１から（ｎ−１）までの全ての自然数を表すことができるように、ａ_１，ａ_２，・・・，ａ_ｋを選択する。

この場合、エッチングの組み合わせ回数をできるだけ少なくして貫通孔が大きくなるのを防ぎ、電極層の面積減少により電極層間の容量低下をできるだけ防ぐことができる。

上記各構成において、好ましくは、前記第２の工程において、２回目以降のいずれの回のエッチングについても、前記貫通孔を形成する前記電極層及び前記誘電体層の層数は、それよりも前の回のエッチングで前記貫通孔を形成する前記電極層及び前記誘電体層の層数と同等又はそれ以上である。つまり、ａ_１≦ａ_２≦・・・ａ_ｎ−１≦ａ_ｎである。

積層方向から見たとき、先のエッチングで形成された貫通孔の内側に、後からのエッチングで貫通孔形成する場合、先のエッチングで電極及び誘電体層が除去される面積は、先のエッチングで電極及び誘電体層が除去される面積よりも大きくなる。除去面積が大きくなる先のエッチングほど、除去される層数を小さくすることで、電極及び誘電体層が貫通孔によって除去される合計面積をできるだけ小さくして、貫通孔形成による電極層間の容量低下をできるだけ抑えることができる。

好ましくは、前記第２の工程の各回のエッチングにおいて、電極層と誘電体層の両方について同じエッチング液を用いて連続的に前記貫通孔を形成する。

この場合、各回のエッチングにおいて、電極層と誘電体層の両方について同じ装置を用いて貫通孔を形成することができ、工程が簡単になる。すなわち、電極層と誘電体層とに別々のエッチング液を用いる場合には、電極層と誘電体層とについて異なる装置を用いて貫通孔を形成するなど、工程が煩雑になるのに対して、エッチング液が同じであれば工程が簡単になる。

好ましくは、前記電極層は積層方向前記片側、すなわちエッチング開始側から最も遠い１層以外の各層が同じ厚さである。前記誘電体層は各層が同じ厚さである。

この場合、各層のエッチング速度が等しくなり、各回のエッチングにおいて所望の層数分のエッチングを精度よく行うことができる。

本発明によれば、電極層及び誘電体層のエッチング回数を減らすことができる。積層数が多くなっても、積層回数に比例してエッチング回数を増やす必要がないので、製造コストが抑えられる。

薄膜積層キャパシタの（ａ）平面図、（ｂ）断面図である。（実施例） 図１の線Ａ−Ａに沿って切断した断面図である。（実施例） 薄膜積層キャパシタの製造工程を示す断面図である。（実施例） 薄膜積層キャパシタの製造工程を示す断面図である。（実施例） 薄膜積層キャパシタの製造工程を示す断面図である。（実施例） 薄膜積層キャパシタの製造工程を示す断面図である。（実施例） 薄膜積層キャパシタの製造工程を示す平面図である。（実施例） 薄膜積層キャパシタの製造工程を示す平面図である。（実施例） 薄膜積層キャパシタの断面図である。（従来例） 薄膜積層キャパシタの平面図である。（従来例）

符号の説明

１０ 薄膜積層キャパシタ
１２ 基板
１３ 密着層
１４ａ，１４ｂ 外部電極
１６ａ，１６ｂ 引き出し電極
１８ キャパシタ部
２１〜２７ 接続導体
３０〜３７ 電極層
４０〜４６ 誘電体層
５０ 絶縁層
６０ 絶縁層
７０ 金属膜

以下、本発明の実施の形態について、図１〜図８を参照しながら説明する。

まず、本発明の実施例に係る薄膜積層キャパシタ１０の構成について、図１を参照しながら説明する。図１（ａ）は、薄膜積層キャパシタ１０を上から見た平面図である。図１（ｂ）は、図１（ａ）の線Ａ−Ａに沿って切断した断面である。

図１に示すように、薄膜積層キャパシタ１０は、基板１２上に密着層１３が形成され、密着層１３の上に７層の電極層３０と６層の誘電体層４０とが交互に積層されてキャパシタ部１８が形成される。キャパシタ部１８には、電極層３０の間に誘電体層４０が挟まれた６組のキャパシタ要素が形成されている。キャパシタ部１８は、全体が絶縁層５０，６０で覆われ、上面に外部電極１４ａ，１４ｂが形成されている。絶縁層５０，６０や電極層３０及び誘電体層４０には、上面側からいずれか１層の電極層３０に到達する貫通孔２１ｘ〜２７ｘが形成され、貫通孔２１ｘ〜２７ｘ内には、各電極層３０にそれぞれ接続された接続導体２１〜２７が形成されている。接続導体２１〜２７は、図１（ａ）に示すように、引き出し電極１６ａ，１６ｂを介して外部電極１４ａ，１４ｂに電気的に接続され、キャパシタ要素が所定の態様で接続されている。密着層１３は、誘電体層４０と同一組成系の材料、あるいは同一の材料でもよい。

次に、薄膜積層キャパシタの製造方法について、図２〜図８を参照しながら説明する。図２〜図６は、薄膜積層キャパシタの製造工程を示す断面図である。図７及び図８は、薄膜積層キャパシタの製造工程を示す平面図である。図２（Ａ）〜図６（Ｍ）は、図１（ａ）の線Ａ−Ａに沿って切断した断面に対応する。図６（Ｎ）は、図８（ｅ）の線Ｂ−Ｂに沿って切断した断面に対応する。

図２（Ａ）に示すように、基板１２を用意する。次いで、図２（Ｂ）に示すように、基板１２の上面に密着層１３を形成する。次いで、図２（Ｃ）に示すように、ｎ層（ｎは自然数）の電極層３０とｎ−１層の誘電体層４０とを交互に積層して、キャパシタ部１８を形成する。例えば、７層の電極層３１〜３７と６層の誘電体層４１〜４６とを１層ずつ交互に積層する。

次いで、図３（Ｄ）に示すように、キャパシタ部１８の上に、所定部分に貫通孔が形成されたレジストパターン８０を形成する。次いで、図３（Ｅ）に示すように、レジストパターン８０を介して、電極層３０及び誘電体層４０の各１層分のエッチング加工をＲＩＥ（反応性イオンエッチング）やイオンミリング等の方法で行い、電極層３０及び誘電体層４０の所定部分を除去して貫通孔２５ｅ，２６ｅ，２７ｅを形成する。次いで、図３（Ｆ）及び図７（ａ）に示すように、残ったレジストパターン８０を除去する。

次いで、図４（Ｇ）及び図７（ｂ）に示すように、図３に示した１回目のエッチングと同様に、レジストパターンを用いて２回目のエッチングを行う。ただし、１回目のエッチングとは電極層３０及び誘電体層４０を除去する層数が異なる。２回目のエッチングでは電極層３０及び誘電体層４０の各２層分のエッチング加工を行い、電極層３０及び誘電体層４０の所定部分を除去して貫通孔２１ｇ，２３ｇ，２６ｇを形成し、残ったレジストパターンを除去する。

次いで、図４（Ｈ）及び図７（ｃ）に示すように、１回目及び２回目のエッチングと同様に、３回目のエッチングを行う。ただし、３回目のエッチングでは、電極層３０及び誘電体層４０の各４層分のエッチング加工を行い、電極層３０及び誘電体層４０の所定部分を除去して貫通孔２１ｈ，２２ｈ，２７ｈを形成し、残ったレジストパターンを除去する。

以上の合計３回のエッチングによって、電極層３０及び誘電体層４０には、電極層３０及び誘電体層４０に形成された１つの貫通孔又は連続する２つ以上の貫通孔によって、貫通孔２１ｘ〜２３ｘ、２５ｘ〜２７ｘが形成される。貫通孔２１ｘ〜２３ｘ、２５ｘ〜〜２７ｘの底面には、エッチング開始側から２層目〜７層のいずれかの電極層３０が露出している。

次いで、図４（Ｉ）に示すように、上面側から全体的に第１の絶縁層５０を形成し、貫通孔の内周面及び底面を覆う。次いで、図５（Ｊ）及び図８（ｄ）に示すように、第１の絶縁層５０上に第２の絶縁層６０を形成した後、開口６１〜６７を形成して、開口６１〜６７を介して第１の絶縁層５０を露出させる。次いで、図５（Ｋ）に示すように、第２の絶縁層６０をマスクとして用いて、第２の絶縁層６０の開口６１〜６７に露出している部分の第１の絶縁層５０を除去し、底面２１ｋ〜２７ｋに、１層目〜７層目のいずれか１層の電極層３０を露出させる。

次いで、図５（Ｌ）に示すように、上面側を全体に覆うように、金属膜７０を形成する。これにより、貫通孔２１ｘ〜２７ｘの内周面及び底面に接続導体２１〜２７が形成される。次いで、図６（Ｎ）及び図８（ｅ）に示すように、外部電極１４ａ，１４ｂを形成する。次いで、図６（Ｍ）及び図８（ｆ）に示すように、金属膜７０をパターニングして引き出し電極１６ａ，１６ｂを形成する。

次いで、図示していないが、必要に応じて保護層を形成する。複数個分を集合基板の状態でまとめて製造する場合には、ダイシング等により個片に分割する。

次に、具体的な製造例を説明する。

表面に熱酸化膜が形成された厚さ５２５μｍのＳｉ基板を用意した。Ｂａ：Ｓｒ：Ｔｉ＝７：３：１０（モル比）と有機化合物とを混合した原料溶液をスピンコートによってＳｉ基板の熱酸化膜上に塗布し、乾燥させた。その後、酸素雰囲気中で６５０℃×３０ｍｉｎの条件でＲＴＡ（高速昇温熱処理）を行い、厚さ１００ｎｍのチタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ_３、以下ＢＳＴと省略する）薄膜を形成した。次いで、スパック法により厚さ２００ｎｍのＰｔ膜を形成した。Ｐｔ膜とＢＳＴ薄膜の形成を繰り返し、Ｓｉ基板上にＢＳＴ薄膜とＰｔ膜とがそれぞれ７層ずつ積層された積層体を作製した。最初に形成したＢＳＴ薄膜は密着層１３となり、他のＢＳＴ薄膜は誘電体層４０となる。Ｐｔ膜は、電極層３０となる。

積層体の上面に感光性レジストを塗布し、ベークし、露光し、現像した後、所定の温度に加熱処理して、レジストパターン８０を形成した。レジストパターン８０をマスクとしてＲＩＥ（反応性イオンエッチング）により、電極層３０及び誘電体層４０の各１層分のエッチング加工を行い、所定部分を除去して貫通孔２５ｅ，２６ｅ，２７ｅを形成した。残ったレジストは、Ｏ_２プラズマでアッシング処理して除去した。

次いで、同様に２回目のエッチングを行う。２回目のエッチングでは、１回目とはエッチングを行う時間を変え、電極層３０及び誘電体層４０の各２層分のエッチング加工を行い、所定部分を除去して貫通孔２１ｇ，２３ｇ，２６ｇを形成した後、レジストを除去した。

次いで、３回目のエッチングを行う。１回目及び２回目とはエッチングを行う時間を変え、電極層３０及び誘電体層４０の各４層分のエッチング加工を行い、所定部分を除去して貫通孔２１ｈ，２２ｈ，２７ｈを形成した後、レジストを除去した。

次いで、ＢＳＴ誘電体層の誘電率を向上させるために、８５０℃の酸素雰囲気中で３０ｍｉｎの熱処理を行った。

次いで、積層体の上面全体に、スパッタ法により厚さ５００ｎｍのＳｉＮｘを第１の絶縁層５０として成膜した。ＳｉＮｘは、珪素と窒素のモル比率が３：４の化学量論組成であるＳｉ_３Ｎ_４以外に、珪素と窒素の比率が上記化学量論組成とは異なるものも含む。

次いで、第２の絶縁層６０として、感光性ポリイミドを塗布し、露光し、現像し、キュアして、パターン形成した後、ポリイミドをマスクとして使用し、ＲＩＥにより、ＳｉＮｘ層を加工し、貫通孔２１ｘ〜２７ｘの底面の電極層３０を露出させた。

次いで、スパッタ法により、厚さ５０ｎｍのＴｉの密着層を形成し、その上に、厚さ２０００ｎｍのＣｕを成膜することにより、金属膜７０を形成した。

次いで、感光性レジストを塗布し、ベークし、露光し、現像した後、所定の温度に加熱処理してレジストパターンを形成した。レジスト開口部に、厚さ３０００ｎｍのＣｕを電解メッキにより成膜して、外部電極１４ａ，１４ｂを形成した後、レジストパターンを除去した。なお、ここではＣｕのみを成膜したが、薄膜積層キャパシタの実装方法等に応じて金属種は変更可能である。例えば、Ａｕ／Ｃｕ、Ａｕ／Ｎｉ、Ｓｎ／Ｃｕ等が選択可能である。

次いで、感光性レジストを塗布し、ベークし、露光し、現像した後、所定の温度に加熱処理してレジストパターンを形成し、このレジストパターンをマスクとして用いて金属膜７０のウェットエッチングを行い、引き出し電極１６ａ，１６ｂをパターニングした。

以上に説明したように、各貫通孔２１ｘ〜２７ｘは、次の表１に示すように、１〜３回目（Ｎｏ．１〜Ｎｏ．３）のエッチングを組み合わせて形成する。

貫通孔２１ｘ〜２３ｘ、２５ｘ〜２７ｘが貫通する電極層３０及び誘電体層４０の各層数１〜６は、各回のエッチングで貫通孔を形成する電極層３０及び誘電体層４０の各層数１，２，４を○で示すように組み合わせることによって、実現することができる。

例えば、電極層及び誘電体層の各１層分を貫通する貫通孔２５ｘは、電極層及び誘電体層の各１層に貫通孔２５ｅを形成する１回目のエッチングで形成する。電極層及び誘電体層の各２層分を貫通する貫通孔２３ｘは、電極層及び誘電体層の各２層に貫通孔２３ｇを形成する２回目のエッチングで形成する。電極層及び誘電体層の各３層分を貫通する貫通孔２６ｘは、電極層及び誘電体層の各１層に貫通孔２６ｅを形成する１回目のエッチングと、電極層及び誘電体層の各２層分に貫通孔２６ｇを形成する２回目のエッチングとを組み合わせて形成する。電極層及び誘電体層の各４層分を貫通する貫通孔２２ｘは、電極層及び誘電体層の各４層に貫通孔２２ｈを形成する３回目のエッチングで形成する。電極層及び誘電体層の各５層分を貫通する貫通孔２７ｘは、電極層及び誘電体層の各１層に貫通孔２７ｅを形成する１回目のエッチングと、電極層及び誘電体層の各４層分に貫通孔２７ｈを形成する３回目のエッチングとを組み合わせて形成する。電極層及び誘電体層の各６層分を貫通する貫通孔２１ｘは、電極層及び誘電体層の各２層に貫通孔２１ｇを形成する２回目のエッチングと、電極層及び誘電体層の各４層分に貫通孔２１ｈを形成する３回目のエッチングとを組み合わせて形成する。

表１から分かるように、集合Ｘ｛１，２，４｝から選択した１つの要素の値又は２つ以上の要素の値の和によって、１〜６の全ての自然数を表すことができる。集合Ｘ｛１，２，４｝は、値の小さい要素から並んでいる。

一般に、ｎ層の電極層と（ｎ−１）層の誘電体層とが交互に積層されたキャパシタ部について、それぞれ電極層及び誘電体層の１〜（ｎ−１）層分を貫通する（ｎ−１）通りの貫通孔は、例えば次の表２に示すように「貫通孔の層数」と各回（ｉ）のエッチングで貫通孔を形成する電極層及び誘電体層の層数（ａ_ｉ）とを○で示すように組み合わせることによって、電極層及び誘電体層を貫通する層数が異なる貫通孔ごとに、各１回のエッチングで形成することができる。この場合には、エッチングを合計（ｎ−１）回行う必要がある。

少なくとも１回のエッチングで電極層及び誘電体層をそれぞれ複数層分貫通する貫通孔を形成すれば、（ｎ−１）回よりも少ないエッチング回数で、（ｎ−１）通りの貫通孔を形成することが可能となる。

そのためには、合計ｋ回のエッチングを行い、第ｉ回目のエッチングにおいて電極層及び誘電体層の各ａ_ｉ層分に貫通孔を形成する場合、ａ_ｉ（ｉ＝１，２・・ｋ）のうち少なくとも１つを２以上とし、集合Ｘ｛ａ_１，ａ_２，・・・，ａ_ｋ｝から選んだ１つの要素ａ_ｐの値又は２つ以上の要素ａ_ｑの値の和Σａ_ｑによって、１から（ｎ−１）までの全ての自然数を表すことができるように、集合Ｘを決めればよい。

集合Ｘは、複数通りを選択することができる。エッチングの回数が増えると、マスクパターンの種類が増え、工程の繰り返しが増えるので、効率よく製造するためには、「エッチングの合計回数ｋが最小値」であることが好ましい。

より一般的には、エッチングの合計回数ｋの最小値ｋ_ｍｉｎは、ｎ≦２^ｋ−１を満たすｋの最小値である。

各回のエッチングで形成する貫通孔を適宜に組み合わせ、貫通孔を連通させるようにしてもよい。この場合、積層方向から見たときに、先のエッチングで形成された貫通孔の内側に、その後のエッチングで貫通孔が形成される。これは、貫通孔を形成する際にマスクでパターニングする必要があり、貫通孔が連通するようにエッチングを繰り返す場合にはマスクの位置ずれを考慮し、先のエッチングのマスクの貫通孔部分の内側に、後のエッチングのマスクの貫通孔部分が配置されるようにする必要があるためである。したがって、先にエッチングで形成する貫通孔の断面積は、後のエッチングで形成される貫通孔の断面積より大きい。先のエッチングで貫通孔が形成される電極層及び誘電体層の層数が少ないほど、エッチングによって電極層が除去される面積の合計が少なくなり、電極層が除去されることによる電極層間の容量低下を小さくすることができる。そのためには、ａ_１≦ａ_２≦・・・ａ_ｋ−１≦ａ_ｋであることが、好ましい。

積層方向から見たときに、先のエッチングで形成された貫通孔の内側に、その後のエッチングで貫通孔が形成される場合、エッチングの組み合わせが増えると、先のエッチングで形成された貫通孔を大きくする必要がある。エッチングの組み合わせ回数が少ないほど、エッチングによって電極層が除去される面積の合計が少なくなり、電極層が除去されることによる電極層間の容量低下を少なくすることができる。電極除去による容量低下を最小限に抑えるためには、連通する貫通孔を形成するためエッチングを組み合わせできる回数を最小の数とすればよい。例えば、「エッチングの組み合わせは２回以下」とする。

これらを考慮した好ましい集合Ｘ｛ａ_１，ａ_２，・・・，ａ_ｋ｝は、例えばｎ＝４では、ｋ＝２、Ｘ｛１，２｝である。ｎ＝５では、ｋ＝３、Ｘ｛１，２，２｝である。ｎ＝６では、ｋ＝３、Ｘ｛１，２，３｝である。ｎ＝７では、ｋ＝３、Ｘ｛１，２，４｝である。これらの例は、「エッチングの合計回数ｋが最小値」であり、「エッチングの組み合わせは２回以下とする」こともできる。「ａ_１≦ａ_２≦・・・ａ_ｋ−１≦ａ_ｋ」とすることもできる。

ｎ＝８について、「エッチングの合計回数ｋが最小値」となるのは、ｋ＝３、Ｘ｛１，２，４｝である。この場合、「エッチングの組み合わせは２回以下」とすることはできない。例えば次の表３に示すように「貫通孔の層数」と各回（ｉ）のエッチングで貫通孔を形成する電極層及び誘電体層の層数（ａ_ｉ）とを○で示すように組み合わせる。

ｎ＝８について、「エッチングの合計回数ｋが最小値」でなければ、「エッチングの組み合わせは２回以下」とすることができる集合を選択できる。例えば、ｋ＝４、Ｘ｛１，２，３，４｝であり、次の表４に示すように「貫通孔の層数」と各回（ｉ）のエッチングで貫通孔を形成する電極層及び誘電体層の層数（ａ_ｉ）とを○で示すように組み合わせる。「貫通孔の層数」が５については、○で示す組み合わせ（ｉ＝２，３）以外に、×で示す組み合わせ（ｉ＝１，４）も可能である。

以上に説明したようにエッチングを組み合わせると、電極層及び誘電体層の１層分ずつの貫通孔を毎回加工する場合に比べ、フォトリソグラフィ工程及びエッチング工程の回数を著しく少なくすることが可能であり、製造コストを低減することができる。また、ｋ回のエッチングで、最大（２^ｋ−１）組のキャパシタ要素を含む薄膜積層キャパシタを形成することができる。

なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。

Claims (6)

1. 基板上に、ｎ層（ｎは４以上の自然数）の電極層と（ｎ−１）層の誘電体層とが交互に積層されたキャパシタ部を形成する、第１の工程と、
   前記キャパシタ部の積層方向片側から合計ｋ回（ｋは２以上の自然数）のエッチングを行い、第ｉ回目（ｉ＝１、２、・・ｋ）のエッチングにおいて前記電極層及び前記誘電体層の各ａ_ｉ層分（ａ_ｉは１又は２以上の自然数）に貫通孔を形成し、ａ_ｉ（ｉ＝１、２、・・ｋ）のうち少なくとも１つを２以上の自然数とし、ｋ＜ｎ−１として、前記電極層の前記キャパシタ部の積層方向前記片側から２層目以降の各層を露出させる、第２の工程と、
   露出させた２層目以降の各層の前記電極層と外部電極との間を、前記貫通孔を介して電気的に接続する、第３の工程と、
   を含むことを特徴とする、薄膜積層キャパシタの製造方法。
2. 前記ａ_ｉの集合Ｘ｛ａ_１，ａ_２，・・・，ａ_ｋ｝から選んだ１つの要素ａ_ｐ（ｐは、ｋ以下の自然数）の値又は２つ以上の要素ａ_ｑ（ｑは、ｋ以下の自然数）の値の和Σａ_ｑ＝ｍ（ｍは自然数）によって、１から（ｎ−１）までの全ての自然数を表すことができ、かつｋが最小値となるように選択し、
   前記第２の工程において、１つの前記要素ａ_ｐに対応する第ｐ回目のエッチングのみで形成された前記貫通孔の底面に、積層方向前記片側からａ_ｐ＋１層目の前記電極層を露出させ、かつ、Σａ_ｑ＝ｍとなる２つ以上の前記要素ａ_ｑに対応する第ｑ回目のエッチングでそれぞれ形成された前記貫通孔の少なくとも一部同士が連通し、該連通した前記貫通孔の底面に、積層方向前記片側からｍ＋１層目の前記電極層を露出させることにより、積層方向前記片側から２層目以降の各層の前記電極層を露出させることを特徴とする、請求項１に記載の薄膜積層キャパシタの製造方法。
3. 前記ａ_ｉの集合Ｘ｛ａ_１，ａ_２，・・・，ａ_ｋ｝から選んだ１つ又は２つの要素ａ_ｊによって、１から（ｎ−１）までの全ての自然数を表すことができるように、ａ_１，ａ_２，・・・，ａ_ｋを選択することを特徴とする、請求項１に記載の薄膜積層キャパシタの製造方法。
4. 前記第２の工程において、２回目以降のいずれの回のエッチングについても、前記貫通孔を形成する前記電極層及び前記誘電体層の層数は、それよりも前の回のエッチングで前記貫通孔を形成する前記電極層及び前記誘電体層の層数と同等又はそれ以上であることを特徴とする、請求項１、２又は３に記載の薄膜積層キャパシタの製造方法。
5. 前記第２の工程の各回のエッチングにおいて、電極層と誘電体層の両方について同じエッチング液を用いて連続的に前記貫通孔を形成することを特徴とする、請求項１乃至４のいずれか一つに記載の薄膜積層キャパシタの製造方法。
6. 前記電極層は積層方向前記片側から最も遠い１層以外の各層が同じ厚さであり、
   前記誘電体層は各層が同じ厚さであることを特徴とする、請求項１乃至５のいずれか一つに記載の薄膜積層キャパシタの製造方法。

Images