JP2019165070A - 薄膜コンデンサおよび薄膜コンデンサの製造方法 - Google Patents

薄膜コンデンサおよび薄膜コンデンサの製造方法 Download PDF

Info

Publication number
JP2019165070A
JP2019165070A JP2018051073A JP2018051073A JP2019165070A JP 2019165070 A JP2019165070 A JP 2019165070A JP 2018051073 A JP2018051073 A JP 2018051073A JP 2018051073 A JP2018051073 A JP 2018051073A JP 2019165070 A JP2019165070 A JP 2019165070A
Authority
JP
Japan
Prior art keywords
layer
opening
cover layer
insulating layer
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018051073A
Other languages
English (en)
Other versions
JP7063027B2 (ja
Inventor
吉川 和弘
Kazuhiro Yoshikawa
吉川  和弘
大基 石井
Daiki Ishii
大基 石井
吉田 健一
Kenichi Yoshida
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018051073A priority Critical patent/JP7063027B2/ja
Priority to US16/354,373 priority patent/US11114248B2/en
Publication of JP2019165070A publication Critical patent/JP2019165070A/ja
Application granted granted Critical
Publication of JP7063027B2 publication Critical patent/JP7063027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/14Organic dielectrics
    • H01G4/145Organic dielectrics vapour deposited
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/306Stacked capacitors made by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】絶縁層に含まれる未反応生成物に由来する容量部の性能低下を防止する。【解決手段】薄膜コンデンサ1は、積層方向に沿って複数の電極層と誘電体層とが交互に積層された容量部と、容量部に対して積層されたカバー層41と、カバー層41に対して積層された絶縁層としての第1絶縁層42Aと、容量部において積層方向に延び、複数の電極層のうち最上位の電極層とは異なる一の電極層が底面において露出するビア孔14Aと、ビア孔14Aの内部に設けられ、一の電極層が底面において露出するとともに、カバー層41および第1絶縁層42Aが側面に露出する開口30Aと、を有し、開口30Aは、第1絶縁層42Aを貫通する第1開口部51と、第1開口部51の下方に設けられカバー層41を貫通する第2開口部52と、を有する。第1開口部51の内径をD1とし、第2開口部52の内径をD2としたときに、D1>D2である。【選択図】図2

Description

本発明は、薄膜コンデンサおよび薄膜コンデンサの製造方法に関する。
従来から、基材上にコンデンサ(キャパシタ)を積層した薄膜コンデンサが提案されている。薄膜コンデンサでは、基板上に容量部となる電極層および誘電体層を積層した後に、容量部の上方に樹脂等の有機材料からなる保護層(絶縁層)を設けることが検討されている(例えば、特許文献1,2参照)。
国際公開第2006/117912号 特開2014−90077号公報
しかしながら、絶縁層には未反応生成物が含まれている場合がある。この未反応生成物から水または水素等が生成された場合、絶縁層から誘電体層へこれらが拡散する可能性がある。水または水素等が誘電体層へ到達した場合、容量部の性能低下等が引き起こされる可能性がある。
本発明は上記を鑑みてなされたものであり、絶縁層に含まれる未反応生成物に由来する容量部の性能低下が防止された薄膜コンデンサおよび薄膜コンデンサの製造方法を提供することを目的とする。
本発明の一形態に係る薄膜コンデンサは、積層方向に沿って複数の電極層と誘電体層とが交互に積層された容量部と、前記容量部に対して積層されたカバー層と、前記カバー層に対して積層された絶縁層と、前記積層方向に延び、前記複数の電極層のうち最上位の電極層とは異なる一の電極層が底面において露出するビア孔と、前記ビア孔の内部に設けられ、前記一の電極層が底面において露出するとともに、前記一の電極層上に積層された前記カバー層および前記絶縁層がこの順で側面に露出する、前記積層方向に延びる開口と、を有し、前記開口は、前記絶縁層を貫通する第1開口部と、前記第1開口部の下方に設けられ前記カバー層を貫通する第2開口部と、を有し、前記第1開口部の内径をD1とし、前記第2開口部の内径をD2としたときに、D1>D2である。
また、本発明の一形態に係る薄膜コンデンサの製造方法は、複数の電極層と誘電体膜を交互に積層方向に沿って積層して積層体を形成する積層工程と、前記積層体に対して前記積層方向に延びるビア孔を形成し、前記ビア孔の底面において、前記複数の電極層のうちの最上位の電極層とは異なる一の電極層を露出されるビア孔形成工程と、前記積層体を焼成し、前記誘電体膜から誘電体層を形成することにより容量部を形成する焼成工程と、前記積層体に対して、カバー層および絶縁層をこの順に積層する保護層積層工程と、前記ビア孔の内部において前記積層方向に延びる開口を形成し、前記一の電極層を底面において露出させるとともに、前記一の電極層上に積層された前記カバー層および前記カバー層に対して積層された前記絶縁層を側面に露出させる、開口形成工程と、前記絶縁層の表層を剥離して、前記開口内において、絶縁層を貫通する第1開口部と、前記第1開口部の下方に設けられ前記第1開口部よりも内径が小さく前記カバー層を貫通する第2開口部と、を形成する、表面処理工程と、を含む。
上記の薄膜コンデンサおよび薄膜コンデンサの製造方法によれば、一の電極層が底面において露出する開口において、絶縁層を貫通する第1開口部の内径D1と、第1開口部の下方に設けられ前記カバー層を貫通する第2開口部の内径D2と、がD1>D2の関係と満たす。このような構成とすることで、カバー層により覆われる容量部を構成する誘電体層と、カバー層より上方に積層される絶縁層との間を結ぶ経路を長く確保することができる。したがって、仮に絶縁層に含まれる未反応生成物から水または水素等が生成された場合であっても、これらが誘電体層まで到達することを防ぐことができるため、絶縁層に含まれる未反応生成物による容量部の性能低下を防止することができる。
ここで、前記カバー層は、第1カバー層と、前記第1カバー層上に積層された、無機絶縁材料からなる第2カバー層と、を有する態様とすることができる。
上記のように、第1カバー層と、第1カバー層上に積層された無機絶縁材料からなる第2カバー層とによりカバー層が構成されることで、第1カバー層が内部の容量部との密着性を高めるとともに、第2カバー層がその上方に積層される絶縁層と容量部の誘電体層との間の経路を長く確保することができる。したがって、絶縁層に含まれる未反応生成物に由来する容量部の性能低下を防止することができるとともに、カバー層周辺での薄膜コンデンサの破損等を好適に防ぐことができる。
また、前記第2開口部は、前記第2カバー層を貫通する上側開口部と、前記第1カバー層を貫通する下側開口部と、を含み、前記上側開口部の内径をD21とし、前記下側開口部の内径をD22としたときに、D1>D21>D22である態様とすることができる。
上記のように、第2開口部において、第2カバー層を貫通する上側開口部の内径D21と、第1カバー層を貫通する下側開口部の内径D22をD1>D21>D22を満たす関係とした場合、絶縁層と容量部の誘電体層との間の経路をより長く確保することができる。したがって、絶縁層に含まれる未反応生成物に由来する容量部の性能低下を防止することができる。
本発明によれば、有絶縁層に含まれる未反応生成物に由来する容量部の性能低下が防止された薄膜コンデンサおよび薄膜コンデンサの製造方法が提供される。
本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。 図1に示される薄膜コンデンサの製造方法を説明する図である。 図1に示される薄膜コンデンサの製造方法を説明する図である。 図1に示される薄膜コンデンサの製造方法を説明する図である。 図1に示される薄膜コンデンサの製造方法を説明する図である。 変形例に係る薄膜コンデンサの一部を概略的に示す断面図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
図1は、一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。図1に示されるように、薄膜コンデンサ1は、コンデンサ構造として容量部10を有し、容量部10から引き出された電極端子として電極端子20(20A,20B,20C)を有している。容量部10と電極端子20との間には、容量部10と電極端子20とを電気的に接続する配線部40が設けられている。
なお、本明細書中において「積層方向」とは、容量部10、配線部40、電極端子20というように、容量部10から電極端子20に向けて各層が順次重なる方向である。また、以下の説明では、積層方向に沿って電極端子20側を「上」、積層方向に沿って容量部10側を「下」として説明する場合がある。
容量部10は、積層方向に沿って設けられた複数の内部電極層11および内部電極層11に挟まれた誘電体層12と、複数の内部電極層および誘電体層12が積層された下地電極層13と、を有している。内部電極層11と誘電体層12とは、下地電極層13上に、誘電体層12、内部電極層11の順に交互に積層されている。本実施形態において、容量部10は、下地電極層13と、2層の内部電極層11と、2層の誘電体層12と、を有する多層構造である。なお、以下の説明では、内部電極層11と下地電極層13とをまとめて「電極層」として説明する場合がある。
容量部10は、それぞれの内部電極層11および誘電体層12が部分的に除去された領域を複数有している。これにより、容量部10には、内部電極層11および誘電体層12が積層された積層方向に延びるビア孔14が形成されている。ビア孔14は、少なくとも1つの内部電極層11および1つの誘電体層12を貫通している。ビア孔14内では、複数の内部電極層11又は下地電極層13のうち一の電極層がビア孔14の底面において露出している。図1では、2つのビア孔14(14A,14B)が示されており、一方のビア孔14A内の底面では下地電極層13が露出し、他方のビア孔14B内の底面では2層の内部電極層11のうち下側の内部電極層11が露出している。また、ビア孔14A,14Bの側面では、底面で露出する電極層よりも上方の内部電極層および誘電体層が露出している。また、後述の第1配線層43Aがビア孔14A、14Bの底面および側面を覆うように配置されている。この結果、下地電極層13および内部電極層11は、それぞれ開口内の露出面において、後述の第1配線層43Aと接続されている。このような構造により、容量部10において、多層コンデンサ構造が形成されている。
ビア孔14A,14Bの内部には、後述の配線部40の第1絶縁層42A、カバー層(第1カバー層41A,第2カバー層41B)が積層されている。その結果、ビア孔14A,14Bの内部に、その底面および側面に第1配線層43Aが積層される開口30(開口30A,30B)が形成される。
なお、複数の内部電極層11のうち電極端子20に最も近い最上の内部電極層11についても、他の内部電極層11と同様に第1配線層43Aが接続される。この場合、最上位の電極層と第1配線層43Aとを接続するための開口は、容量部10には設けられない。ただし、ビア孔14A,14B内の開口30A,30Bと同様に、その底面および側面に第1配線層43Aが積層される開口31が形成される。開口30(30A,30B)および開口31についての詳細は後述する。
内部電極層11は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル(Ni)や白金(Pt)を含有する材料が内部電極層11として好適に用いられ、Niが特に好適に用いられる。内部電極層11に主成分としてNiを含有する材料を用いる場合、その含有量は、内部電極層11全体に対して50質量%以上であることが好ましい。すなわち、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいう。また、内部電極層11の主成分がNiである場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)、および銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)を更に含有する。内部電極層11が添加元素を含有することにより、内部電極層11の途切れを抑制することができる。なお、内部電極層11は複数の添加元素を含有してもよい。内部電極層11の厚さは、例えば10nm〜1000nm程度である。
下地電極層13は、内部電極層11と同様の導電性材料によって形成され得る。下地電極層13の厚さは、例えば5μm以上100μm以下とすることができる。
誘電体層12は、ペロブスカイト系の誘電体材料によって構成される。本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層12の特性制御のため、誘電体層12に適宜、副成分として添加物質が含有されていてもよい。誘電体層12は、焼成されており、その比誘電率(εr)は、例えば100以上である。なお、誘電体層12の比誘電率は大きいほど好ましく、その上限値は特に限定されない。誘電体層12の厚さは、例えば10nm〜1000nmである。
電極端子20は、薄膜コンデンサ1と外部の電子部品等(不図示)とを電気的に接続するための端子である。電極端子20は、後述の配線部40に対して積層されている。本実施形態においては、薄膜コンデンサ1は、複数の電極端子20を備えている。なお、図1においては、3つの電極端子20A,20B,20Cのみを示している。
電極端子20を構成する材料としては、主成分がニッケル(Ni)、銅(Cu)、金(Au)、白金(Pt)、これらの金属を含有する合金が好ましく、特に、主成分としてCuを含有する合金が好適に用いられる。電極端子20を構成するCuの純度は高いほど好ましく、99.99質量%以上であることが好ましい。なお、電極端子20に微量の不純物が含まれていてもよい。主成分としてCuを含有する合金からなる電極端子20に含まれ得る不純物としては、例えば、鉄(Fe)、チタン(Ti)、ニッケル(Ni)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)又はクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。
配線部40は、容量部10が形成された領域を覆うように設けられており、第1カバー層41A、第2カバー層41B、第1絶縁層42A、第2絶縁層42B、第1配線層43A、および第2配線層43Bを含んでいる。第1絶縁層42Aおよび第2絶縁層42Bは、容量部10上の絶縁層として機能する。第1配線層43Aおよび第2配線層43Bは、配線部40内の配線層である。なお、第1カバー層41Aおよび第2カバー層41Bを含めてカバー層41という場合がある。
第1カバー層41Aは、容量部10の上面を覆っている。第1カバー層41Aは、例えば、誘電体層12と同じ材料からなる構成とすることができる。すなわち、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等が第1カバー層41Aとして用いられる。誘電体層12と同じ材料により第1カバー層41Aを形成することにより、第1カバー層41Aに接する他の層(特に誘電体層12等)との間で応力が発生することを抑制することができることから、剥離が抑制され、その結果、静電容量の増加やリーク電流の抑制という効果が奏される。なお、第1カバー層41Aの材料は上記に限定されず、例えばシリカ(SiO)、アルミナ(Al)、シリコンナイトライド(SiN)等の無機材料、ポリイミド等の有機材料、あるいはこれらを混合、または積層させた絶縁材料を用いることもできる。第1カバー層41Aの厚さは、例えば10nm〜1000nm程度である。
第2カバー層41Bは、第1カバー層41Aの表面上に積層される。第2カバー層41Bは、平面視において第1カバー層41Aと重なる位置に設けられている。第2カバー層41Bは、例えばシリカ(SiO)等の無機絶縁材料によって構成されている。第2カバー層41Bの厚さは、例えば10nm〜1000nm程度である。
なお、第1カバー層41Aおよび第2カバー層41Bの両方が積層されている必要は無く、第1カバー層41Aおよび第2カバー層41Bの少なくとも一方が設けられていればよい。
第1絶縁層42Aは、容量部10においてコンデンサが構成されているそれぞれの領域において、容量部10を覆っている。第2絶縁層42Bは、第1絶縁層42Aが形成されていない領域を覆うと共に、第1絶縁層42Aの周縁を部分的に覆っている。すなわち、第1絶縁層42Aと第2絶縁層42Bとの2段構造によって容量部10が覆われている。
第1絶縁層42Aおよび第2絶縁層42Bは、絶縁性を有する材料であれば特に限定されないが、例えば、ポリイミド等の非導電性樹脂、シリカ(SiO)、アルミナ(Al)、シリコンナイトライド(SiN)等の無機材料、あるいはこれらを混合又は積層させた絶縁材料等を用いることができる。第1絶縁層42Aの厚さは、例えば0.5μm以上10μm以下であり、第2絶縁層42Bの厚さは、例えば0.5μm以上10μm以下である。なお、「第1絶縁層42Aの厚さ」とは、第2カバー層41Bの上面と第1絶縁層42Aの上面との間の距離である。また、「第2絶縁層42Bの厚さ」とは、第1絶縁層42Aの上面と第2絶縁層42Bの上面との間の距離である。
第1絶縁層42Aと第2絶縁層42Bとの間には、第1絶縁層42の上面に沿って第1配線層43Aが形成されている。第1配線層43Aは、第1絶縁層42Aの上面に沿って上下方向に延びると共に、その下端に内部電極層11の露出部15と接する接触部44Aを有している。また、第2絶縁層42B上には、第2絶縁層42Bの上面に沿って第2配線層43Bが形成されている。第2配線層43Bは、第2絶縁層42Bに沿って上下方向に延びると共に、その下端に第1配線層43Aと接する接触部44Bを有する。第2配線層43B上には、電極端子20A,20B,20Cが形成されている。
電極端子20Aが形成された第2配線層43Bの接触部44Bは、3つの内部電極層11のうち最も下地電極層13側に位置する内部電極層11Aに接する接触部44Aを有する第1配線層43Aに接している。電極端子20Bが形成された第2配線層43Bの接触部44Bは、3つの内部電極層11のうち中央に位置する内部電極層11Bに接する接触部44Aを有する第1配線層43Aに接している。電極端子20Cが形成された第2配線層43Bの接触部44Bは、3つの内部電極層11のうち最も電極端子20側に位置する内部電極層11Cに接する接触部44Aを有する第1配線層43Aに接している。このように、電極端子20A,20B,20Cのそれぞれは、第2配線層43Bおよび第1配線層43Aを介して、それぞれ、下地電極層13、内部電極層11のうちの下側の電極層、および、内部電極層11のうちの上側の電極層と電気的に接続されている。
薄膜コンデンサ1の開口30(30A,30B)および開口31について、図2を参照しながら説明する。図2は、開口30Aの近傍の拡大図である。開口30Aは、容量部10のビア孔14Aの内部に形成されている。ビア孔14(14A,14B)は、内部電極層11のうち最上位の電極層とは異なる電極層、または、下地電極層13と電極端子20とを接続するために、形成される。ビア孔14では、これらの電極端子20との接続対象の電極層が底面において露出される。開口30Aは、ビア孔14A内に形成されて、積層方向に連続する2つの開口部を組み合わせて構成されている。すなわち、開口30Aは、第1絶縁層42Aを貫通する第1開口部51と、第1開口部51の下方に設けられ、カバー層41(第1カバー層41Aおよび第2カバー層41B)を貫通する第2開口部52と、を含んで構成される。平面視において、第2開口部52は第1開口部51と重なる位置に配置される。また、第1開口部51と第2開口部52とは互いに異なる内径を有していて、第1開口部51の内径をD1とし、第2開口部52の内径をD2としたときに、D1>D2の関係を満たしている。そのため、開口30Aでは、それぞれ、第1開口部51と第2開口部52との境界において内径が変化する段差部53を有する。段差部53では、カバー層41(上面側の第2カバー層41B)の表面が露出する。
なお、図2では開口30Aのみを示しているが、開口30B,31も開口30Aと同様に積層方向に連続する第1開口部51および第2開口部52を含んで構成される。また、第1開口部51の内径をD1とし、第2開口部52の内径をD2としたときに、D1>D2の関係を満たしている。
第1開口部51の内径D1は、例えば5μm〜30μm程度とすることができる。また、第2開口部52の内径D2は、例えば3μm〜28μm程度とすることができる。さらに、第1開口部51の内径D1と第2開口部52の内径D2とは、D1/D2が1〜4のような関係であることが好ましい。このような関係を満たすことで、第1配線層43Aと下地電極層13との密着性がより向上するとともに、耐湿バリア効果も副次的に向上する。
次に、図3〜図5を参照して薄膜コンデンサ1の製造方法について説明する。図3〜図5は、図1に示される薄膜コンデンサの製造方法を説明するための図である。なお、図3〜図5は製造の途中段階における薄膜コンデンサ1の一部を拡大して示している。実際には、複数の薄膜コンデンサ1を一度に形成した後、それぞれの薄膜コンデンサ1に個片化する。
まず、図3(a)に示されるように、下地電極層13を準備し、下地電極層13上に内部電極層11と、誘電体層12となる誘電体膜12aを交互に積層し、積層体Wを形成する(積層工程)。この工程により、容量部10となる部分が形成される。内部電極層11の形成方法としては、例えばDCスパッタリング等が挙げられる。また、誘電体膜12aの形成方法としては、溶液法、スパッタリング等のPVD(Physical Vapor Deposition)法、又はCVD(Chemical Vapor Deposition)法等の成膜技術を用いることができるが、スパッタリング法がより好ましい方法である。
次に、図3(b)に示されるように、積層体Wの内部電極層11および誘電体膜12aを貫通するビア孔14(ビア孔14A,14B)を形成する(ビア孔形成工程)。ビア孔14A,14Bは、後述の開口30A,30Bが形成される位置での内部電極層11および誘電体膜12aの除去を目的として形成される。ビア孔14の形成は、例えばドライエッチング等により行われる。ビア孔14は、薄膜コンデンサ1において、第1配線層43Aと、下地電極層13または内部電極層11と、を接触させる位置に対応して設けられる。したがって、ビア孔14では、下地電極層13および複数の内部電極層11のうち、第1配線層43Aと接触させる対象となる電極層が底面に露出するとともに、当該電極層よりも上方の内部電極層11の端面および誘電体膜12aの端面によって連続した側面が形成される。図3(b)に示すビア孔14のうち、ビア孔14Aでは、下地電極層13が露出するとともに、下地電極層13上の内部電極層11および誘電体膜12aの端面によって連続した側面が形成される。また、ビア孔14Bでは、2層の内部電極層11のうち下地電極層13側の内部電極層11が底面において露出するとともに、その上方の内部電極層11および誘電体膜12aの端面によって連続した側面が形成される。
次に、内部電極層11、誘電体層12、および、下地電極層13の上面および側面(すなわち、表面に露出している面)を覆うように、第1カバー層41Aを形成する(保護層形成工程)。第1カバー層41Aは、ビア孔14A,14B内を含む積層体Wの上面をすべて覆うように形成される。第1カバー層41Aは、例えばスパッタリング等のPVD法によって形成することができる。
その後、積層体Wを焼成する(焼成工程)。この工程により、誘電体膜12aが焼結して誘電体層12が形成され、容量部10が形成される。なお、第1カバー層41Aが誘電体層12と同じく誘電体材料から構成されている場合には、誘電体層12の形成と同時に、第1カバー層41Aも焼結される。焼成時の温度は、誘電体膜12aが焼結(結晶化)する温度とすることが好ましく、具体的には800〜1000℃程度であることが好ましい。また、焼成時間は5分〜2時間程度とすることができる。焼成時の雰囲気は特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気のいずれでもよいが、少なくとも、内部電極層11が酸化しない程度の酸素分圧下で焼成することが好ましい。
その後、第1カバー層41Aの表面をすべて覆うように、第2カバー層41Bを形成する(保護層形成工程)。第2カバー層41Bは、例えばスパッタリング等のPVD法によって形成することができる。その結果、図3(c)に示されるように、内部電極層11、誘電体層12、および、下地電極層13による容量部10が形成される。なお、積層体Wの焼成(焼成工程)と、カバー層41(第1カバー層41A、第2カバー層41B)の積層(保護層積層工程の一部)と、はその順序を適宜変更することができる。
次に、図4(a)に示されるように、第2カバー層41Bの上に第1絶縁層42Aを形成する(保護層積層工程)。第1絶縁層42Aは、容量部10を覆うように形成される。なお、開口30A,30Bのように、第1配線層43Aとの接触部が形成される領域には、第1絶縁層42Aは形成されない。したがって、電極端子20C(図1参照)と接続される上方の内部電極層11の表面の一部の上方(開口31に相当する位置)にも、第1絶縁層42Aが形成されない領域が設けられる。第1絶縁層42Aは、例えば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。また、第1絶縁層42Aは、未硬化の状態の光硬化性樹脂を塗布した後、特定の波長の光を照射して硬化させることによって形成されてもよい。また、スパッタリング等の他の方法を用いて第1絶縁層42Aを形成してもよい。
次に、図4(b)に示されるように、第1絶縁層42Aをマスクとしたドライエッチング等により第1配線層43Aを設けるために、下地電極層13または内部電極層11を露出させる(開口形成工程)。この工程により、ビア孔14A,14Bの内部にそれぞれ開口30A,30Bが形成されるとともに、上方の内部電極層11の上面にも開口31が形成される。なお、この段階では、開口30Aでは、底面に下地電極層13が露出するとともに、第1カバー層41A、第2カバー層41B、および第1絶縁層42Aがこの順で積層された状態の側面が形成される。この段階では、開口30Aの側面では、第1カバー層41A、第2カバー層41B、および第1絶縁層42Aが連続した面を形成している。また、開口30Bでは、底面に内部電極層11のうち下方側の電極層が露出するとともに、第1カバー層41A、第2カバー層41B、および第1絶縁層42Aがこの順で積層された状態の連続した面による側面が形成される。また、開口31では、底面に内部電極層11のうち上方側の電極層が露出するとともに、第1カバー層41A、第2カバー層41B、および第1絶縁層42Aがこの順で積層された状態の連続した面による側面が形成される。
次に、図5(a)に示されるように、アッシング処理により、第1絶縁層42Aの一部を除去する(表面処理工程)。アッシングは、例えば、酸素ガスを用いたプラズマアッシングを用いて行うことができる。この工程により、第1絶縁層42Aの表層が全体的に除去される。この結果、開口30A,30Bおよび開口31のそれぞれの側面において、第1カバー層41Aおよび第2カバー層41Bに対して第1絶縁層42Aが後退した状態となる。これにより、開口30A,30Bおよび開口31のそれぞれにおいて、互いに内径が異なる第1開口部51と第2開口部52とが形成される。上記のように第1絶縁層42Aが選択的に後退するため、第1開口部51の内径D1が第2開口部52の内径D2よりも大きくなる(図2参照)。また、第1開口部51と第2開口部52との間に、段差部53が形成される。なお、アッシング処理とは異なる方法により、第1絶縁層42Aの表層を除去して、第1開口部51と第2開口部52とを形成してもよい。
その後、図5(b)に示されるように、第1絶縁層42A上に第1配線層43Aを形成する。第1絶縁層42Aは、例えば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱等によって硬化させ、パターニングすることによって形成されてもよい。また、スパッタリング等の他の方法を用いて第1絶縁層42Aを形成してもよい。第1配線層43Aは、例えば銅(Cu)等の導電性材料をスパッタ又は蒸着した後、エッチングによるパターニングを行うことによって形成される。この工程により、電気的に互いに独立した複数の第1配線層43Aが形成され、それぞれの第1配線層43Aが下地電極層13および複数の内部電極層11と電気的に接続された状態となる。
その後、第1絶縁層42A上及び第1配線層43A上に第2絶縁層42Bを形成する。そして、第2絶縁層42B上に第2配線層43Bを形成する。第2絶縁層42Bは、第1絶縁層42Aと同様に、例えば未硬化の状態の熱硬化性樹脂を塗布した後、加熱等によって硬化させ、パターニングすることによって形成される。第2配線層43Bは、第1配線層43Aと同様に、例えば銅(Cu)等の導電性材料をスパッタ又は蒸着した後、エッチングによるパターニングを行うことによって形成される。この工程により、電気的に互いに独立した複数の第2配線層43Bが形成される。それぞれの第2配線層43Bは、それぞれの第1配線層43Aと電気的に接続された状態となり、配線部40が形成される。
その後、それぞれの第2配線層43B上に、薄膜コンデンサ1を外部の電子部品と電気的に接続するための電極端子20A,20B,20Cを形成する。電極端子20A,20B,20Cは、例えば、めっき等により銅(Cu)等の導電性材料の層を形成した後、エッチング等を行うことによって形成される。最後に、ダイシング等によって個片化を行うことにより、図1に示される薄膜コンデンサ1が得られる。
以上のように、本実施形態に係る薄膜コンデンサ1および薄膜コンデンサ1の製造方法によれば、一の電極層が底面において露出する開口30(開口30A,30B)において、絶縁層を貫通する第1開口部51の内径D1と、第1開口部51の下方に設けられカバー層41を貫通する第2開口部52の内径D2と、がD1>D2の関係と満たす。このような構成とすることで、カバー層41により覆われる容量部10に含まれる誘電体層12と、カバー層41より上方に積層される第1絶縁層42Aとの間を結ぶ経路を長く確保することができる。
図2を参照しながら、上記の特徴について説明する。図2に示すように、第1絶縁層42Aと容量部10の誘電体層12との間には、第1カバー層41Aおよび第2カバー層41Bによるカバー層41が介在する。したがって、第1絶縁層42Aにおいて未反応生成物に由来する水等が発生した場合、これらが誘電体層12へ到達するには、第1配線層43Aとカバー層41との界面およびカバー層41(第1カバー層41A)と下地電極層13との界面を辿る必要がある。このように、薄膜コンデンサ1では、第1絶縁層42Aと誘電体層12とを結ぶ経路が長く確保されている。
従来から、薄膜コンデンサ1において、第1絶縁層42Aと容量部10の間にカバー層41を設けることは検討されている。しかしながら、カバー層41を利用して第1絶縁層42Aと容量部10との間の経路を長くするという思想はなかったため、配線を設けるためにビア孔14を形成した場合に、その内部の形状を細かく制御することは検討されていなかった。
これに対して、本実施形態に係る薄膜コンデンサでは、第1絶縁層42Aを貫通する第1開口部51とカバー層41を貫通する第2開口部52とから開口30を構成し、第2開口部52の内径D2が第1開口部51の内径D1よりも小さくする。このような構成とすることで、容量部10を覆うカバー層41を利用して第1絶縁層42Aと容量部10の誘電体層12とを結ぶ経路を長くすることができる。したがって、薄膜コンデンサ1においては、従来の薄膜コンデンサ1と比較して、絶縁層(第1絶縁層42A)において未反応生成物に由来する水等が発生した場合でも誘電体層12へ侵入することを防ぐことができるため、容量低下等が発生することを防ぐことができる。
また、薄膜コンデンサ1において、カバー層41は、第1カバー層41Aと、第1カバー層41A上に積層された、無機絶縁材料からなる第2カバー層41Bと、を有する。このような構成とすることで、第1カバー層41Aが内部の容量部との密着性を高めるとともに、第2カバー層41Bがその上方に積層される第1絶縁層42Aと、その下方の容量部10の誘電体層12との間の経路を長く確保することができる。したがって、第1絶縁層42Aに含まれる未反応生成物に由来する容量部の性能低下を防止することができるとともに、カバー層周辺での薄膜コンデンサの破損等を好適に防ぐことができる。
なお、薄膜コンデンサ1において、第1絶縁層42Aと容量部10の誘電体層12とを結ぶ経路をさらに長くする方法として、第1カバー層41Aに形成される開口部の内径と、第2カバー層41Bに形成される開口部の内径とを互いに異ならせる方法がある。図6を参照しながら、上記の変形例に関して説明する。
図6に示される変形例に係る薄膜コンデンサ2では、図2の薄膜コンデンサ1と比較して以下の点が相違する。すなわち、図2で示した第2開口部52が、上側の第2カバー層41Bを貫通する上側開口部521と下側の第1カバー層41Aを貫通する下側開口部522とにより構成されている。また、上側開口部521と下側開口部522とはその内径が互いに異なっている。具体的には、上側開口部521の内径をD21とし、下側開口部522の内径をD22としたときに、D1>D21>D22とされている。なお、上側開口部521と下側開口部522の内径を互いに異ならせるには、例えば、第1絶縁層42Aをマスクとしたドライエッチングにより、下地電極層13または内部電極層11を露出させる(図4(b)参照)処理の際のエッチング条件等を制御することで第1カバー層41Aでのエッチングの進行を遅らせる方法が挙げられるが、特に限定されない。
図6に示される形状とした場合、第1絶縁層42Aと容量部10の誘電体層12との間の経路をより長く確保することができる。すなわち、第1開口部51と上側開口部521との間、および、上側開口部521と下側開口部522との間に段差が設けられることで、経路が長くなると共に、下側開口部522の内径D22が小さくなるため、下側開口部522から容量部10までの経路も長くなる。その結果、第1絶縁層42Aに含まれる未反応生成物に由来する容量部10の性能低下を防止することができる。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。例えば、上記の実施形態では、容量部10が2つの内部電極層11、2つの誘電体層12、および下地電極層13から構成される場合について説明したが、容量部10が有する内部電極層11および誘電体層12の層数は特に限定されず、任意に変更可能である。例えば、容量部10は2つの内部電極層11および1つの誘電体層12(1つのコンデンサ構造)のみを有していてもよいし、更に多くの内部電極層11および誘電体層12を有していてもよい。また、第1絶縁層42Aよりも上方の配線部40の形状は適宜変更することができる。
また、下地電極層13を設けることに代えて、絶縁基材上に内部電極層と誘電体層とを交互に積層した容量部を設ける構成としてもよい。
また、カバー層41の層数についても任意に変更可能である。例えば、カバー層41は3層以上で構成されてもよいし、1層のみであってもよい。ただし、カバー層41が1層である場合、当該カバー層41が絶縁層に含まれる未反応生成物から生成される水等を透過しない材料である必要がある。
1…薄膜コンデンサ、10…容量部、11…内部電極層、12…誘電体層、12a…誘電体膜、13…下地電極層、14,14A,14B…ビア孔、20,20A,20B…電極端子、30,30A,30B…開口、40…配線部、41…カバー層、41A…第1カバー層、41B…第2カバー層、42A…第1絶縁層、42B…第2絶縁層、43A…第1配線層、43B…第2配線層、51…第1開口部、52…第2開口部、W…積層体。

Claims (4)

  1. 積層方向に沿って複数の電極層と誘電体層とが交互に積層された容量部と、
    前記容量部に対して積層されたカバー層と、
    前記カバー層に対して積層された絶縁層と、
    前記積層方向に延び、前記複数の電極層のうち最上位の電極層とは異なる一の電極層が底面において露出するビア孔と、
    前記ビア孔の内部に設けられ、前記一の電極層が底面において露出するとともに、前記一の電極層上に積層された前記カバー層および前記絶縁層がこの順で側面に露出する、前記積層方向に延びる開口と、
    を有し、
    前記開口は、前記絶縁層を貫通する第1開口部と、前記第1開口部の下方に設けられ前記カバー層を貫通する第2開口部と、を有し、前記第1開口部の内径をD1とし、前記第2開口部の内径をD2としたときに、D1>D2である、薄膜コンデンサ。
  2. 前記カバー層は、
    第1カバー層と、
    前記第1カバー層上に積層された、無機絶縁材料からなる第2カバー層と、を有する、請求項1に記載の薄膜コンデンサ。
  3. 前記第2開口部は、前記第2カバー層を貫通する上側開口部と、前記第1カバー層を貫通する下側開口部と、を含み、
    前記上側開口部の内径をD21とし、前記下側開口部の内径をD22としたときに、D1>D21>D22である、請求項2に記載の薄膜コンデンサ。
  4. 複数の電極層と誘電体膜を交互に積層方向に沿って積層して積層体を形成する積層工程と、
    前記積層体に対して前記積層方向に延びるビア孔を形成し、前記ビア孔の底面において、前記複数の電極層のうちの最上位の電極層とは異なる一の電極層を露出されるビア孔形成工程と、
    前記積層体を焼成し、前記誘電体膜から誘電体層を形成することにより容量部を形成する焼成工程と、
    前記積層体に対して、カバー層および絶縁層をこの順に積層する保護層積層工程と、
    前記ビア孔の内部において前記積層方向に延びる開口を形成し、前記一の電極層を底面において露出させるとともに、前記一の電極層上に積層された前記カバー層および前記カバー層に対して積層された前記絶縁層を側面に露出させる、開口形成工程と、
    前記絶縁層の表層を剥離して、前記開口内において、絶縁層を貫通する第1開口部と、前記第1開口部の下方に設けられ前記第1開口部よりも内径が小さく前記カバー層を貫通する第2開口部と、を形成する、表面処理工程と、
    を含む、薄膜コンデンサの製造方法。
JP2018051073A 2018-03-19 2018-03-19 薄膜コンデンサおよび薄膜コンデンサの製造方法 Active JP7063027B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018051073A JP7063027B2 (ja) 2018-03-19 2018-03-19 薄膜コンデンサおよび薄膜コンデンサの製造方法
US16/354,373 US11114248B2 (en) 2018-03-19 2019-03-15 Thin film capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018051073A JP7063027B2 (ja) 2018-03-19 2018-03-19 薄膜コンデンサおよび薄膜コンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2019165070A true JP2019165070A (ja) 2019-09-26
JP7063027B2 JP7063027B2 (ja) 2022-05-09

Family

ID=67906081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018051073A Active JP7063027B2 (ja) 2018-03-19 2018-03-19 薄膜コンデンサおよび薄膜コンデンサの製造方法

Country Status (2)

Country Link
US (1) US11114248B2 (ja)
JP (1) JP7063027B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137310A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP7056290B2 (ja) * 2018-03-23 2022-04-19 Tdk株式会社 薄膜キャパシタ、及び薄膜キャパシタの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227874A (ja) * 2006-01-30 2007-09-06 Fujitsu Ltd 薄膜キャパシタ及びその製造方法
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2008252011A (ja) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd 誘電体キャパシタ
JP2009194144A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1876610B1 (en) 2005-04-27 2015-09-09 Murata Manufacturing Co., Ltd. Thin film capacitor and method for manufacturing same
CN103098199B (zh) * 2010-09-13 2014-12-10 株式会社村田制作所 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法
JP6430686B2 (ja) 2012-10-30 2018-11-28 株式会社村田製作所 薄膜キャパシタおよびその製造方法
JP6454107B2 (ja) * 2014-09-05 2019-01-16 太陽誘電株式会社 薄膜キャパシタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227874A (ja) * 2006-01-30 2007-09-06 Fujitsu Ltd 薄膜キャパシタ及びその製造方法
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2008252011A (ja) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd 誘電体キャパシタ
JP2009194144A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US11114248B2 (en) 2021-09-07
JP7063027B2 (ja) 2022-05-09
US20190287726A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
JP5158061B2 (ja) 薄膜コンデンサ
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP6737118B2 (ja) 薄膜コンデンサ
US11942278B2 (en) Thin film capacitor
JP2018063989A (ja) 薄膜キャパシタ
KR102348374B1 (ko) 박막 콘덴서 및 박막 콘덴서의 제조 방법
JP7063027B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
US10319524B2 (en) Thin-film capacitor
US10340088B2 (en) Thin-film capacitor
JP7019969B2 (ja) 薄膜コンデンサ
JP7027990B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP6805703B2 (ja) 薄膜コンデンサ
US11114249B2 (en) Thin-film capacitor
JP2019186285A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2019186286A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法
JP2020088260A (ja) 薄膜コンデンサ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220404

R150 Certificate of patent or registration of utility model

Ref document number: 7063027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150