JP7056290B2 - 薄膜キャパシタ、及び薄膜キャパシタの製造方法 - Google Patents

薄膜キャパシタ、及び薄膜キャパシタの製造方法 Download PDF

Info

Publication number
JP7056290B2
JP7056290B2 JP2018056591A JP2018056591A JP7056290B2 JP 7056290 B2 JP7056290 B2 JP 7056290B2 JP 2018056591 A JP2018056591 A JP 2018056591A JP 2018056591 A JP2018056591 A JP 2018056591A JP 7056290 B2 JP7056290 B2 JP 7056290B2
Authority
JP
Japan
Prior art keywords
metal
layer
thin film
metal element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018056591A
Other languages
English (en)
Other versions
JP2019169622A (ja
Inventor
聖啓 平岡
寛史 ▲高▼▲崎▼
仁 齊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018056591A priority Critical patent/JP7056290B2/ja
Priority to US16/359,149 priority patent/US10943738B2/en
Publication of JP2019169622A publication Critical patent/JP2019169622A/ja
Priority to US17/166,528 priority patent/US11443900B2/en
Application granted granted Critical
Publication of JP7056290B2 publication Critical patent/JP7056290B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3464Sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3492Variation of parameters during sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • C23C14/505Substrate holders for rotation of the substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、薄膜キャパシタ、及び薄膜キャパシタの製造方法に関する。
従来、薄膜キャパシタの電極として、Ni層とCu層とを含む電極が知られている。
特開2014-7239号公報 特開2010-27948号公報 特開2008-124414号公報
本発明者らが検討したところ、このような薄膜キャパシタに対して、実装などのために熱が与えられると、電極における異種の金属層間で金属が拡散して、少なくとも一方の層が合金化して電気抵抗が増大し、キャパシタのESR(等価直列抵抗)が増大することを見いだした。
そこで、本発明は、上記課題に鑑みてなされたものであり、熱が与えられてもESRが増大しにくい薄膜キャパシタ、及び、薄膜キャパシタの製造方法を提供することを目的とする。
本発明に係る薄膜キャパシタは、第1電極、第2電極、及び、前記第1電極及び前記第2電極の間に設けられた誘電体と、を備える薄膜キャパシタである。前記第2電極は、前記誘電体側から順に、第1金属層、中間層、及び、第2金属層をこの順に有する。前記第1金属層は金属元素M1を主成分とし、前記第2金属層は金属元素M1とは異なる金属元素M2を主成分とする。前記中間層は、前記第1金属層側から第2金属層側に向かって順に金属元素M2を主成分とする第2金属サブ層と金属元素M1を主成分とする第1金属サブ層とを有する積層構造を、1又は複数有する。
これによれば、第2電極の中間層が、金属元素M2を主成分とする第2金属サブ層と、金属元素M1を主成分とする第1金属サブ層との積層構造を有するので、加熱工程に曝された場合でも、第1金属層と第2金属層との間での金属元素M1と金属元素M2との相互の拡散を抑制でき、第2電極の特性の劣化を抑制できる。
ここで、金属元素M1は、Ni、Pd、Pt、Au、Ru、Rh及び、Irからなる群から選択されるいずれか1種の金属であり、金属元素M2は、Cu、Cr、Au、Ru、Rh、Ir、Mo、Ti及び、Wからなる群から選択されるいずれか1種の金属であることができる。
また、前記中間層は、2~10の前記積層構造を有することができる。少なすぎると原子の拡散抑制の効果が薄れ、多すぎると中間層の電気抵抗が増大する傾向がある。
また、前記第1金属サブ層及び前記第2金属サブ層の厚みがいずれも10~50nmであることができる。薄すぎると拡散抑制の効果が薄れ、厚すぎると金属サブ層内で相互拡散が起こり、電気抵抗(ESR等)抑制の効果が低下する傾向がある。
また、前記第1電極は、前記誘電体側から順に、前記第1金属層、前記中間層、及び、前期第2金属層をこの順に有することができる。
また、前記第1電極は、さらに、前記第1金属層と前記誘電体との間に、追加金属層を有する。
本発明にかかる薄膜キャパシタの製造方法は、誘電体を、金属元素M1を主成分とする第1ターゲット、及び、金属元素M2を主成分とする第2ターゲットに交互に近づける工程と、
前記交互に近づける工程中に、前記第1ターゲットから金属元素M1を放出させて前記誘電体上に第1金属層を形成する工程と、
前記交互に近づける工程中に、前記2ターゲットから金属元素M2を放出させると共に、前記第1ターゲットから金属元素M1を放出させて、前記第1金属層上に、金属元素M1を主成分とする第1金属サブ層と金属元素M2を主成分とする第2金属サブ層とを有する積層構造を1又は複数形成する工程と、
前記交互に近づける工程中に、前記2ターゲットから金属元素M2を放出させかつ前記第1ターゲットから金属元素M2を放出させないことにより、前記積層構造上に、金属元素M2を主成分とする第2金属層を形成する工程と、を備える。
熱が与えられてもESRが増大しにくい薄膜キャパシタ、及び、薄膜キャパシタの製造方法が提供される。
本発明の第1実施形態に係る薄膜キャパシタの概略断面図である。 図1の薄膜キャパシタの中間層の拡大断面図である。 本発明の第2実施形態に係る薄膜キャパシタの概略断面図である。 本発明の第3実施形態に係る薄膜キャパシタの概略断面図である。 本発明の第4実施形態に係る薄膜キャパシタの概略断面図である。 本発明の第5実施形態に係る薄膜キャパシタの概略断面図である。 本発明の実施形態にかかる薄膜キャパシタの製造方法を示す斜視図である。 第1ターゲットおよび第2ターゲットに与えられる電圧V1,V2の経時変化を示すグラフである。 実施例A1にかかる薄膜キャパシタの断面SEM像である。
以下、本発明の好適な実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、同一又は同等の要素については同一の符号を付す。また、上下左右の位置関係は図面に示す通りであるが、寸法の比率は図面に示すものに限定されない。また、説明が重複する場合にはその説明を省略する。
[第一実施形態]
(薄膜キャパシタ)
第一実施形態の薄膜キャパシタ100は、図1に示すように、第1電極10、第2電極、60及び、第1電極10及び第2電極60の間に設けられた誘電体20と、を備える。
第1電極10の厚みは0.01~100μmとすることができる。
第1電極10は、金属層であることができる。本明細書において、金属とは合金を含む。金属層の金属は、主成分としてNiを含有することが好ましい。Niの他に主成分となる金属の例は、Pd、Pt、Au、Ag、Cu、Wである。主成分とは、50at%以上の構成比率をいう。第1電極10は2層以上の金属層が積層された構造であってよい。第1電極10は、金属ではなく、例えば、LaNiO、NiOなどの導電性酸化物層であってもよい。第1電極10は、基板上に形成された膜の構造であってもよく、箔のような単体の構造であってもよい。
誘電体20の材料は、誘電体であればよいが、酸化物誘電体であることができる。なかでも、誘電率の大きいペロブスカイト型の酸化物誘電体であることが好ましく、チタン酸バリウム系の誘電体であることが特に好ましい。チタン酸バリウム系の誘電体は、Baサイトの一部をCa、Sr等のアルカリ土類金属原子で置換したものであってもよく、Tiサイトの一部をZr、Sn、Hf等の原子で置換したものであってもよい。さらに、これらの誘電体に希土類原子、Mn、V、Nb、Ta等の原子が添加されていてもよい。
誘電体20の膜厚は100nm~1000nmが好ましい。100nmよりも薄いと、薄膜キャパシタにDCバイアスを加えた場合に過度な電界強度が印加され、絶縁抵抗が劣化し、キャパシタとしての機能を果たさなくなる虞があるためである。一方、1000nmを超える場合、単位面積あたりのキャパシタの容量が減少してしまい、高容量なキャパシタを製造することが困難になるためである。
第2電極60は、誘電体20側から順に、第1金属層30、中間層40、及び、第2金属層50をこの順に有する。
第1金属層30は金属元素M1を主成分とする。第2金属層50は金属元素M2を主成分とする。第1金属層30の厚みは0.1~2μmとすることができる。第2金属層50の厚みは1~20μmとすることができる。
金属元素M1と金属元素M2とは、互いに異なる金属元素であれば特に限定されない。本明細書において、主成分とは、金属層の原子割合が50%を超えることを意味する。第1金属層30及び第2金属層50において、それぞれ金属元素M1及び金属元素M2を99at%以上含むことが好適である。
金属元素M1は、酸化物誘電体の還元により誘電体の特性を劣化させないようにする観点から、Ni、Pd、Pt、Au,Ru、Rh及び、Irからなる群から選択されるいずれか1種の金属であることが好適である。
金属元素M2は、導電性の観点から、Cu、Cr、Au、Ru、Rh、Ir、Mo、Ti及び、Wからなる群から選択されるいずれか1種の金属であることが好適である。
図2に示すように、中間層40は、第1金属層30側から第2金属層50側に向かって順に、金属元素M2を主成分とする第2金属サブ層40aと金属元素M1を主成分とする第1金属サブ層40bとを有する積層構造40mを1又は複数有する。
各第2金属サブ層40a及び各第1金属サブ層40bの厚みは、それぞれ、10~50nmとすることができる。第2金属サブ層40aの厚み、および、第1金属サブ層40bの厚みは、それぞれ、誘電体から遠い方が厚くなるなど、中間層40内において不均一であってもよい。
積層構造40mの数は、2以上とすることができ、10以下とすることができる。中間層40の厚みは、50~1000nmとすることができる。
第1金属サブ層40bの金属組成と第1金属層30の金属組成が互いに同一で、第2金属サブ層40aの金属組成と第2金属層50の金属組成が互いに同一であることができる。
(作用)
このような薄膜キャパシタ100によれば、第2電極60が、金属元素M1を主成分とする第1金属サブ層40bと、金属元素M2を主成分とする第2金属サブ層40aとの積層構造40mを有する中間層40を有するので、加熱工程に曝された場合でも、第1金属層30と第2金属層50との間での金属元素M1と金属元素M2との相互の拡散を抑制でき、第2電極60の電気抵抗の増大を抑制できる。これにより、信頼性が向上する。
[第2実施形態]
つづいて、図3を参照して、第2実施形態にかかる薄膜キャパシタ200について説明する。本実施形態にかかる薄膜キャパシタ200が、第1実施形態にかかる薄膜キャパシタ100と異なる点は、第1電極10のみである。本実施形態の第1電極10は、誘電体20側から順に、第1金属層30、中間層40、及び、第2金属層50をこの順に有する。
第1電極10における第1金属層30、中間層40、及び、第2金属層50は、第2電極60におけるものと同様とすることができる。各層の厚み、および金属元素M1,M2、あるいは、金属層の組成は、第2電極60の対応する層と同じでもよいが、第2電極60の対応する層と異なっていてもよい。
本実施形態によれば、さらに第1電極10が異種の金属の積層型である場合に、第1電極10においても熱処理後の電気抵抗の増大を抑制できる。
[第3実施形態]
つづいて、図4を参照して、第3実施形態にかかる薄膜キャパシタ300について説明する。本実施形態にかかる薄膜キャパシタ300が、第2実施形態にかかる薄膜キャパシタ200と異なる点は、第1電極10のみである。本実施形態の第1電極10は、第1金属層30と誘電体20との間に、追加金属層5を有する点である。追加金属層5の厚みは、0.1~10μmとすることができる。追加金属層5の構成元素は、Pt、Auなどの貴金属とすることができる。
本実施形態によれば、第2実施形態に比べて、さらに、相互拡散を抑制することができるという効果がある。
[第4実施形態]
つづいて、図5を参照して、第4実施形態にかかる薄膜キャパシタ400について説明する。本実施形態にかかる薄膜キャパシタ400が、第1実施形態にかかる薄膜キャパシタ100と異なる点は、第2電極60の上に、さらに、誘電体20、および、第2電極60を含む積層ユニットUが複数積層されている点である。トータルの積層ユニットUの数は、2~20とすることができる。
本実施形態によれば、熱処理後の電気抵抗の抑制効果により信頼性が高まる上に、キャパシタの積層化により高静電容量と素子の小型化とを両立できるという効果がある。
[第5実施形態]
つづいて、図6を参照して、第5実施形態にかかる薄膜キャパシタ500について説明する。本実施形態にかかる薄膜キャパシタ500が、第4実施形態にかかる薄膜キャパシタ400と異なる点は、第1電極10が、図3に示す第2実施形態の薄膜キャパシタ200の第1電極10のように、誘電体20側から順に、第1金属層30、中間層40、及び、第2金属層50を有する積層体である点である。
本実施形態によれば、熱処理後の電気抵抗のさらなる抑制効果により信頼性がより高まる上に、キャパシタの積層化により高静電容量と素子の小型化とを両立できるという効果がある。
[製造方法]
続いて、本実施形態に薄膜キャパシタの製造方法の一例を説明する。
ここでは、第1実施形態の薄膜キャパシタ100の製法について例示する。
まず、金属箔などを用いて第1電極10を用意する。次に、公知の方法を用いて、第1電極10上に、誘電体20を形成する。
誘電体20の形成方法は、公地の方法でよく、例えば、SolGel法、MOD法(MetalOrganic Decomposition)などの化学溶液を使用した方法であったり、MOCVD法、CVD法、スパッタリング、PLD法(Pulse Laser Deposition)などの気相法であったり、あるいは蒸着法であってもよい。
次に、誘電体20の上に第2電極60を形成する。ここでは、図7に示すようなカルーセル式のスパッタリング装置1000を用いる。
このスパッタリング装置1000は、回転体700、および、第1ターゲット710、および、第2ターゲット720を有する。
第1ターゲット710は金属元素M1を主成分とし、第2ターゲット720は金属元素M2を主成分とする。第1ターゲット710および第2ターゲット720は、回転体700の周面と対向する位置にそれぞれ配置されている。
回転体700の外周面には、上記で生産した、第1電極10および誘電体20を有する積層体SBを、誘電体20が表面に露出するように固定する。回転体700の外周面には、積層体SBを複数固定することができる。回転体700のAR方向への軸周りの回転により、誘電体20の表面は、金属元素M1を主成分とする第1ターゲット710の前、及び、金属元素M2を主成分とする第2ターゲット720の前に交互に近づけられ、交互にそれぞれと対向する。
次に、回転体700を一定速度で回転させながら、第1ターゲット710に対して、図8に示すように、スパッタリング用の電圧V1を与え、第1ターゲット710からM1元素を含む成分を放出させる。粗大なM1粒子の発生を抑制すべく、電圧V1は、ステップ状に上昇させることが好適である。V1の最大電圧に達した状態で、回転体700の回転を続ける。
これにより、第1ターゲット710に曝される誘電体20の表面に、第1ターゲット710から放出された金属元素M1を含む成分が繰り返し堆積し、誘電体20上に第1金属層30が形成される。第1金属層30の厚みは、スパッタリング時間により調整できる。
次に、回転体700の回転を維持し、かつ、第1ターゲットのスパッタリング用の電圧V1を維持した状態で、図8に示すように、第2ターゲット720のスパッタリング用の電圧V2の印可を開始する。粗大なM2粒子の発生を抑制すべく、電圧V2は、ステップ状に上昇させることが好適である。これにより、第2ターゲット720からM2元素を含む成分が放出される。
第1ターゲット710および第2ターゲット720の両方から各構成原子の放出が行われ、さらに、回転体700上に固定された第1金属層30の表面は、金属元素M1を主成分とする第1ターゲット710の前、及び、金属元素M2を主成分とする第2ターゲット720の前に交互に近づけられ、交互にそれぞれと対向する。したがって、第1金属層30の表面に、第1ターゲット710から放出された金属元素M1を含む成分が堆積する時間と、第2ターゲット720から放出された金属元素M2を含む成分が堆積する時間とが、交互に繰り返される。これにより、第1金属層30の上に、第2金属サブ層40aと、第1金属サブ層40bとを、第1金属層30側からこの順に有する積層構造40mが得られる。例えば、この工程で、回転体が2回転すると、積層構造40mが2つ形成される。
次に、回転体700の回転を維持し、かつ、第2ターゲット720のスパッタリング用の電圧V2を最大電圧とした状態で、第1ターゲットのスパッタリング用の電圧V1を0にする。これにより、積層構造40m上に、第2ターゲット720から放出されるM2元素を含む成分のみが堆積し、第2金属層50が形成される。
このような製法によれば、中間層40を容易に形成することができる。また、積層構造40mの数の制御も容易となる。また、第2ターゲットからの原子の放出を開始する際に、第1ターゲットからの原子の放出を維持していると、M2粒子の粗大粉の発生も抑制される。
なお、スパッタリング用の電圧V1,V2,および、回転体の回転速度などは適宜調節できる。例えば、回転体700の回転速度は、0.1~5rpmとすることができる。
本発明は上記実施形態に限定されず、様々な変形態様が可能である。例えば、薄膜キャパシタの平面形状に特に限定はない。
また、薄膜キャパシタの製造は、カルーセル型でなく、ロードロック式、クラスター式等のマルチターゲット型スパッタリング装置で行うことも可能である。
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
(実施例A1)
第1電極10として厚み28μmのNi箔を用意した。第1電極10の上に、誘電体20として600nmのチタン酸バリウム層を形成した。上述した図7のようなカルーセル型のスパッタリング装置を用いて、第1金属層30、中間層40、および、第2金属層50を有する第2電極60を形成した。
第1金属層30の材料としてNi、第2金属層50の材料としてCuを用いた。第1金属層30の厚みを500nm、第1金属サブ層40bおよび第2金属サブ層40aの厚みを20nm、積層構造40mの数を4、第2金属層50の厚みを2000nmとした。薄膜キャパシタの平面形状は、1000μm×500μmとした。薄膜キャパシタの断面SEM像を図9に示す。
(比較例A1)
中間層40を形成しない以外は、実施例A1と同様として、比較例1の薄膜キャパシタを得た。
(評価)
各薄膜キャパシタについて、窒素雰囲気中、ピーク温度260℃、処理時間5秒間でリフロー処理した後、各薄膜キャパシタについて、SRF(自己共振周波数)におけるESR(等価直列抵抗)を測定した。実施例A1のESRは42.34mΩ、比較例A1のESRは55.11mΩであった。
(実施例B1~B3)
第1金属サブ層40bおよび第2金属サブ層40aの厚みをすべて10nmとし、積層構造40mの数を順に、1、4、8とする以外は、実施例A1と同様とした。
ESRは、それぞれ、47.5mΩ、41.4mΩ、53.3mΩであった。
(実施例C1~C2)
第1金属サブ層40bおよび第2金属サブ層40aの厚みをすべて30nmとし、積層構造40mの数を順に、1、4とする以外は、実施例A1と同様とした。
ESRは、それぞれ、50.2mΩ、44.3mΩであった。
(実施例D1)
第1金属サブ層40bおよび第2金属サブ層40aの厚みをすべて50nmとし、積層構造40mの数を順に、4とする以外は、実施例A1と同様とした。
ESRは、53.3mΩであった。
中間層40を設けることにより、設けない場合に比べて、熱処理後の薄膜キャパシタのESRの増加を抑制できた。
5…追加金属層、10…第1電極、20…誘電体、60…第2電極、30…第1金属層、40…中間層、50…第2金属層、40a…第2金属サブ層、40b…第1金属サブ層、40m…積層構造、100,200,300,400,500…薄膜キャパシタ。

Claims (6)

  1. 第1電極、第2電極、及び、前記第1電極及び前記第2電極の間に設けられた誘電体と、を備える薄膜キャパシタであって、
    前記第2電極は、前記誘電体側から順に、第1金属層、中間層、及び、第2金属層をこの順に有し、
    前記第1金属層は金属元素M1を主成分とし、
    前記第2金属層は金属元素M1とは異なる金属元素M2を主成分とし、
    前記中間層は、前記第1金属層側から第2金属層側に向かって順に金属元素M2を主成分とする第2金属サブ層と金属元素M1を主成分とする第1金属サブ層とを有する積層構造を、1又は複数有し、
    金属元素M1は、Ni、Pd、Pt、Au、Ru、Rh及び、Irからなる群から選択されるいずれか1種の金属であり、
    金属元素M2は、Cu、Cr、Au、Ru、Rh、Ir、Mo、Ti及び、Wからなる群から選択されるいずれか1種の金属であり、
    (ただし、金属元素M1がPt、かつ、金属元素M2がTiである組み合わせを除く)
    薄膜キャパシタ。
  2. 前記中間層は、2~10の前記積層構造を有する、請求項1記載の薄膜キャパシタ。
  3. 前記第1金属サブ層及び前記第2金属サブ層の厚みがいずれも10~50nmである、請求項1又は2に記載の薄膜キャパシタ。
  4. 前記第1電極は、前記誘電体側から順に、前記第1金属層、前記中間層、及び、前記第2金属層をこの順に有する、請求項1~のいずれか1項記載の薄膜キャパシタ。
  5. 前記第1電極は、さらに、前記第1金属層と前記誘電体との間に、追加金属層を有する、請求項記載の薄膜キャパシタ。
  6. 誘電体を、金属元素M1を主成分とする第1ターゲット、及び、金属元素M2を主成分とする第2ターゲットに交互に近づける工程と、
    前記交互に近づける工程中に、前記第1ターゲットから金属元素M1を放出させて前記誘電体上に第1金属層を形成する工程と、
    前記交互に近づける工程中に、前記2ターゲットから金属元素M2を放出させると共に、前記第1ターゲットから金属元素M1を放出させて、前記第1金属層上に、金属元素M1を主成分とする第1金属サブ層と金属元素M2を主成分とする第2金属サブ層とを有する積層構造を1又は複数形成する工程と、
    前記交互に近づける工程中に、前記2ターゲットから金属元素M2を放出させて、前記1ターゲットから金属元素M1を放出させないことにより、前記積層構造上に、金属元素M2を主成分とする第2金属層を形成する工程と、を備える、請求項1~5のいずれか一項に記載の薄膜キャパシタの製造方法。
JP2018056591A 2018-03-23 2018-03-23 薄膜キャパシタ、及び薄膜キャパシタの製造方法 Active JP7056290B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018056591A JP7056290B2 (ja) 2018-03-23 2018-03-23 薄膜キャパシタ、及び薄膜キャパシタの製造方法
US16/359,149 US10943738B2 (en) 2018-03-23 2019-03-20 Thin film capacitor, and method of producing thin film capacitor
US17/166,528 US11443900B2 (en) 2018-03-23 2021-02-03 Thin film capacitor, and method of producing thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018056591A JP7056290B2 (ja) 2018-03-23 2018-03-23 薄膜キャパシタ、及び薄膜キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2019169622A JP2019169622A (ja) 2019-10-03
JP7056290B2 true JP7056290B2 (ja) 2022-04-19

Family

ID=67983744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018056591A Active JP7056290B2 (ja) 2018-03-23 2018-03-23 薄膜キャパシタ、及び薄膜キャパシタの製造方法

Country Status (2)

Country Link
US (2) US10943738B2 (ja)
JP (1) JP7056290B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056290B2 (ja) * 2018-03-23 2022-04-19 Tdk株式会社 薄膜キャパシタ、及び薄膜キャパシタの製造方法
JP7472004B2 (ja) 2020-11-30 2024-04-22 Tdk株式会社 薄膜キャパシタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203585A1 (ja) 2015-06-17 2016-12-22 株式会社シンクロン 成膜方法及び成膜装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JPH0687492B2 (ja) * 1990-03-07 1994-11-02 日本電気株式会社 薄膜コンデンサ及びその製造方法
US5262920A (en) * 1991-05-16 1993-11-16 Nec Corporation Thin film capacitor
JP3016353B2 (ja) * 1996-01-25 2000-03-06 日本電気株式会社 薄膜回路素子およびその製造方法
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
JP4952332B2 (ja) 2006-10-20 2012-06-13 日立化成工業株式会社 キャパシタ層形成材およびその製造方法ならびにプリント配線板
US20110005817A1 (en) * 2008-03-31 2011-01-13 Mitsui Mining & Smelting Co., Ltd. Capacitor-forming material and printed wiring board provided with capacitor
JP2010027948A (ja) 2008-07-23 2010-02-04 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法
KR101079382B1 (ko) * 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6015159B2 (ja) * 2012-06-22 2016-10-26 Tdk株式会社 薄膜コンデンサ
JP6520085B2 (ja) * 2014-12-05 2019-05-29 Tdk株式会社 薄膜キャパシタ
JP6433592B2 (ja) * 2015-06-17 2018-12-05 富士フイルム株式会社 積層フィルムおよび積層フィルムの製造方法
JP6641872B2 (ja) * 2015-10-15 2020-02-05 Tdk株式会社 電子デバイスシート
US10446320B2 (en) * 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer
JP2018037473A (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP6750462B2 (ja) * 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板
KR20180056030A (ko) * 2016-11-18 2018-05-28 삼성전기주식회사 박막 커패시터
KR101963283B1 (ko) * 2017-02-10 2019-03-28 삼성전기주식회사 커패시터 부품
JP6862886B2 (ja) * 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
TWI665692B (zh) * 2017-08-11 2019-07-11 鈺邦科技股份有限公司 多層式堆疊結構的製作設備以及薄膜電容器的製作方法
JP7063027B2 (ja) * 2018-03-19 2022-05-09 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP7056290B2 (ja) * 2018-03-23 2022-04-19 Tdk株式会社 薄膜キャパシタ、及び薄膜キャパシタの製造方法
JP6954208B2 (ja) * 2018-03-30 2021-10-27 Tdk株式会社 薄膜キャパシタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203585A1 (ja) 2015-06-17 2016-12-22 株式会社シンクロン 成膜方法及び成膜装置

Also Published As

Publication number Publication date
US10943738B2 (en) 2021-03-09
US20210159019A1 (en) 2021-05-27
US20190295774A1 (en) 2019-09-26
US11443900B2 (en) 2022-09-13
JP2019169622A (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
US12027315B2 (en) Multilayer capacitor
US10475582B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2018067566A (ja) 積層セラミックコンデンサ及びその製造方法
US8218287B2 (en) Thin-film device
JP6015159B2 (ja) 薄膜コンデンサ
US11443900B2 (en) Thin film capacitor, and method of producing thin film capacitor
US9431474B2 (en) Metal-insulator-metal stack and method for manufacturing the same
US9153380B2 (en) Shapeable short circuit resistant capacitor
JP2018063989A (ja) 薄膜キャパシタ
JP2020027931A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027929A (ja) 積層セラミックキャパシタ及びその製造方法
CN106688066A (zh) 具有钙钛矿电介质的卷起电容器及生产其的工艺
US10395842B2 (en) Thin film capacitor and manufacturing method thereof
JP5512634B2 (ja) セラミック電子部品用多層薄膜フィルム及びその製造方法
JP2018206839A (ja) 薄膜コンデンサ
JP6858217B2 (ja) 積層セラミックコンデンサの製造方法
JP7215459B2 (ja) 積層型電子部品
KR101558287B1 (ko) 커패시터용 유전체 필름 및 이를 이용한 고에너지밀도 커패시터 제조 방법
JP5267225B2 (ja) 誘電体素子の製造方法
WO2015198882A1 (ja) Pzt薄膜積層体及びpzt薄膜積層体の製造方法
KR20230082068A (ko) 멀티레벨 스위칭 특성을 갖는 멤리스터 및 그 제조 방법
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法
JPH05114532A (ja) 積層コンデンサ
JP2019179804A (ja) キャパシタ及びキャパシタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220321

R150 Certificate of patent or registration of utility model

Ref document number: 7056290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150