JP2018063989A - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP2018063989A
JP2018063989A JP2016200164A JP2016200164A JP2018063989A JP 2018063989 A JP2018063989 A JP 2018063989A JP 2016200164 A JP2016200164 A JP 2016200164A JP 2016200164 A JP2016200164 A JP 2016200164A JP 2018063989 A JP2018063989 A JP 2018063989A
Authority
JP
Japan
Prior art keywords
hole
thin film
electrode layer
layer
film capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016200164A
Other languages
English (en)
Inventor
寛史 ▲高▼▲崎▼
寛史 ▲高▼▲崎▼
Hiroshi Takasaki
聖啓 平岡
Masahiro Hiraoka
聖啓 平岡
仁 齊田
Hitoshi Saida
仁 齊田
吉田　健一
Kenichi Yoshida
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016200164A priority Critical patent/JP2018063989A/ja
Priority to US15/725,571 priority patent/US10529495B2/en
Publication of JP2018063989A publication Critical patent/JP2018063989A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates

Abstract

【課題】電極層間がショートすることを抑制することが可能な薄膜キャパシタを提供する。【解決手段】薄膜キャパシタ１００は、電極層１、３、５、７と誘電体層２、４、６とが交互に積層されたキャパシタ部１０であって、当該電極層まで延びる孔部１１、１２、１３、１４を有するキャパシタ部１０を備える。キャパシタ部１０の積層面Ｐと直交し、孔部１１、１２、１３、１４を通る断面において、当該孔部の側面は、積層面Ｐと交差する方向に延びる基準線Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６に沿って延び、誘電体層２、４、６は、当該孔部側に向かって基準線Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６まで延び、電極層３、５、７の側面３ｅ、５ｅ、７ｅと当該基準線との間にはギャップＧ３、Ｇ５、Ｇ７が形成されている。【選択図】図２

Description

本発明は、薄膜キャパシタに関する。
薄膜キャパシタは、電極層と誘電体層とが交互に複数回積層されたキャパシタ部を有する。当該キャパシタには、上面から内部の各電極層に至る孔部が形成されており、当該孔部に各電極層に電圧を印加するための引き出し電極が形成されている。
国際公開第２００９／０７８２２５号
薄膜キャパシタの大容量化を図るためには、キャパシタ部において、一対の電極層に挟まれている誘電体層を薄層化する必要がある。しかし、誘電体層を薄層化すると、当該誘電体層の上下の電極層間の距離が近づく。すると、孔部に隣接する当該誘電体層の側面に導電材料が付着するなどの理由により、当該上下の電極層間がショートする可能性が高くなってしまう。これにより、従来の薄膜キャパシタでは、特性不良を防ぎつつ大容量化を図ることが難しかった。
本発明は上述の課題に鑑みてなされたものであり、電極層間がショートすることを抑制することが可能な薄膜キャパシタを提供することを目的とする。
上述の課題を解決するため、本発明に係る薄膜キャパシタは、少なくとも一つの誘電体層が一対の電極層に積層方向に挟まれるように、電極層と誘電体層とが交互に積層されたキャパシタ部であって、当該キャパシタ部の最上面から上記一対の電極層のうち積層方向下方側の電極層まで延びる孔部を有するキャパシタ部を備え、キャパシタ部の積層面と直交し、上記孔部を通る断面において、上記孔部の側面は、積層面と交差する方向に延びる基準線に沿って延び、上記少なくとも一つの誘電体層は、上記孔部側に向かって基準線まで延び、上記一対の電極層の少なくとも一方の上記孔部側の側面と基準線との間にはギャップが形成されている。
本発明に係る薄膜キャパシタによれば、一対の電極層の少なくとも一方の上記孔部側の側面と基準線との間にはギャップが形成されているため、このようなギャップが形成されていない場合と比較して、当該一対の電極層間をショートさせる際に導通させるべき距離が長くなる。そのため、当該一対の電極層間がショートすることを抑制することができる。
さらに、本発明に係る薄膜キャパシタでは、上記断面において、上記ギャップの面積は、０．００２５μｍ２以上、２．５μｍ２以下であることが好ましい。当該面積が０．００２５μｍ２以上であることにより、当該一対の電極層間をショートさせる際に導通させるべき距離が十分に長くなる。これにより、当該一対の電極層間がショートすることを、より抑制することができる。また、当該面積が２．５μｍ２以下であることにより、上記ギャップ上の誘電体層の端部の支持が不十分になることに起因して当該端部が変形することを抑制することができる。
さらに、本発明に係る薄膜キャパシタにおいて、上記一対の電極層の上記少なくとも一方の上記孔部側の側面は、上記ギャップ側に向かって凸形状又は凹形状を有することが好ましい。これにより、電極層の端面の表面積が拡大され、誘電体層等の絶縁体材料に対する電界集中を防ぐという効果がある。
さらに、本発明に係る薄膜キャパシタは、上記断面において、基準線に沿って上記孔部内に設けられた絶縁材料からなる保護層をさらに有し、当該保護層は、上記ギャップ内に存在しないことが好ましい。このような保護層によって、孔部に隣接する誘電体層及び電極層の側面が保護されるため、電極層間がショートすることを、より抑制することができる。また、当該保護層が上記ギャップ内に存在しないため、電歪に起因して誘電体内部に生じやすい電流の発生箇所が、構造的に脆弱な誘電体層の端部から離間され、電極層間のショート発生の確率を更に低下させることができるという効果がある。
さらに、本発明に係る薄膜キャパシタは、上記断面において、基準線に沿って上記孔部内に設けられた絶縁材料からなる保護層をさらに有し、当該保護層は、上記ギャップ内にも存在することが好ましい。このような保護層によって、孔部に隣接する誘電体層及び電極層の側面が保護されるため、電極層間がショートすることを、より抑制することができる。また、当該保護層が上記ギャップ内に存在するため、上記ギャップ上の電極層の端部の支持が不十分になることに起因して当該端部が変形することを抑制することができる。
本発明によれば、電極層間がショートすることを抑制することが可能な薄膜キャパシタが提供される。
第１実施形態の薄膜キャパシタの断面図である。 キャパシタ部の断面図である。 第２実施形態の薄膜キャパシタの断面図である。 内部電極層の側面の他の態様の例を示す断面図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
（第１実施形態）
本発明の第１実施形態に係る薄膜キャパシタについて説明する。図１は、第１実施形態の薄膜キャパシタの断面図である。図１に示すように、本実施形態に係る薄膜キャパシタ１００は、キャパシタ部１０と、保護層２１と、絶縁層２５と、引き出し電極３１、３３と、備える。
キャパシタ部１０は、電極層と誘電体層とが交互に積層されて形成されている。即ち、下部電極層１、誘電体層２、内部電極層３、誘電体層４、内部電極層５、誘電体層６、上部電極層７がこの順に積層されてキャパシタ部１０を構成する。誘電体層２は、下部電極層１及び内部電極層３によって積層方向に挟まれてキャパシタを構成している。同様に、誘電体層４は、内部電極層３、５によって積層方向に挟まれてキャパシタを構成し、誘電体層６は、内部電極層５及び上部電極層７によって積層方向に挟まれてキャパシタを構成している。
なお、図１は、キャパシタ部１０の積層面（キャパシタ部１０の積層方向と直交する平面）と直交し、後述の孔部１１、１２、１３、１４（図２参照）を通るという条件を満たす、薄膜キャパシタ１００の断面を示している。
下部電極層１、内部電極層３、内部電極層５、上部電極層７は、それぞれ、導電材料で構成され、例えばＮｉ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｒ、Ｔｉ、Ｗ、Ａｌ又はこれらの２つ以上の合金等の金属材料で構成される。下部電極層１、内部電極層３、内部電極層５、上部電極層７のキャパシタ部１０の積層方向の厚さは、それぞれ、例えば５０ｎｍ以上、 １０００ｎｍ以下とすることができる。
誘電体層２、４、６は、それぞれ、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（Ｓｒ１−ＸＢａＸ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、ＡサイトとＢサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層２，４，６の特性制御のため、誘電体層２，４，６に適宜、副成分として添加物質が含有されていてもよい。誘電体層２、４、６のキャパシタ部１０の積層方向の厚さは、それぞれ、例えば５０ｎｍ以上、１０００ｎｍ以下とすることができる。
続いて、図２を参照して、キャパシタ部１０の構成の詳細を説明する。図２は、キャパシタ部の断面図であり、図１に示す薄膜キャパシタ１００のうちキャパシタ部１０のみを示した図である。図２に示すように、キャパシタ部１０は、孔部１１、１２、１３、１４を有する。
孔部１１は、キャパシタ部１０の最上面（本実施形態では、上部電極層７の表面７Ｓ）から内部電極層５まで、キャパシタ部１０の積層方向に沿って延びている。孔部１２は、上部電極層７の表面７Ｓから内部電極層３まで、キャパシタ部１０の積層方向に沿って延びている。孔部１３、１４は、上部電極層７の表面７Ｓから下部電極層１まで、キャパシタ部１０の積層方向に沿って延びている。
孔部１１、１２、１３、１４は、例えば、中心軸がキャパシタ部１０の積層方向に沿った逆切頭円錐形状又は円柱形状を有する。孔部１１、１２、１３、１４が、これらのいずれかの形状を有する場合、図１及び図２は、例えば孔部１１、１２、１３、１４の略中心軸を通るキャパシタ部１０の断面を示している。
図２に示すように、当該断面において孔部１３の側面は、キャパシタ部１０の積層面Ｐと交差する方向に延びる基準線Ｓ１に沿って延びる。同様に、孔部１１の２つの側面は、それぞれ積層面Ｐと交差する方向に延びる基準線Ｓ２、Ｓ３に沿って延び、孔部１２の２つの側面は、それぞれ積層面Ｐと交差する方向に延びる基準線Ｓ４、Ｓ５に沿って延び、孔部１４は、積層面Ｐと交差する方向に延びる基準線Ｓ６に沿って延びる。
当該断面において、基準線Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６は、それぞれ実質的に直線状である。基準線Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６がそれぞれ積層面Ｐと成す角度θＳ１、θＳ２、θＳ３、θＳ４、θＳ５、θＳ６は、９０度又は鋭角であり、例えば
１５度以上、９０度以下とすることができる。角度θＳ１、θＳ２、θＳ３、θＳ４、θＳ５、θＳ６は、全て略同一の角度であってもよいし、これらの一部又は全てが互いに異なる角度であってもよい。
また、角度θＳ１、θＳ２、θＳ３、θＳ４、θＳ５、θＳ６は、略９０度であることが好ましい。何故なら、キャパシタ部１０の各層の対向面積を大きく保つことができ、キャパシタ部１０のキャパシタンスが大きくなるからである。
図２に示すように、孔部１１に着目すると、誘電体層６は孔部１１に向かって積層面Ｐ方向に沿って基準線Ｓ２及び基準線Ｓ３まで延びている。即ち、図２に示す断面において、誘電体層６の孔部１１に面する側面は、基準線Ｓ２及び基準線Ｓ３に実質的に沿って延びている。孔部１２に着目すると、誘電体層４及び誘電体層６は、それぞれ孔部１２に向かって積層面Ｐ方向に沿って基準線Ｓ４及び基準線Ｓ５まで延びている。即ち、図２に示す断面において、誘電体層４、６の孔部１２に面する側面は、基準線Ｓ４及び基準線Ｓ５に実質的に沿って延びている、又は、当該側面のうち、誘電体層４、６の１／２の厚みに対応する位置を結んだ線は、基準線Ｓ４及び基準線Ｓ５に実質的に沿って延びている。孔部１３に着目すると、誘電体層２、誘電体層４、及び誘電体層６は、それぞれ孔部１３に向かって積層面Ｐ方向に沿って基準線Ｓ１まで延びている。即ち、図２に示す断面において、誘電体層２、４、６の孔部１３に面する側面は、基準線Ｓ１に実質的に沿って延びている、又は、当該側面のうち、誘電体層２、４、６の１／２の厚みに対応する位置を結んだ線は、基準線Ｓ１に実質的に沿って延びている。孔部１４に着目すると、誘電体層２、誘電体層４、及び誘電体層６は、それぞれ孔部１４に向かって積層面Ｐ方向に沿って基準線Ｓ６まで延びている。即ち、図２に示す断面において、誘電体層２、４、６の孔部１４に面する側面は、基準線Ｓ６に実質的に沿って延びている、又は、当該側面のうち、誘電体層２、４、６の１／２の厚みに対応する位置を結んだ線は、基準線Ｓ６に実質的に沿って延びている。
また、孔部１１に着目すると、上部電極層７は、孔部１１に向かって積層面Ｐ方向に沿って基準線Ｓ２及び基準線Ｓ３の手前まで延びているため、上部電極層７の孔部１１側の２つの側面７ｅと基準線Ｓ２及び基準線Ｓ３との間には、それぞれギャップＧ７が形成されている。孔部１２に着目すると、内部電極層５及び上部電極層７は、孔部１２に向かって積層面Ｐ方向に沿って基準線Ｓ４及び基準線Ｓ５の手前まで延びているため、内部電極層５の孔部１２側の２つの側面５ｅと基準線Ｓ４及び基準線Ｓ５との間には、それぞれギャップＧ５が形成されており、上部電極層７の孔部１２側の２つの側面７ｅと基準線Ｓ４及び基準線Ｓ５との間には、それぞれギャップＧ７が形成されている。
また、孔部１３及び孔部１４に着目すると、内部電極層３、内部電極層５及び上部電極層７は、孔部１３及び孔部１４に向かって積層面Ｐ方向に沿って基準線Ｓ１及び基準線Ｓ６の手前まで延びているため、内部電極層３の孔部１３及び孔部１４側の２つの側面３ｅと基準線Ｓ１及び基準線Ｓ６との間には、それぞれギャップＧ３が形成されており、内部電極層５の孔部１３及び孔部１４側の２つの側面５ｅと基準線Ｓ１及び基準線Ｓ６との間には、それぞれギャップＧ５が形成されており、上部電極層７の孔部１３及び孔部１４側の２つの側面７ｅと基準線Ｓ１及び基準線Ｓ６との間には、それぞれギャップＧ７が形成されている。
本実施形態では、図２に示す断面において、内部電極層３、内部電極層５、及び上部電極層７の側面３ｅ、５ｅ、７ｅは、それぞれ対応する孔部１１、１２、１３、１４側に向かって凸形状を有する。また、側面３ｅ、５ｅ、７ｅから、それぞれ対応する基準線Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６までの積層面Ｐ方向に沿った最大距離（側面３ｅ、５ｅ、７ｅの対応する基準線Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６からの積層面Ｐ方向に沿った最大凹み量）は、例えば０．０５μｍ以上、５μｍ以下である。
これらの最大距離は、全て略同一の距離であってもよいし、これらの一部又は全てが互いに異なる距離であってもよい。また、上部電極層７の側面７ｅの上記最大凹み量は、内部電極層５及び内部電極層３の側面５ｅ、３ｅの上記最大凹み量よりも大きいことが好ましい。何故なら、電歪に起因して誘電体内部に生じやすい電流の発生箇所が、凹みによって構造的に脆弱な誘電体層の端部から離間されるため、電極層間のショート発生の確率を更に低下させることができるという効果が生じるところ、当該効果は、キャパシタ部１０において特に先端効果によって電界の集中が生じやすい上部電極層７の側で顕著だからである。
続いて、図１を再び参照して、薄膜キャパシタ１００の他の要素について説明する。保護層２１は、キャパシタ部１０を覆うように当該キャパシタ部１０の形状に略沿って設けられており、キャパシタ部１０のうち、孔部１１、１２、１３、１４の側面及び底面に隣接する領域、上部電極層７の表面７Ｓ、及び、下部電極層１の露出表面を覆う部分を有する。
保護層２１のうち、孔部１１、１２、１３、１４の側面に隣接するキャパシタ部１０の領域を覆う部分は、それぞれ基準線Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ１に沿って延びる。保護層２１は、ＳｉＯ２等の絶縁材料で構成され、誘電体層２、４、６のいずれかと同一の材料で構成されていてもよいし、異なる材料で構成されていてもよい。保護層２１の厚さは、例えば０．５μｍ以上、５μｍ以下とすることができる。
また、絶縁層２５は、キャパシタ部１０及び保護層２１を埋め込むように形成されている。絶縁層２５は、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の絶縁材料で構成される。絶縁層２５の上面は、略平坦となっている。本実施形態では、保護層２１は、ギャップＧ３、Ｇ５、Ｇ７内には設けられていない。
また、絶縁層２５上には、引き出し電極３１、３３が互いに積層面Ｐ方向に離間して設けられている。引き出し電極３１、３３は、それぞれ、導電材料で構成され、例えばＮｉ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｒ、Ｔｉ、Ｗ、Ａｌ又はこれらの２つ以上の合金等の金属材料で構成される。
引き出し電極３１は、下部電極層１及び内部電極層５と電気的に接続されている。具体的には、引き出し電極３１の一部は、キャパシタ部１０の積層方向に延びるように孔部１３内に設けられており、当該一部は、絶縁層２５に設けられた貫通孔ｋ１及び保護層２１に設けられた貫通孔ｈ１を通って下部電極層１と接している。引き出し電極３１の他の一部は、キャパシタ部１０の積層方向に延びるように孔部１１内に設けられており、当該一部は、絶縁層２５に設けられた貫通孔ｋ５及び保護層２１に設けられた貫通孔ｈ５を通って内部電極層５と接している。
また、引き出し電極３３は、内部電極層３及び上部電極層７と電気的に接続されている。具体的には、引き出し電極３３の一部は、キャパシタ部１０の積層方向に延びるように孔部１２内に設けられており、当該一部は、絶縁層２５に設けられた貫通孔ｋ３及び保護層２１に設けられた貫通孔ｈ３を通って内部電極層３と接している。引き出し電極３３の他の一部は、キャパシタ部１０の積層方向に延びるように上部電極層７上に設けられており、当該一部は、絶縁層２５に設けられた貫通孔ｋ７及び保護層２１に設けられた貫通孔ｈ７を通って上部電極層７と接している。
次に、本実施形態に係る薄膜キャパシタ１００の製造方法の例について説明する。薄膜キャパシタ１００の製造においては、例えば、最初に下部電極層１となるべき金属箔上に、誘電体層２、内部電極層３、誘電体層４、内部電極層５、誘電体層６、上部電極層７となるべき層をこの順に、例えばスパッタリング法によって積層してキャパシタ部１０となるべき積層体を形成する（積層体形成工程）。当該工程に代えて、基板上に、下部電極層１、誘電体層２、内部電極層３、誘電体層４、内部電極層５、誘電体層６、上部電極層７となるべき層をこの順に例えばスパッタリング法によって積層してキャパシタ部１０となるべき積層体を形成してもよい。
次に、当該積層体の表面のうち、孔部１１に対応する領域以外をマスクで覆った後に当該積層体をドライエッチングすることにより、当該積層体に孔部１１を形成する。続いて、同様の工程によって、当該積層体に孔部１２、１３、１４を形成する（孔部形成工程）。続いて、例えばプラズマＣＶＤ法によって、当該積層体を覆うように当該積層体の形状に略沿って保護層２１を形成する（保護層形成工程）。
次に、当該積層体を構成する各層が結晶化するように、当該積層体の焼成処理（例えば８７５℃で１時間程度）を行う（焼成工程）。これにより、キャパシタ部１０が形成される。焼結処理の際、内部電極層３、内部電極層５、上部電極層７を、誘電体層２、４、６よりも大きく縮ませることにより、ギャップＧ３、Ｇ５、Ｇ７を形成する。
この焼結処理の条件（焼結温度、昇温速度、降温速度など）、及び、キャパシタ部１０の各層を構成する材料の種類等を適切に選択することにより、ギャップＧ３、Ｇ５、Ｇ７の大きさ、及び、内部電極層３、内部電極層５、上部電極層７の側面３ｅ、５ｅ、７ｅの形状を制御することができる。一般的には、この焼結処理の際の昇温速度が小さい程、ギャップＧ３、Ｇ５、Ｇ７を大きくすることができる。
焼成処理の後、例えばスピンコート法によって、キャパシタ部１０及び保護層２１を埋め込むように絶縁層２５を形成する（絶縁層形成工程）。そして、
例えば反応性イオンエッチング法によって、絶縁層２５及び保護層２１をエッチングして貫通孔ｋ１、ｋ３、ｋ５、ｋ７及び貫通孔ｈ１、ｈ３、ｈ５、ｈ７を形成し（貫通孔形成工程）、例えばめっき法によって、引き出し電極３１及び引き出し電極３３を形成し（引き出し電極形成工程）、必要に応じてダイシング等によって個別に素子化を行うことにより、薄膜キャパシタ１００が完成する
上述のような本実施形態に係る薄膜キャパシタ１００によれば、内部電極層３、内部電極層５、及び上部電極層７の孔部１１、１２、１３、１４側の側面３ｅ、５ｅ、７ｅと、基準線Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６との間にはギャップＧ３、Ｇ５、Ｇ７が形成されているため（図２参照）、このようなギャップが形成されていない場合と比較して、誘電体層２、４、６を積層方向に挟む一対の電極層（下部電極層１及び内部電極層３、内部電極層３及び内部電極層５、内部電極層５及び上部電極層７）間をショートさせる際に導通させるべき領域の距離が長くなる。そのため、当該一対の電極層間がショートすることを抑制することができる。
また、本実施形態に係る薄膜キャパシタ１００では、図１、２に示す断面において、上記ギャップＧ３、Ｇ５、Ｇ７の面積は、０．００２５μｍ２以上、２．５μｍ２以下であることが好ましい。当該面積が０．００２５μｍ２以上であることにより、当該一対の電極層間をショートさせる際に導通させるべき距離が十分に長くなる。これにより、当該一対の電極層間がショートすることを、より抑制することができる。また、当該面積が２．５μｍ２以下であることにより、上記ギャップＧ３、Ｇ５、Ｇ７上の誘電体層４、６の端部の支持が不十分になることに起因して当該端部が変形することを抑制することができる。
また、本実施形態に係る薄膜キャパシタ１００において、内部電極層３、内部電極層５、及び上部電極層７の側面３ｅ、５ｅ、７ｅは、それぞれ対応する孔部１１、１２、１３、１４側に向かって凸形状を有するため（図２参照）、内部電極層３、５及び上部電極層７の端面の表面積が拡大されることにより、カバー層２１や誘電体層２、４、６の方向への電界集中を防ぎ、電極層間のショート発生の確率を更に低下させることができるという効果を有する。
さらに、本実施形態に係る薄膜キャパシタは、図１、２に示す断面において、基準線Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６に沿って孔部１１、１２、１３、１４内に設けられた部分を有する保護層２１をさらに有し、保護層２１は、Ｇ３、Ｇ５、Ｇ７内に存在しない（図１、２参照）。このような保護層２１によって、孔部１１、１２、１３、１４に隣接する誘電体層２、４、６及び内部電極層３、５、７の側面が保護されるため、一対の電極層間がショートすることを、より抑制することができる。また、保護層２１がＧ３、Ｇ５、Ｇ７内に存在しないため、電歪に起因して誘電体内部に生じやすい電流の発生箇所が、構造的に脆弱な誘電体層の端部から離間されるため、電極層間のショート発生の確率を更に低下させることができるという効果がある。
（第２実施形態）
次に、本発明の第１実施形態に係る薄膜キャパシタについて説明する。図３は、第２実施形態の薄膜キャパシタの断面図であり、第１実施形態の薄膜キャパシタ１００の図１に示す断面図に対応する。
図３に示す本実施形態の薄膜キャパシタ２００は、キャパシタ部１０を覆うように設けられた保護層の構成において、第１実施形態の薄膜キャパシタ１００と相違する。即ち、本実施形態の保護層２３は、ギャップＧ３、Ｇ５、Ｇ７内にも設けられている。具体的には、保護層２３のうち、孔部１１、１２、１３、１４の側面を覆う部分は、それぞれ基準線Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ１に沿って延びると共に、ギャップＧ３、Ｇ５、Ｇ７内にも設けられている。また、保護層２３の表面は、ギャップＧ３、Ｇ５、Ｇ７の形状に対応した凹凸形状を有する。
本実施形態の薄膜キャパシタ２００の製造方法は、第１実施形態の薄膜キャパシタ１００の製造方法において、保護層形成工程と焼成工程の順序を入れ替えたものに相当する。即ち、本実施形態の薄膜キャパシタ２００は、第１実施形態の薄膜キャパシタ１００の製造方法における各工程を、積層体形成工程、孔部形成工程、焼成工程、保護層形成工程、絶縁層形成工程、引き出し電極形成工程の順に行うことによって、製造することができる。
本実施形態に係る薄膜キャパシタ２００によれば、第１実施形態に係る薄膜キャパシタ１００と同様の理由に基づき、誘電体層を積層方向に挟む一対の電極層間がショートすることを抑制することができる。
さらに、本実施形態に係る薄膜キャパシタ２００によれば、保護層２３によって、孔部１１、１２、１３、１４に隣接する誘電体層２、４、６及び下部電極層１、内部電極層３、５、上部電極層７の側面が保護されるため、誘電体層を積層方向に挟む一対の電極層間がショートすることを、より抑制することができる。また、保護層２３がギャップＧ３、Ｇ５、Ｇ７内に存在するため、ギャップＧ３、Ｇ５、Ｇ７上の内部電極層３、内部電極層５、上部電極層７の端部の支持が不十分になることに起因して当該端部が変形することを抑制することができる。
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。
例えば、上述の第１実施形態の薄膜キャパシタ１００及び第２実施形態の薄膜キャパシタ２００においては、内部電極層３、内部電極層５、及び上部電極層７の側面３ｅ、５ｅ、７ｅは、それぞれ対応する孔部１１、１２、１３、１４側に向かって凸形状を有するが（図１〜図３参照）、側面３ｅ、５ｅ、７ｅの形状は、このような態様に限られない。
図４は、内部電極層の側面の他の態様の例を示す断面図であり、図１〜図３に示す断面図に対応している。図４の（ａ）に示す態様では、誘電体層４と誘電体層６に挟まれた内部電極層５ａの側面５ｅ１は、対応する孔部１２に向かって凹形状を有する。また、図４の（ｂ）に示す態様では、誘電体層４と誘電体層６に挟まれた内部電極層５ｂの側面５ｅ２は、キャパシタ部１０の積層方向と鋭角を成す方向に延びる直線形状を有する。また、図４の（ｃ）に示す態様では、誘電体層４と誘電体層６に挟まれた内部電極層５ｃの側面５ｅ３は、キャパシタ部１０の積層方向と略平行な方向に延びる直線形状を有する。
内部電極層３の側面３ｅ及び上部電極層７の側面７ｅについても、それぞれ同様に図４で示すような様々な形状を有し得る。また、内部電極層３の側面３ｅ、内部電極層５の側面５ｅ、及び上部電極層７の側面７ｅは、上述の断面において、互いに略同じ形状を有していてもよいし、互いに異なる形状を有していてもよい。
また、上述の第１実施形態の薄膜キャパシタ１００及び第２実施形態の薄膜キャパシタ２００においては、キャパシタ部１０の積層面と直交し、孔部１１、１２、１３、１４を通るという条件を満たす断面において、ギャップＧ３、Ｇ５、Ｇ７が形成されている（図２参照）。しかし、キャパシタ部１０の積層面と直交し、孔部１１、１２、１３、１４の少なくとも一つを通るという条件を満たす複数の断面のうちの少なくとも一部の断面において、キャパシタ部１０にギャップＧ３、Ｇ５、Ｇ７の少なくとも一つが形成されていればよい。
また、第１実施形態の薄膜キャパシタ１００及び第２実施形態の薄膜キャパシタ２００は、保護層２１及び保護層２３を有していなくてもよい。この場合、保護層２１及び保護層２３が形成されていた領域は、絶縁層２５によって占められてもよい。
また、第２実施形態の薄膜キャパシタ２００の保護層２３は、ギャップＧ３、Ｇ５、Ｇ７の全てを占めるようにこれらのギャップ中にも設けられていたが（図３参照）、ギャップＧ３、Ｇ５、Ｇ７のそれぞれの一部のみを占めるように、それぞれのギャップの中にも設けられていてもよい。
１…下部電極層、２、４、６…誘電体層、３、５…内部電極層、７…上部電極層、３ｅ、５ｅ…内部電極層の側面、７ｅ…上部電極層の側面、１０…キャパシタ部、１１、１２、１３、１４…孔部、３１、３３…引き出し電極、Ｇ３、Ｇ５、Ｇ７…ギャップ、Ｐ…積層面、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６…基準線。

Claims (5)

  1. 少なくとも一つの誘電体層が一対の電極層に積層方向に挟まれるように、電極層と誘電体層とが交互に積層されたキャパシタ部であって、当該キャパシタ部の最上面から前記一対の電極層のうち積層方向下方側の電極層まで延びる孔部を有するキャパシタ部を備え、
    前記キャパシタ部の積層面と直交し、前記孔部を通る断面において、前記孔部の側面は、前記積層面と交差する方向に延びる基準線に沿って延び、前記少なくとも一つの誘電体層は、前記孔部側に向かって前記基準線まで延び、前記一対の電極層の少なくとも一方の前記孔部側の側面と前記基準線との間にはギャップが形成されている、薄膜キャパシタ。
  2. 前記断面において、前記ギャップの面積は、０．００２５μｍ２以上、２．５μｍ２以下である、請求項１に記載の薄膜キャパシタ。
  3. 前記一対の電極層の前記少なくとも一方の前記孔部側の側面は、前記ギャップ側に向かって凸形状又は凹形状を有する、請求項１又は２に記載の薄膜キャパシタ。
  4. 前記断面において、前記基準線に沿って前記孔部内に設けられた絶縁材料からなる保護層をさらに有し、前記保護層は、前記ギャップ内に存在しない、請求項１〜３のいずれか一項に記載の薄膜キャパシタ。
  5. 前記断面において、前記基準線に沿って前記孔部内に設けられた絶縁材料からなる保護層をさらに有し、前記保護層は、前記ギャップ内にも存在する、請求項１〜３のいずれか一項に記載の薄膜キャパシタ。
JP2016200164A 2016-10-11 2016-10-11 薄膜キャパシタ Pending JP2018063989A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016200164A JP2018063989A (ja) 2016-10-11 2016-10-11 薄膜キャパシタ
US15/725,571 US10529495B2 (en) 2016-10-11 2017-10-05 Thin-film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016200164A JP2018063989A (ja) 2016-10-11 2016-10-11 薄膜キャパシタ

Publications (1)

Publication Number Publication Date
JP2018063989A true JP2018063989A (ja) 2018-04-19

Family

ID=61830218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016200164A Pending JP2018063989A (ja) 2016-10-11 2016-10-11 薄膜キャパシタ

Country Status (2)

Country Link
US (1) US10529495B2 (ja)
JP (1) JP2018063989A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018063990A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタを製造する方法及び薄膜キャパシタ
JP2018063991A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ及び薄膜キャパシタを製造する方法
WO2021193513A1 (ja) * 2020-03-24 2021-09-30 Tdk株式会社 コンデンサ部品及びこれを備える電子回路モジュール

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
US20200411250A1 (en) * 2019-06-27 2020-12-31 Eulex Components Inc Ceramic Microelectronic Devices and Methods of their Manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283382A (ja) * 1993-01-14 1994-10-07 Siemens Ag 多層コンデンサの製造方法
JPH07336118A (ja) * 1994-06-06 1995-12-22 Murata Mfg Co Ltd 薄膜積層電極の製造方法
JPH11233732A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 薄膜キャパシタ
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
WO2016158228A1 (ja) * 2015-04-02 2016-10-06 太陽誘電株式会社 薄膜キャパシタ

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591112A (en) 1978-12-28 1980-07-10 Fujitsu Ltd Multilayer thin film capacitor
US5097800A (en) 1983-12-19 1992-03-24 Spectrum Control, Inc. High speed apparatus for forming capacitors
US4842893A (en) 1983-12-19 1989-06-27 Spectrum Control, Inc. High speed process for coating substrates
EP0147696B1 (en) 1983-12-19 1991-07-10 SPECTRUM CONTROL, INC. (a Pennsylvania corporation) Miniaturized monolithic multi-layer capacitor and apparatus and method for making
US5018048A (en) 1983-12-19 1991-05-21 Spectrum Control, Inc. Miniaturized monolithic multi-layer capacitor and apparatus and method for making
US5125138A (en) 1983-12-19 1992-06-30 Spectrum Control, Inc. Miniaturized monolithic multi-layer capacitor and apparatus and method for making same
US5032461A (en) 1983-12-19 1991-07-16 Spectrum Control, Inc. Method of making a multi-layered article
JPS63310156A (ja) 1987-06-12 1988-12-19 Nec Corp 集積回路
JPH01120858A (ja) 1987-11-04 1989-05-12 Mitsubishi Electric Corp 集積回路装置
JP2630421B2 (ja) 1988-04-30 1997-07-16 富士通株式会社 集積回路装置の製造方法
JPH0334580A (ja) 1989-06-30 1991-02-14 Toshiba Corp 電子部品
JPH04111462A (ja) 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置
JPH0878283A (ja) 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
US5745335A (en) 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
DE69837516T2 (de) 1997-11-14 2007-12-27 Murata Mfg. Co., Ltd., Nagaokakyo Vielschichtkondensator
US6549395B1 (en) 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
JP3233090B2 (ja) 1998-02-06 2001-11-26 株式会社村田製作所 高圧用積層コンデンサ
US6724611B1 (en) 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6756628B2 (en) 2001-05-30 2004-06-29 Matsushita Electric Industrial Co., Ltd. Capacitor sheet with built in capacitors
JP4548571B2 (ja) 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
US20040108134A1 (en) 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
US20040099999A1 (en) 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US20050063135A1 (en) 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
WO2004056160A1 (en) 2002-12-13 2004-07-01 E.I. Du Pont De Nemours And Company Printed wiring boards having low inductance embedded capacitors and methods of making same
DE10260352A1 (de) 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
US20040231885A1 (en) 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US8569142B2 (en) 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
EP1538640B1 (en) 2003-12-05 2016-11-16 NGK Spark Plug Co., Ltd. Capacitor and method for manufacturing the same
JP4597585B2 (ja) 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法
CN100536046C (zh) 2005-02-25 2009-09-02 京瓷株式会社 复合生片的加工方法
US7981759B2 (en) 2007-07-11 2011-07-19 Paratek Microwave, Inc. Local oxidation of silicon planarization for polysilicon layers under thin film structures
WO2009078225A1 (ja) * 2007-12-14 2009-06-25 Murata Manufacturing Co., Ltd. 薄膜積層キャパシタの製造方法
JP2009277770A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8680649B2 (en) 2008-08-22 2014-03-25 Stmicroelectronics (Tours) Sas Multi-layer film capacitor with tapered film sidewalls
JP5267268B2 (ja) 2009-03-26 2013-08-21 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
KR20140001896A (ko) 2010-10-12 2014-01-07 애프리콧 머티어리얼즈 테크놀로지스, 엘엘씨 세라믹 캐패시터 및 제조 방법
JP2013207123A (ja) 2012-03-29 2013-10-07 Toshiba Corp 半導体装置
JP6430686B2 (ja) 2012-10-30 2018-11-28 株式会社村田製作所 薄膜キャパシタおよびその製造方法
EP2947974B1 (en) 2013-01-15 2019-09-25 NSK Ltd. A controlling apparatus for an electric power steering apparatus
FR3022072B1 (fr) 2014-06-10 2017-08-25 Commissariat Energie Atomique Dispositif electrique multicouches
US10460877B2 (en) * 2016-05-27 2019-10-29 Tdk Corporation Thin-film capacitor including groove portions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283382A (ja) * 1993-01-14 1994-10-07 Siemens Ag 多層コンデンサの製造方法
JPH07336118A (ja) * 1994-06-06 1995-12-22 Murata Mfg Co Ltd 薄膜積層電極の製造方法
JPH11233732A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 薄膜キャパシタ
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
WO2016158228A1 (ja) * 2015-04-02 2016-10-06 太陽誘電株式会社 薄膜キャパシタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018063990A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタを製造する方法及び薄膜キャパシタ
JP2018063991A (ja) * 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ及び薄膜キャパシタを製造する方法
WO2021193513A1 (ja) * 2020-03-24 2021-09-30 Tdk株式会社 コンデンサ部品及びこれを備える電子回路モジュール

Also Published As

Publication number Publication date
US20180102220A1 (en) 2018-04-12
US10529495B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
JP2018063989A (ja) 薄膜キャパシタ
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5158061B2 (ja) 薄膜コンデンサ
JP6737118B2 (ja) 薄膜コンデンサ
JP6115213B2 (ja) 薄膜コンデンサ
JP6454107B2 (ja) 薄膜キャパシタ
KR20190035178A (ko) 적층 세라믹 커패시터 및 그의 제조 방법
WO2012002083A1 (ja) コンデンサ及びその製造方法
JPWO2016158228A1 (ja) 薄膜キャパシタ
JP2018074116A (ja) 薄膜コンデンサ及び電子部品内蔵基板
JP2021022720A (ja) 積層セラミックキャパシタ
JP2017204630A (ja) 薄膜キャパシター及びその製造方法
JP6897139B2 (ja) 電子部品内蔵基板及び基板実装構造体
JP5532460B2 (ja) 積層セラミック電子部品
JP2018137311A (ja) 薄膜キャパシタ
JP2018063978A (ja) 薄膜コンデンサ
JP2018133362A (ja) 電子部品内蔵基板
JP7063019B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP7019969B2 (ja) 薄膜コンデンサ
JP2019165070A (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP6805703B2 (ja) 薄膜コンデンサ
JP6784132B2 (ja) 薄膜キャパシタを製造する方法
JP6784131B2 (ja) 薄膜キャパシタを製造する方法
JP7027990B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2020013972A (ja) 積層型キャパシタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210330