JP2018074116A - 薄膜コンデンサ及び電子部品内蔵基板 - Google Patents

薄膜コンデンサ及び電子部品内蔵基板 Download PDF

Info

Publication number
JP2018074116A
JP2018074116A JP2016216476A JP2016216476A JP2018074116A JP 2018074116 A JP2018074116 A JP 2018074116A JP 2016216476 A JP2016216476 A JP 2016216476A JP 2016216476 A JP2016216476 A JP 2016216476A JP 2018074116 A JP2018074116 A JP 2018074116A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
thin film
film capacitor
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016216476A
Other languages
English (en)
Other versions
JP6750462B2 (ja
Inventor
仁 齊田
Hitoshi Saida
仁 齊田
矢野　義彦
Yoshihiko Yano
義彦 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016216476A priority Critical patent/JP6750462B2/ja
Priority to US15/804,324 priority patent/US10085343B2/en
Publication of JP2018074116A publication Critical patent/JP2018074116A/ja
Application granted granted Critical
Publication of JP6750462B2 publication Critical patent/JP6750462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】高温負荷信頼性を含む信頼性を向上する。
【解決手段】薄膜コンデンサ２０は、正電荷を蓄積する第１電極層２１及び負電荷を蓄積する第２電極層２２による一対の電極層と、積層方向に沿って当該一対の電極層に挟まれた誘電体層２３と、を有し、第１電極層２１は、誘電体層と接する第１主電極層を含み、第２電極層２２は、互いに異なる金属材料により形成された第２主電極層２２１と第２副電極層２２２とを含み、第２副電極層２２２は、積層方向に沿って誘電体層２３と第２主電極層２２１とにより挟まれるように配置され、第２主電極層２２１の材料の融点は、第１主電極層である第１電極層２１の材料の融点及び第２副電極層２２２の材料の融点のいずれよりも低い。
【選択図】図２

Description

本発明は、薄膜コンデンサ及び電子部品内蔵基板に関する。
薄膜コンデンサの性能向上を目的として、電極層の構成が種々検討されている。例えば、特許文献１では、電極層を２層構造とすることが提案されている。また、特許文献２では、電極を形成する金属のイオン化傾向を考慮することが提案されている。
特開２０１４−７２３９号公報 国際公開第２００８／１２９７０４号
しかしながら、従来検討されている電極層の構成を有する薄膜コンデンサには更なる高温負荷信頼性の向上が求められている。ここで「高温負荷信頼性」とは、室温よりも高い温度環境下に薄膜コンデンサ素子を晒し、同時にその環境下にてコンデンサ素子に電圧を長時間加え続けることによって引き起こされる絶縁抵抗の劣化の程度から推測される薄膜コンデンサの信頼性をいう。
本発明は上記を鑑みてなされたものであり、高温負荷信頼性を含む信頼性の向上が可能な薄膜コンデンサ及び電子部品内蔵基板を提供することを目的とする。
上記目的を達成するため、本発明に係る薄膜コンデンサは、正電荷を蓄積する第１電極層及び負電荷を蓄積する第２電極層による一対の電極層と、積層方向に沿って当該一対の電極層に挟まれた誘電体層と、を有し、前記第１電極層は、前記誘電体層と接する第１主電極層を含み、前記第２電極層は、互いに異なる金属材料により形成された第２主電極層と第２副電極層とを含み、前記第２副電極層は、積層方向に沿って前記誘電体層と前記第２主電極層とにより挟まれるように配置され、前記第２主電極層の材料の融点は、前記第１主電極層の材料の融点及び前記第２副電極層の材料の融点のいずれよりも低い。
上記の薄膜コンデンサによれば、融点が互いに異なる材料により形成された主電極層を含む２つの電極層を用い、融点が低い材料を主電極層とする第２電極層に対して負電荷が蓄積される。また、薄膜コンデンサでは、負電荷が蓄積される第２電極層における主電極層である第２主電極層と誘電体層との間に、第２主電極層を構成する材料よりも融点が高い材料により形成された第２副電極層が設けられる。この結果、薄膜コンデンサによれば、高温負荷信頼性を含めて信頼性を向上させることができる。
ここで、前記第１電極層は、前記第１主電極層とは異なる金属材料により形成された第１副電極層を含み、前記第１副電極層は、積層方向に沿って前記誘電体層とは逆側で前記第１主電極層と接するように配置され、前記第１主電極層の材料の融点は、前記第１副電極層の材料の融点よりも高い態様とすることができる。
このように、第１電極層も第１主電極層及び第１副電極層の複数層から構成されている場合であっても、上記の構成となるように第１副電極層の材料を選択することで、高温負荷信頼性を含む信頼性の向上が可能となる。
また、積層方向に沿って見たときの前記薄膜コンデンサにおける両端の層の材料は、主成分が銅である態様とすることができる。
上記のように、薄膜コンデンサにおける両端の層の材料の主成分を銅とすることで、薄膜コンデンサの一対の電極層に対して電気的に接続されるビア等との密着性を高めることができるため、信頼性が向上する。
また、積層方向に沿って見たときの前記薄膜コンデンサにおける両端の層と、その内側に積層する層との間に、当該内側に積層する層の主成分と銅との合金層を有する態様とすることができる。
上記のように、薄膜コンデンサにおける両端の層と、その内側に積層する層との間に合金層が設けられることで、両端の層と内側に積層する層と密着性が高められるため、信頼性が向上する。
また、前記第１主電極層及び前記第２副電極層の材料は、主成分が、タンタル、ニッケル、タングステン、白金、パラジウム、イリジウム、ルテニウム、及び、ロジウムのいずれか、又は、これらの金属の合金である態様とすることができる。
上記の金属は、高温負荷を与えた場合でも誘電体層等に対して拡散しにくいという特徴を有する。したがって、上記の金属材料を第１主電極層及び第２副電極層の主成分として選択することで、高温負荷に対する信頼性がさらに向上する。
前記第２副電極層の厚さは、０．０５μｍ〜１０μｍである態様とすることができる。このような構成とすることで、第２主電極層の材料の成分が第２副電極層を経て誘電体層等に拡散することを防ぐことができる。
また、本発明の一形態に係る電子部品内蔵基板は、上記の薄膜コンデンサと、前記薄膜コンデンサの前記第１電極層及び前記第２電極層のそれぞれに対して電気的に接続する一対のビアと、を有する。
上記の電子部品内蔵基板によれば、上記のように高温負荷信頼性を含む信頼性の向上が実現された薄膜コンデンサを含むため、高温負荷信頼性を含む信頼性の向上が実現された電子部品内蔵基板が得られる。
本発明によれば、高温負荷信頼性を含む信頼性の向上が可能な薄膜コンデンサ及び電子部品内蔵基板が提供される。
本発明の一実施形態に係る薄膜コンデンサ・電子部品内蔵基板を含む基板実装構造の概略構成図である。 薄膜コンデンサの概略構成図である。 電子部品内蔵基板の製造方法を説明する図である。 変形例に係る薄膜コンデンサの概略構成図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明の一実施形態に係る薄膜コンデンサが内蔵された電子部品内蔵基板を含む基板実装構造を説明する概略構成図である。図１に示す基板実装構造は、例えば、通信端末、ヘルスケア機器等の電子機器に使用される。
図１に示すように、基板実装構造１は、薄膜電子部品である薄膜コンデンサ２０を内蔵する電子部品内蔵基板２と、電子部品内蔵基板２の主面上に実装された電子部品３と、を含む。電子部品内蔵基板２についての詳細は後述するが、薄膜コンデンサ及び配線層を有する基板である。また、電子部品３は、電子部品内蔵基板２に対して、導電材料を含むバンプ４を介してフリップチップ実装されている。電子部品３としては、例えばＩＣチップ等の半導体チップを用いることができるが、特に限定されない。図１に示す基板実装構造１の場合には、電子部品３として能動部品を用い、電子部品内蔵基板２内の薄膜電子部品として受動部品を用いる構成とすることができる。
図１に示すように、電子部品内蔵基板２は、コア基板１０と、コア基板１０の一方側の主面上に積層された配線層３０と、コア基板１０の他方側の主面上に積層された配線層４０と、配線層３０，４０を接続するスルーホールビア５１，５２を含んでいる。薄膜コンデンサ２０は、配線層３０内に積層方向に沿って積層されている。
コア基板１０としては、絶縁性の材料を適宜用いることができる。コア基板１０として好適に用いられる材料としては、絶縁性を有し且つシート状又はフィルム状に成形可能なものであれば特に限定されず、例えばシリコン基板、ガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂等の有機基板等公知の材料を用いることができる。コア基板１０は、例えば、ＲＣＣ（Resin Coated Cupper）構造を有していてもよい。なお、コア基板１０として、例えば銅箔等から構成された導体層を用いることもできる。
コア基板１０と配線層３０との間には、接着層を設けてもよい。接着層としては、コア基板１０に対して配線層３０を固定することが可能な構成であれば特に限定されないが、例えば、熱硬化前の樹脂（プリプレグ、フィラー含有複合材等）、粘着剤（接着剤付シート、金属粉入りペースト等）等を用いることができる。なお、コア基板１０と配線層３０との間に別途導体層及び絶縁層により形成された配線層が設けられていてもよい。
配線層３０内に設けられる薄膜コンデンサ２０については、詳細は後述するが、第１電極層２１、第２電極層２２及び、第１電極層２１及び第２電極層２２の一対の電極層に挟まれた誘電体層２３を含んで構成される。図１では、第１電極層２１がコア基板１０側に配置されている例を示しているが、第１電極層２１と第２電極層２２とは入れ替えて配置することもできる。また、薄膜コンデンサ２０では、第２電極層２２が積層方向に沿って積層された２層の電極層（第２主電極層２２１及び第２副電極層２２２）から構成されているが、この点についても詳細は後述する。
薄膜コンデンサ２０とコア基板１０との間には配線層３０の絶縁層３１が形成される。絶縁層３１の材料は絶縁材料であれば特に限定されないが、例えば、樹脂（ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂等）を主成分として用いることができる。絶縁層３１の内部には絶縁性あるいは高電気抵抗のフィラーを混入させてもよい。これにより絶縁層３１の機械的強度を高めることができる。絶縁層３１は、薄膜コンデンサ２０とコア基板１０との間だけでなく、薄膜コンデンサ２０の第１電極層２１又は第２電極層２２においてパターニングによって形成される隙間を埋めるようにも配置される。
電子部品内蔵基板２の配線層３０，４０及びスルーホールビア５１，５２について説明する。配線層３０は、コア基板１０の図示上方に配置し、絶縁性材料から形成される複数の絶縁層３１と導電性材料から形成される複数の導体層３２とが交互に積層方向に沿って積層されると共に、複数の導体層３２間を電気的に接続するための導電性材料からなるビア３３が複数形成されている。薄膜コンデンサ２０が設けられる部分にはビア３３は形成されておらず、後述のスルーホールビア５１，５２が設けられる。最上方のビア３３の端部には導体層３２と同様に導電性材料から形成された端子部３４が配置され、端子部３４上にバンプ４が形成される。
配線層４０は、コア基板１０の図示下方（薄膜コンデンサ２０が配置される側とは逆側）に配置し、絶縁性材料から形成される複数の絶縁層４１と、導電性材料から形成される複数の導体層４２とが交互に積層方向に沿って積層されると共に、複数の導体層４２間を電気的に接続するための導電性材料からなるビア４３が複数形成されている。最上方のビア４３の端部には導体層４２と同様に導電性材料から形成された端子部４４が配置される。
また、スルーホールビア５１，５２は、それぞれコア基板１０及び薄膜コンデンサ２０を貫通すると共に、上部の配線層３０のビア３３と下部の配線層４０のビア４３とを接続している。図１に示す例では、一方のスルーホールビア５１は、薄膜コンデンサ２０の第１電極層２１と電気的に接続しているが、第２電極層２２とは絶縁層３１によって絶縁されている。また、他方のスルーホールビア５２は、薄膜コンデンサ２０の第２電極層２２と電気的に接続しているが、第１電極層２１とは絶縁層３１によって絶縁されている。すなわち、スルーホールビア５１は第１電極層２１と電気的に接続し、スルーホールビア５２は第２電極層２２に対して電気的に接続する。スルーホールビア５１は、電源との接続により、第１電極層２１に対して正電荷を供給する。すなわち、第１電極層２１は、スルーホールビア５１を経て供給される正電荷を蓄積させる機能を有する。また、スルーホールビア５２は、電源との接続により、第２電極層２２に対して負電荷を供給する。すなわち、第２電極層２２は、スルーホールビア５２を経て供給される負電荷を蓄積される機能を有する。
ビア３３，４３及びスルーホールビア５１，５２の材料は、導電性を有する材料であれば特に限定されないが、加工の容易性等に基づいて銅（Ｃｕ）を主成分とする材料が選択されることが多い。
なお、配線層３０、配線層４０、及びスルーホールビア５１，５２の構造は、電子部品内蔵基板２に要求される仕様等に応じて適宜変更される。また、電子部品内蔵基板２に要求される仕様等に応じて、配線層３０における絶縁層３１及び導体層３２及びの積層数、配線層４０における導体層４２及び絶縁層４１の積層数、及び、スルーホールビア５１，５２の構造も適宜変更される。また、薄膜コンデンサ２０の配置も適宜変更することができる。
上記の電子部品内蔵基板２は、厚みが２０μｍ〜１．５ｍｍ程度である。また、コア基板１０の厚みは特に限定されないが、例えば１μｍ〜１ｍｍ程度とすることができる。なお、コア基板１０がＲＣＣ構造である場合、銅箔の厚みは５μｍ〜２５０μｍ程度であってもよい。コア基板１０を導体層とする場合も、その厚みを５μｍ〜２５０μｍ程度とすることができる。また、薄膜コンデンサ２０の厚みは特に限定されないが、例えば５μｍ〜２００μｍ程度とすることができる。
次に、図２を参照しながら、薄膜コンデンサ２０について説明する。薄膜コンデンサ２０は、上述したように、第１電極層２１、第２電極層２２及び誘電体層２３を含んで構成される。
第１電極層２１は複数の電極層であってもよいが１層の電極層であってもよい。薄膜コンデンサ２０では、第１電極層２１が１層の電極層（第１主電極層）から構成されている場合について説明する。一方、第２電極層２２は、２層の電極層である第２主電極層２２１及び第２副電極層２２２が積層方向に沿って積層して構成されている。誘電体層２３の図示下側では、第１電極層２１（第１主電極層）が誘電体層２３と接している。また、誘電体層２３の図示上側では、第２電極層２２の第２副電極層２２２が誘電体層２３と接していて、第２副電極層２２２は、誘電体層２３と第２主電極層２２１とによって挟まれている。すなわち、薄膜コンデンサ２０は、第１電極層２１、誘電体層２３、第２副電極層２２２及び第２主電極層２２１がこの順に積層方向に沿って積層されている。第２副電極層２２２は、第２主電極層２２１と誘電体層２３との間に設けられるバリアメタル層と言われる場合がある。
第１電極層２１はスルーホールビア５１を経て供給される正電荷を蓄積し、第２電極層２２はスルーホールビア５２を経て供給される負電荷を蓄積する。図２では、正電荷及び負電荷の供給及び蓄積に関するスルーホールビア５１，５２に関して模式的に示している。
本実施形態の薄膜コンデンサ２０では、第２電極層２２は、上記のように２層によって構成されるが、厚さ（積層方向の長さ）が最も大きい電極層を「主電極層（第２電極層では、第２主電極層）」という。すなわち、第２電極層２２では、第２主電極層２２１の厚さが第２副電極層２２２の厚さよりも大きくされる。このように、本実施形態では、一の電極層が厚さ方向に積層された複数の金属層から構成されている場合、厚さが最も大きい電極層を主電極層という。ただし、主電極層の厚さと副電極層の厚さとがほぼ同等となっていてもよい。
第１電極層２１（第１主電極層）、第２電極層２２の第２主電極層２２１、及び、第２電極層２２の第２副電極層２２２の各電極層の材料としては、主成分がタンタル（Ｔａ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられるが、これらに限定されない。特に、誘電体層２３と接する金属層である第１電極層２１及び第２副電極層２２２については、上記のうち銅以外の金属を主成分として選択することが好ましい。すなわち、第１電極層２１及び第２副電極層２２２については、主成分がタンタル（Ｔａ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、これらの金属を含有する合金、又は金属間化合物である材料から選択されることが好ましい。これらの金属は、高温負荷を与えた場合でも誘電体層等に対して拡散しにくいという特徴を有する。したがって、上記の金属材料を第１電極層２１（第１主電極層）及び第２副電極層２２２の主成分として選択することで、高温負荷に対する信頼性が向上する。なお、各電極層は、主成分となる材料のほか、微量の不純物等が含まれていてもよい。
ここで、本実施形態に係る薄膜コンデンサ２０の特徴的な構成として、第１電極層２１（第１主電極層）、第２電極層２２の第２主電極層２２１、及び、第２電極層２２の第２副電極層２２２のそれぞれを構成する金属材料は、融点が所定の関係を満たすように選択される。具体的には、第１電極層２１の材料の融点をＴ１とし、第２電極層２２の第２主電極層２２１の材料の融点をＴ２とし、第２電極層２２の第２副電極層２２２の材料の融点をＴ３とした場合、以下の数式（１）、（２）に示す関係を満たす。
Ｔ１＞Ｔ２…（１）
Ｔ３＞Ｔ２…（２）
すなわち、第２電極層２２の第２主電極層２２１の材料の融点Ｔ２は、第１電極層２１の材料の融点Ｔ１、及び、第２電極層２２の第２副電極層２２２の材料の融点Ｔ３のいずれよりも低い。薄膜コンデンサ２０では、上記の関係を満たすように、第１電極層２１、第２主電極層２２１、及び、第２副電極層２２２が選択される。
上記の関係を満たす第１電極層２１（第１主電極層）、第２主電極層２２１、及び、第２副電極層２２２の材料の組み合わせとしては、例えば、第２主電極層２２１の主成分をＮｉとし、第１電極層２１及び第２副電極層２２２の主成分をＣｕとすることが挙げられる。ただし、上記の組み合わせは一例であり、この組み合わせには限定されない。
また、誘電体層２３は、ペロブスカイト系の誘電体材料から構成される。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料等が含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料において、ＡサイトとＢサイト比は、通常整数比であるが、特性向上のために意図的に整数比からずらしても良い。なお、誘電体層２３の特性制御のため、誘電体層２３に適宜、副成分として添加物質が含有されていてもよい。
薄膜コンデンサ２０の第１電極層２１及び第２電極層２２の厚さは、０．１μｍ〜５０μｍであることが好ましく、１μｍ〜４０μｍであることがより好ましく、１０μｍ〜３０μｍ程度であることが更に好ましい。各電極層の厚さが薄過ぎる場合、薄膜コンデンサ２０の製造時に各電極層をハンドリングし難くなる傾向がある。また、各電極層の厚さが厚過ぎる場合、誘電体層と電極層の密着性が低くなる傾向がある。なお、各電極層の面積は、例えば、１×０．５ｍｍ２程度である。
なお、薄膜コンデンサ２０のように、第２電極層２２が２層の金属層から構成される場合には、第２主電極層２２１の厚さを１μｍ〜４０μｍ程度とし、第２副電極層２２２と比較して十分な厚さを確保することが好ましい。第２副電極層２２２の厚さについては、０．０５μｍ〜１０μｍとすることが好ましい。第２副電極層２２２の厚さを０．０５μｍよりも小さくすると、バリア層としての機能を十分に果たすことができない。一方、第２副電極層２２２の厚さを１０μｍよりも大きくすると、高周波特性が悪化する可能性が考えられる。
また、図２に示すように、第１電極層２１の厚さをＬ１とし、第２電極層２２の第２主電極層２２１の厚さをＬ２とし、第２電極層２２の第２副電極層２２２の厚さをＬ３としたときに、以下の数式（３）、（４）を満たすことが好ましい。
Ｌ２＞Ｌ３…（３）
Ｌ１＞Ｌ３…（４）
上記のうち、数式（３）は、第２主電極層２２１と第２副電極層２２２との厚さの関係を示すものである。また、数式（４）は、第２副電極層２２２と第１電極層２１との厚さの関係を示すものである。本実施形態に係る薄膜コンデンサ２０では、詳細は後述するが、第１電極層２１を構成する材料の融点と第２電極層２２の第２主電極層２２１を構成する材料の融点とに差を設けることで、薄膜コンデンサ２０としての性能向上が図られている。したがって、その効果を効果的に奏することが可能な構成として、数式（４）に示す関係を満たしていることが好ましい。
薄膜コンデンサ２０の誘電体層２３の厚さは、例えば、１０ｎｍ〜１０００ｎｍである。また、誘電体層２３の面積は、例えば、０．９×０．５ｍｍ２程度である。
薄膜コンデンサ２０の下側の第１電極層２１は、金属箔からなることが好ましく、基板と電極とを兼用している。このように、本実施形態に係る第１電極層２１は基板としての機能を兼用する構成であることが好ましいが、Ｓｉやアルミナなどからなる基板と第１電極層２１とを組み合わせた基板／電極膜構造を採用しても良い。ただし、図１の電子部品内蔵基板２内に薄膜コンデンサ２０を配置する場合には、第１電極層２１が金属箔により構成されていることが好ましい。
次に、薄膜コンデンサ２０及び電子部品内蔵基板２の製造方法について説明する。図３では、図１に示す電子部品内蔵基板２のうち、薄膜コンデンサ２０が取り付けされる配線層３０及びコア基板１０の周辺を示している。この図３を参照しながら、薄膜コンデンサ２０及び電子部品内蔵基板２の製造方法の一例を説明する。なお、薄膜コンデンサ２０及び電子部品内蔵基板２の製造方法は、図３を参照して説明する方法に限定されない。
図３（Ａ）は、コア基板１０上に絶縁層３１を介して薄膜コンデンサ２０を積層した状態を示している。薄膜コンデンサ２０は、第１電極層２１となる金属層上に誘電体層２３となる誘電体を積層し、さらに、第２電極層２２の第２副電極層２２２となる金属層及び第２主電極層２２１となる金属層を順次積層した後に、これらの積層体を焼成することで製造することができる。ただし、焼成のタイミングは、誘電体を積層した後であれば特に限定されず、例えば、第２電極層２２となる各層を積層する前に焼成してもよい。また、図３（Ａ）に示すように、薄膜コンデンサ２０の第１電極層２１及び第２電極層２２はパターニング等によって開口が形成されるが、開口の形成方法等は特に限定されない。なお、コア基板１０の下方側には配線層４０（図１参照）に対応する層が形成されるが、図３では記載を省略している。
次に、図３（Ｂ）に示すように、コア基板１０上の薄膜コンデンサ２０上にさらに絶縁層３１を形成する。次に、図３（Ｃ）に示すように、スルーホールビア５１，５２が設けられる位置にレーザ加工等によりコア基板１０、薄膜コンデンサ２０、絶縁層３１を貫通する貫通孔５０１，５０２を設ける。その後、図３（Ｄ）に示すように、貫通孔５０１，５０２を導体により埋めることで、スルーホールビア５１，５２が形成される。さらに、スルーホールビア５１，５２上に導体層３２を設ける。その後、必要に応じて、配線層３０に含まれる絶縁層３１、導体層３２及びビア３３と、配線層４０に含まれる絶縁層４１、導体層４２及びビア４３を形成することで、電子部品内蔵基板２を製造することができる。
その後、必要に応じて電子部品内蔵基板２を分割した後、バンプ４を介して電子部品３を実装することで、図１に示す基板実装構造１を得ることができる。
本実施形態に係る電子部品内蔵基板２に用いられる薄膜コンデンサ２０では、正電荷が蓄積される第１電極層２１（第１主電極層）の材料の融点をＴ１とし、負電荷が蓄積される第２電極層２２の第２主電極層２２１の材料の融点をＴ２とした場合に、上記のように、Ｔ１＞Ｔ２の関係を満たす。電極層を構成する材料の融点は、当該材料の自己拡散活性化エネルギーに対して概ね比例していることが知られているが、発明者らは、自己拡散活性化エネルギーが高い、すなわち融点が高い材料を主成分とする電極層を正電荷が蓄積される側の電極層とし、自己拡散活性化エネルギーが低い、すなわち融点が低い材料を主成分とする電極層を負電荷が蓄積される側の電極層とした場合に、薄膜コンデンサ２０としての信頼性が向上し、特に高温負荷信頼性が向上することを見出した。なお、「高温負荷信頼性」とは、室温よりも高い温度環境下に薄膜コンデンサ素子を晒し、同時にその環境下にてコンデンサ素子に電圧を長時間加え続けることによって引き起こされる絶縁抵抗の劣化の程度から推測される薄膜コンデンサの信頼性をいう。
すなわち、融点が互いに異なる材料が主電極層とする２つの電極層を用いた上で、且つ、融点が低い材料を主電極層とする側の電極層（薄膜コンデンサ２０では、第２電極層２２）に対して負電荷が蓄積される（マイナスバイスがかかる）構成とした場合に、薄膜コンデンサ２０としての信頼性が向上し、コンデンサとしての寿命が長くなることが確認された。
なお、本実施形態に係る薄膜コンデンサ２０の高温負荷信頼性は、具体的には以下に例示する手順で確認することができる。第１電極層２１として、一辺１００ｍｍの正方形状のＮｉ金属箔を準備し、Ｎｉ金属箔上にＢａＴｉＯ３からなる誘電体層２３を、例えばスパッタリング法により形成する。このときの誘電体層２３の厚みは６００ｎｍとすることができる。次に第２電極層２２の第２副電極層２２２として０．５μｍの厚みのＮｉ電極層と、同じく第２主電極層２２１として１８μｍの厚みのＣｕ電極層とを、例えば電解めっき法により形成する。次に第２電極層２２を通常のフォトリソ工程を使用しパターニングして、一辺５ｍｍの四角形状の電極を複数個誘電体層上に形成する。これにより一辺５ｍｍの四角形状の薄膜コンデンサ２０が複数個得られる。
上記の方法により得られる複数個の一辺５ｍｍの四角形状の薄膜コンデンサ２０を２つのグループに分けて以下の条件で試験を行う。
・グループ１：第１電極層２１側に正電荷が蓄積され、第２電極層２２側に負電荷が蓄積されるように電圧を印加する。
・グループ２：第１電極層２１側に負電荷が蓄積され、第２電極層２２側に正電荷が蓄積されるように電圧を印加する。
２つのグループに分けられた薄膜コンデンサ２０について、それぞれＤＣ電圧４Ｖ、１２５℃の環境下で１０００ｈｒ電圧を印加する試験を実施する。そして、薄膜コンデンサ２０それぞれについて、室温におけるＤＣ４Ｖ（試験中の電圧方位と同じ方向に測定）での絶縁抵抗値を試験前後で測定する。試験前後の絶縁抵抗値を比較したときに、１ケタ以上の劣化が生じるか否かに基づいて、薄膜コンデンサ２０の高温負荷信頼性を評価することができる。このとき、一つのグループのサンプル数をそれぞれ複数個用意すれば、薄膜コンデンサ２０の高温負荷信頼性の定量的な評価が可能となる。
上記の寸法形状の例の場合、各々のグループに１００個の薄膜コンデンサ２０を形成して評価を行うと、グループ１の薄膜コンデンサ２０は１００個すべてにおいて絶縁抵抗の劣化は１ケタ未満の減少量となる。一方、グループ２の薄膜コンデンサ２０の場合、１００個投入したうちの３０個は絶縁抵抗の減少量が１ケタ未満であるが、残り７０個は絶縁抵抗の減少量が１ケタ以上であると認められる。つまり、グループ１の薄膜コンデンサ２０のほうが、高温負荷信頼性が高いとうことを確認することができる。
また、従来の薄膜コンデンサでは、融点が低い材料により構成される主電極層（薄膜コンデンサ２０における第２主電極層２２１）が誘電体層２３と接触していると、エレクトロマイグレーションにより主電極層の材料が誘電体層２３側に拡散してしまう可能性が考えられ、高温負荷に対する信頼性の点で改善の余地があった。そこで、本実施形態に係る薄膜コンデンサ２０では、第２主電極層２２１と誘電体層２３との間に、第２主電極層２２１を構成する材料よりも融点が高い材料により形成された第２副電極層２２２を設けることで、高温負荷に対する信頼性が向上する。すなわち、本実施形態に係る薄膜コンデンサ２０では、融点が互いに異なる材料により形成された主電極層を含む２つの電極層を用い、融点が低い材料を主電極層とする側の電極層（薄膜コンデンサ２０では、第２電極層２２）に対して負電荷が蓄積される（マイナスバイスがかかる）構成としている。また、薄膜コンデンサ２０では、負電荷が蓄積される電極層における主電極層である第２主電極層２２１と誘電体層２３との間に、第２主電極層２２１を構成する材料よりも融点が高い材料により形成された第２副電極層２２２を設ける。この結果、薄膜コンデンサ２０によれば、高温負荷信頼性を含めて信頼性を向上させることができる。
次に、本実施形態に係る薄膜コンデンサ２０の変形例について、図４を参照しながら説明する。上記実施形態で説明した薄膜コンデンサ２０は、第１電極層２１が一層の電極層（第１主電極層）から構成される場合について説明したが、正電荷が蓄積される第１電極層２１についても複数の電極層から構成されていてもよい。この場合、第１電極層についても、第２電極層２２と同様に、主電極層とそれ以外の電極層（副電極層）との組み合わせとすることができる。ただし、第１電極層では、主電極層が誘電体層と接している層となる。この点が第２電極層とは異なる。
図４に示す変形例に係る薄膜コンデンサ２０Ａは、薄膜コンデンサ２０と比較して以下の点が相違する。すなわち、第１電極層２１が第１主電極層２１１及び第１副電極層２１２が積層して構成されている点が相違する。第１主電極層２１１は、誘電体層２３と接している。また、第１副電極層２１２は、第１主電極層２１１に対して図示下方、すなわち誘電体層２３から離間する方向に積層している。このため、第１副電極層２１２，第１主電極層２１１、及び、誘電体層２３がこの順となるように積層している。
また、薄膜コンデンサ２０Ａにおいても、薄膜コンデンサ２０と同様に、第１電極層２１はスルーホールビア５１を経て供給される正電荷を蓄積し、第２電極層２２はスルーホールビア５２を経て供給される負電荷を蓄積する。図１に示すスルーホールビア５１，５２のように、電極層及び誘電体層を貫通するようにビアが形成される場合は、スルーホールビア５１，５２は、電気的に接続する電極層の各層と接続することになるが、図４においてスルーホールビア５１，５２として示しているビアのように、電極層を貫通しないようにビアが形成される場合には、ビアは、薄膜コンデンサの最外層の金属層と接続されることになる。すなわち、第１電極層２１においては第１副電極層２１２がビアと接続し、第２電極層２２においては第２主電極層２２１がビアと接続することになる。
薄膜コンデンサ２０Ａにおいても、薄膜コンデンサ２０と同様に電極層を構成する金属材料の選択に特徴を有する。具体的には、第１電極層２１の第１主電極層２１１、第２電極層２２の第２主電極層２２１、第２電極層２２の第２副電極層２２２、及び、第１電極層の第１副電極層２１２のそれぞれを構成する金属材料は、融点が所定の関係を満たすように選択される。具体的には、第１電極層２１の第１主電極層２１１の材料の融点をＴ１とし、第２電極層２２の第２主電極層２２１の材料の融点をＴ２とし、第２電極層２２の第２副電極層２２２の材料の融点をＴ３とし、第１電極層２１の第１副電極層２１２の材料の融点をＴ４とした場合、以下の数式（５）〜（７）に示す関係を満たす。
Ｔ１＞Ｔ２…（５）
Ｔ３＞Ｔ２…（６）
Ｔ１＞Ｔ４…（７）
すなわち、第２電極層２２の第２主電極層２２１の材料の融点Ｔ２は、第１電極層２１の第１主電極層２１１の材料の融点Ｔ１、及び、第２電極層２２の第２副電極層２２２の材料の融点Ｔ３のいずれよりも低い。さらに、第１電極層２１の第１副電極層２１２の材料の融点Ｔ４は、第１主電極層２１１の材料の融点Ｔ１よりも低い。薄膜コンデンサ２０Ａでは、上記の関係を満たすように、第１主電極層２１１、第１副電極層２１２、第２主電極層２２１、及び、第２副電極層２２２が選択される。
上記の関係を満たす第１主電極層２１１、第１副電極層２１２、第２主電極層２２１、及び、第２副電極層２２２の材料の組み合わせとしては、例えば、第１副電極層２１２及び第２主電極層２２１の主成分をＣｕとし、第１主電極層２１１及び第２副電極層２２２の主成分をＮｉとすることが挙げられる。ただし、上記の組み合わせは一例であり、この組み合わせには限定されない。
また、薄膜コンデンサ２０Ａのように、第１電極層２１が２層の金属層から構成される場合には、第１主電極層２１１の厚さを０．０５μｍ〜２０μｍ程度とし、第１副電極層２１２とよりも厚くすることが好ましい。ただし第１副電極層２１２の厚さを第１主電極層２１１と同程度にしてもよい。第１主電極層２１１の厚さについては、０．０５μｍ〜２０μｍとすることが好ましい。第１主電極層２１１の厚さを０．０５μｍよりも小さくすると、第１副電極層２１２に対するバリア層としての機能を十分に果たすことができない。一方、第１主電極層２１１の厚さを２０μｍよりも大きくすると、高周波特性が悪化する可能性が考えられる。
すなわち、図４に示すように、第１電極層２１の第１主電極層２１１の厚さをＬ１とし、第２電極層２２の第２主電極層２２１の厚さをＬ２とし、第２電極層２２の第２副電極層２２２の厚さをＬ３とし、第１電極層２１の第１副電極層２１２の厚さをＬ４としたときに、以下の数式（８）〜（１０）を満たすことが好ましい。
Ｌ２＞Ｌ３…（８）
Ｌ１＞Ｌ３…（９）
Ｌ２≧Ｌ４…（１０）
上記のうち、数式（８）は、第２主電極層２２１と第２副電極層２２２との厚さの関係を示すものである。また、数式（９）は、第２副電極層２２２と第１主電極層２１１との厚さの関係を示すものである。
このように、変形例に係る薄膜コンデンサ２０Ａにおいても、薄膜コンデンサ２０と同様に、正電荷が蓄積される第１電極層２１の第１主電極層２１１の材料の融点をＴ１とし、負電荷が蓄積される第２電極層２２の第２主電極層２２１の材料の融点をＴ２とした場合に、Ｔ１＞Ｔ２の関係を満たす。このように、融点が互いに異なる材料が主電極層とする２つの電極層を用いた上で、且つ、融点が低い材料を主電極層とする側の電極層（薄膜コンデンサ２０では、第２電極層２２）に対して負電荷が蓄積される（マイナスバイスがかかる）構成とした場合に、薄膜コンデンサ２０としての信頼性が向上し、コンデンサとしての寿命を長くすることができる。
また、融点が低い材料により構成される主電極層（薄膜コンデンサ２０における第２主電極層２２１）の誘電体層２３との接触を避けるために、第２主電極層２２１と誘電体層２３との間に、第２主電極層２２１を構成する材料よりも融点が高い材料により形成された第２副電極層２２２が設けられる。これにより、薄膜コンデンサ２０Ａにおいても、高温負荷に対する信頼性が向上する。この結果、薄膜コンデンサ２０Ａにおいても薄膜コンデンサ２０と同様に、高温負荷信頼性を含めて信頼性を向上させることができる。
さらに、薄膜コンデンサ２０Ａでは、上記の組み合わせ例のように、第２主電極層２２１及び第１副電極層２１２の主成分をＣｕとすることができる。つまり、薄膜コンデンサ２０Ａでは、誘電体層を挟み込む２つの電極層において、最外の金属層（薄膜コンデンサを積層方向に沿って見たときに両端に位置する層）の材料の主成分をＣｕとすることとができる。このような構成とすることで、電極層に対して物理的に接続するビアとの接続を好適に保つことができるため、コンデンサとしての信頼性を更に高めることができる。ビアの材料は適宜選択することができるが、主成分としてＣｕが選択される場合が多い。したがって、薄膜コンデンサ２０Ａ側の最外の金属層の材料も主成分をＣｕとすることで、ビアとの密着性が高められ、ビアと薄膜コンデンサとの間の接続を好適に保つことができる。電子部品内蔵基板２のように、スルーホールビア５１，５２が用いられている場合には、最外の層以外の電極層もビアと接続するが、ビアの接続方法によっては、最外の層のみがビアと接続される場合がある。このような場合において最外の層の材料の主成分をＣｕとすると、他の材料を選択する場合と比較してビアとの密着性の向上効果が顕著となる。なお、一方側の最外の金属層の材料の主成分がＣｕである場合でも、その側の電極層においては、ビアとの接続を好適に保つことができる。
なお、第１電極層２１又は第２電極層２２が複数の電極層により構成されている場合、２層の電極層の間に両者の金属材料による合金層が設けられてもよい。例えば、第１主電極層２１１の主成分がＮｉであり、第１副電極層２１２の主成分がＣｕである場合に、第１主電極層２１１と第１副電極層２１２との間にＮｉ−Ｃｕの合金層が形成されていてもよい。このように、隣接する２つの電極層の間に、２つの電極層の材料による合金層が形成されている場合、両者の密着性が向上し、薄膜コンデンサとしての信頼性が向上する。特に、２つの電極層の一方がＣｕである場合、合金層が形成されていると、自己拡散活性化エネルギーの低い（融点の低い）Ｃｕが他の層へ拡散することを防ぐことができる。このように、自己拡散活性化エネルギーの低い（融点の低い）金属層と、当該金属層に対して隣接する金属層との間に合金層が形成されていると、薄膜コンデンサとしての信頼性を更に高めることができる。なお、合金層は、薄膜コンデンサの製造時のＣｕ層のスパッタ温度を制御することや積層体を形成した後の加熱処理における条件を制御すること等によって形成することができ、公知の方法を利用することができる。
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
例えば、上記実施形態で説明した電子部品内蔵基板の構造は上記実施形態に限定されず、適宜変更することができる。例えば、スルーホールビア５１，５２とは異なる形状のビア等を介して第１電極層２１、第２電極層２２と他の配線層等を電気的に接続する構成としてもよい。
また、上記実施形態では、第１電極層２１が１層又は２層であり、第２電極層２２が２層である場合について説明したが、各電極層は、３層以上であってもよい。その場合であっても、第１電極層の第１主電極層が誘電体層に接すると共に、第２電極層においては、第２主電極層と誘電体層との間に少なくとも一層の電極層（第２副電極層）が設けられ、これらの電極層の材料の主成分が上記実施形態で説明した関係を満たしていれば、上記実施形態で説明した作用効果を奏する。
１…基板実装構造、２…電子部品内蔵基板、３…電子部品、１０…コア基板、２０，２０Ａ…薄膜コンデンサ、２１…第１電極層、２２…第２電極層、２３…誘電体層、３０，４０…配線層、５１，５２…スルーホールビア、２１１…第１主電極層、２１２…第１副電極層、２２１…第２主電極層、２２２…第２副電極層。

Claims (7)

  1. 正電荷を蓄積する第１電極層及び負電荷を蓄積する第２電極層による一対の電極層と、
    積層方向に沿って当該一対の電極層に挟まれた誘電体層と、
    を有し、
    前記第１電極層は、前記誘電体層と接する第１主電極層を含み、
    前記第２電極層は、互いに異なる金属材料により形成された第２主電極層と第２副電極層とを含み、
    前記第２副電極層は、積層方向に沿って前記誘電体層と前記第２主電極層とにより挟まれるように配置され、
    前記第２主電極層の材料の融点は、前記第１主電極層の材料の融点及び前記第２副電極層の材料の融点のいずれよりも低い薄膜コンデンサ。
  2. 前記第１電極層は、前記第１主電極層とは異なる金属材料により形成された第１副電極層を含み、
    前記第１副電極層は、積層方向に沿って前記誘電体層とは逆側で前記第１主電極層と接するように配置され、
    前記第１主電極層の材料の融点は、前記第１副電極層の材料の融点よりも高い請求項１に記載の薄膜コンデンサ。
  3. 積層方向に沿って見たときの前記薄膜コンデンサにおける両端の層の材料は、主成分が銅である請求項２に記載の薄膜コンデンサ。
  4. 積層方向に沿って見たときの前記薄膜コンデンサにおける両端の層と、その内側に積層する層との間に、当該内側に積層する層の主成分と銅との合金層を有する請求項３に記載の薄膜コンデンサ。
  5. 前記第１主電極層及び前記第２副電極層の材料は、主成分が、タンタル、ニッケル、タングステン、白金、パラジウム、イリジウム、ルテニウム、及び、ロジウムのいずれか、又は、これらの金属の合金である請求項１〜４のいずれか一項に記載の薄膜コンデンサ。
  6. 前記第２副電極層の厚さは、０．０５μｍ〜１０μｍである請求項１〜５のいずれか一項に記載の薄膜コンデンサ。
  7. 請求項１〜６のいずれか一項に記載の薄膜コンデンサと、
    前記薄膜コンデンサの前記第１電極層及び前記第２電極層のそれぞれに対して電気的に接続する一対のビアと、
    を有する電子部品内蔵基板。
JP2016216476A 2016-11-04 2016-11-04 薄膜コンデンサ及び電子部品内蔵基板 Active JP6750462B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016216476A JP6750462B2 (ja) 2016-11-04 2016-11-04 薄膜コンデンサ及び電子部品内蔵基板
US15/804,324 US10085343B2 (en) 2016-11-04 2017-11-06 Thin-film capacitor and electronic component embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016216476A JP6750462B2 (ja) 2016-11-04 2016-11-04 薄膜コンデンサ及び電子部品内蔵基板

Publications (2)

Publication Number Publication Date
JP2018074116A true JP2018074116A (ja) 2018-05-10
JP6750462B2 JP6750462B2 (ja) 2020-09-02

Family

ID=62064293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016216476A Active JP6750462B2 (ja) 2016-11-04 2016-11-04 薄膜コンデンサ及び電子部品内蔵基板

Country Status (2)

Country Link
US (1) US10085343B2 (ja)
JP (1) JP6750462B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696331B (zh) * 2019-04-10 2020-06-11 唐光輝 充電裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
KR102393213B1 (ko) * 2017-09-07 2022-05-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP7056290B2 (ja) * 2018-03-23 2022-04-19 Tdk株式会社 薄膜キャパシタ、及び薄膜キャパシタの製造方法
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195612A1 (en) * 2000-06-27 2002-12-26 Mark Farrell Method of making a nickel-coated copper substrate and thin film composite containing the same
JP2006140454A (ja) * 2004-10-08 2006-06-01 Rohm & Haas Electronic Materials Llc コンデンサ構造
JP2007150186A (ja) * 2005-11-30 2007-06-14 Tdk Corp 薄膜電子部品用電極、薄膜電子部品及びその製造方法
JP2007173437A (ja) * 2005-12-21 2007-07-05 Fujitsu Ltd 電子部品
WO2008129704A1 (ja) * 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
JP2010238766A (ja) * 2009-03-30 2010-10-21 Mitsui Mining & Smelting Co Ltd 薄膜キャパシタおよびその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3320500A (en) * 1965-12-27 1967-05-16 Bell Telephone Labor Inc Tantalum alloy capacitor
JP3019541B2 (ja) 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5262920A (en) * 1991-05-16 1993-11-16 Nec Corporation Thin film capacitor
JPH05287305A (ja) 1992-04-15 1993-11-02 Showa Denko Kk 積層セラミックコンデンサー内部電極用ニッケル粉末材料
JP3188179B2 (ja) 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JPH09208394A (ja) 1996-02-07 1997-08-12 Tdk Corp 強誘電体薄膜及び強誘電体薄膜コンデンサの製造方法
US7038310B1 (en) 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
JP4468527B2 (ja) 1999-11-26 2010-05-26 イビデン株式会社 多層プリント配線板およびその製造方法。
JP2001185443A (ja) 1999-12-22 2001-07-06 Hitachi Ltd 薄膜コンデンサ
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP4683598B2 (ja) 2001-07-06 2011-05-18 三井金属鉱業株式会社 積層セラミックコンデンサ内部電極用の表面処理ニッケル粉及びその製造方法
US6610417B2 (en) 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
JP2004134451A (ja) 2002-10-08 2004-04-30 Renesas Technology Corp 半導体装置及びその製造方法
JP4700332B2 (ja) 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP4375395B2 (ja) 2004-02-19 2009-12-02 日立化成工業株式会社 薄膜複合材料およびその製造方法、ならびに当該薄膜複合材料を用いた多層配線板および電子部品
CN101695216B (zh) 2004-06-25 2012-01-04 揖斐电株式会社 印刷配线板及其制造方法
US20060000542A1 (en) 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
JP4512497B2 (ja) 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
CN101199248A (zh) 2005-06-15 2008-06-11 揖斐电株式会社 多层印刷线路板
US7539005B2 (en) 2005-07-29 2009-05-26 Tdk Corporation Dielectric film production process and capacitor
TW200730042A (en) 2005-10-14 2007-08-01 Ibiden Co Ltd Method for manufacturing high-dielectric sheet
TW200746940A (en) 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP4670612B2 (ja) 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
US7336501B2 (en) 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
US20080017407A1 (en) 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
JP4952332B2 (ja) 2006-10-20 2012-06-13 日立化成工業株式会社 キャパシタ層形成材およびその製造方法ならびにプリント配線板
JP2010027948A (ja) 2008-07-23 2010-02-04 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法
JP2010087499A (ja) 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
US8088658B2 (en) * 2009-04-28 2012-01-03 E. I. Du Pont De Nemours And Company Thin film capacitor and method of fabrication thereof
KR101613388B1 (ko) 2012-03-30 2016-04-18 히타치가세이가부시끼가이샤 다층 배선판
JP6015159B2 (ja) 2012-06-22 2016-10-26 Tdk株式会社 薄膜コンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020195612A1 (en) * 2000-06-27 2002-12-26 Mark Farrell Method of making a nickel-coated copper substrate and thin film composite containing the same
JP2006140454A (ja) * 2004-10-08 2006-06-01 Rohm & Haas Electronic Materials Llc コンデンサ構造
JP2007150186A (ja) * 2005-11-30 2007-06-14 Tdk Corp 薄膜電子部品用電極、薄膜電子部品及びその製造方法
JP2007173437A (ja) * 2005-12-21 2007-07-05 Fujitsu Ltd 電子部品
WO2008129704A1 (ja) * 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
JP2010238766A (ja) * 2009-03-30 2010-10-21 Mitsui Mining & Smelting Co Ltd 薄膜キャパシタおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696331B (zh) * 2019-04-10 2020-06-11 唐光輝 充電裝置

Also Published As

Publication number Publication date
US20180132355A1 (en) 2018-05-10
JP6750462B2 (ja) 2020-09-02
US10085343B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6750462B2 (ja) 薄膜コンデンサ及び電子部品内蔵基板
JP2015065394A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
US10483345B2 (en) Electronic component embedded substrate
JP6809865B2 (ja) セラミック電子部品及びその製造方法
US10748707B2 (en) Electronic component
JP6891388B2 (ja) 積層型キャパシタ及びその実装基板
JP2021027319A (ja) 積層セラミックキャパシタ
US20210005392A1 (en) Multilayer ceramic capacitor
US11367626B2 (en) Electronic component-incorporating substrate
US11776746B2 (en) Multilayer capacitor
KR101813365B1 (ko) 적층형 커패시터 및 그 실장 기판
US10813220B2 (en) Electronic component embedded substrate
US10340088B2 (en) Thin-film capacitor
JP6897139B2 (ja) 電子部品内蔵基板及び基板実装構造体
US20180102218A1 (en) Thin-film capacitor
KR20200133319A (ko) 적층형 커패시터
JP2018206839A (ja) 薄膜コンデンサ
US11114249B2 (en) Thin-film capacitor
JP7095230B2 (ja) 電子部品
JP6904085B2 (ja) 電子部品内蔵基板
US10614956B1 (en) Multilayer capacitor for improved bending strength characteristics
KR20190121221A (ko) 전자 부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6750462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150