JP4468527B2 - 多層プリント配線板およびその製造方法。 - Google Patents

多層プリント配線板およびその製造方法。 Download PDF

Info

Publication number
JP4468527B2
JP4468527B2 JP33553599A JP33553599A JP4468527B2 JP 4468527 B2 JP4468527 B2 JP 4468527B2 JP 33553599 A JP33553599 A JP 33553599A JP 33553599 A JP33553599 A JP 33553599A JP 4468527 B2 JP4468527 B2 JP 4468527B2
Authority
JP
Japan
Prior art keywords
layer
plating
opening
thin film
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33553599A
Other languages
English (en)
Other versions
JP2001156455A (ja
Inventor
英郎 矢橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP33553599A priority Critical patent/JP4468527B2/ja
Publication of JP2001156455A publication Critical patent/JP2001156455A/ja
Application granted granted Critical
Publication of JP4468527B2 publication Critical patent/JP4468527B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ビルドアップ配線層を備える多層プリント配線板に関し、とくに、層間樹脂絶縁層内のビアホール形成用開口のうち、その一部の開口内に抵抗体を配設して、ICチップなどの半導体素子から導体回路へ入力する電流のバラツキを抑え、動作周波数、電力量などの増大化にも耐え得る電気的接続性に優れた多層プリント配線板を提案する。
【0002】
【従来の技術】
近年、信号の高周波数化に伴ない、パッケージ基板の材料特性として低誘電率、低誘電正接であることが求められており、そのため、パッケージ基板の材料は、セラミックから樹脂へとその主流が移りつつある。
このような背景の下、樹脂基板を用いたプリント配線板に関する技術としては、例えば、特公平4−55555号公報に開示されたものがある。この文献においては、内層導体回路形成がされたガラスエポキシ基板上にエポキシアクリレートを用いて層間樹脂絶縁層を形成し、続いて、フォトリソグラフィーの手法を用いてビアホール形成用開口を設け、その表面を粗化処理し、めっきレジストを設けた後、めっき処理によって外層導体回路およびビアホールを形成する方法が提案されている。
【0003】
しかしながら、エポキシアクリレートなどの樹脂からなる層間樹脂絶縁層は、導体回路との密着性を確保するために、その表面ならびに導体回路の表面を粗化しなければならない。このため、高周波数の信号を伝搬させると、表皮効果により、粗化された導体回路の表面部分のみを伝搬し、その表面の凹凸に起因して信号にノイズが生じてしまうという問題がある。この問題は、セラミック基板に比べて低誘電率および低誘電正接を持つ樹脂基板を使用する場合に、特に顕著であった。
【0004】
また、樹脂基板は、導体基板やセラミック基板に比べて放熱性が悪いために蓄熱しやすく、その結果、導体回路を構成する銅イオンの拡散速度が高くなり、マイグレーションを引き起こして層間絶縁が破壊されるという問題があった。
そこで、上述したような問題点を解決するために、樹脂などの基板の片面に樹脂をスピンコートなどで塗布形成し、その樹脂層上に導体パターンとの密着性を向上させ得る金属( クロム、ニッケル、チタン等) を設ける技術が特開平7−45948号公報や特開平7−94865号公報において、提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、ICを載置するプリント配線板のサイズをより小さくして、そのようなプリント配線板を搭載した携帯電話等の装置全体を小さくすることが要望されている今日的状況においては、ICチップ以外の抵抗やコンデンサーなどの電子部品を搭載するエリアが小さく、プリント配線板上にそれらの電子部品を実装することはますます困難になってきている。
【0006】
そのため、配線幅を50μm以下とした高密度なプリント配線板を得ようとすると、種々の熱処理やアニール処理、酸などの薬液処理等の処理工程が必要となり、導体回路を含めた配線の形状や金属の酸化状態などあるいは層間絶縁層の形状にバラツキが生じることになる。そのようなバラツキがある配線に流れる電流にもバラツキが生じて、許容電流も変動してしまうため、回路に流れる電流量にも限界が有る。そのために、動作周波数、電力量などの増大化を図ると正常に動作しないなどの問題が発生している。
【0007】
本発明は、従来技術が抱える上記問題を解決するためになされたものであり、その主たる目的は、配線の状態に関わらず、許容電流の変動を抑えて、動作周波数や電力量が増大しても、正常に動作する多層プリント配線板を提供することにある。
本発明の他の目的は、ビルドアップ配線層内のビアホールのうち少なくともその一部のビアホール内に抵抗体を配設した多層プリント配線板を提供することにある。
本発明のさらに他の目的は、このような多層プリント配線板を有利に製造できる方法を提案することにある。
【0008】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、ビルドアップ配線層内の多数のビアホールのうち、少なくともその一部のビアホールに抵抗体を配設し、上層の導体回路と下層の導体回路とをその抵抗体を介して接続することによって、許容電流の変動をなくし、動作周波数や電力量が増大しても、正常に動作することを知見し、以下に示す内容を要旨構成とする発明に想到した。
【0009】
(1)すなわち、本発明の多層プリント配線板は、
上層の導体回路と下層の導体回路とが層間樹脂絶縁層によって電気的に絶縁され、その導体回路間が、層間樹脂絶縁層に形成された多数のビアホールを介して互いに電気的接続されてなるビルドアップ配線層を有する多層プリント配線板において、
上記多数のビアホールが形成される開口のうち、少なくともその一部のビアホールが形成される開口には、その内壁表面および開口底部に露出する導体回路表面の一部に薄膜からなる抵抗体が形成されるとともに、その薄膜抵抗体によって囲まれる空間にめっき充填されてなるビアホールが配設されていることを特徴とする。
上記抵抗体は、Al、Fe、W、Mo、Sn、Ni、Co、Cr、Tiおよび貴金属から選ばれる少なくとも一種の金属から形成されることが望ましく、その厚さは15μm以下であることが望ましい。
【0010】
(2)また、本発明の多層プリント配線板の製造方法は、
上層の導体回路と下層の導体回路とが層間樹脂絶縁層によって電気的に絶縁され、その導体回路間が、層間樹脂絶縁層に形成された多数のビアホールを介して互いに電気的接続されてなるビルドアップ配線層を有する多層プリント配線板の製造に当たって、その製造工程中に、少なくとも下記(1)(5)の工程、すなわち、
(1) 上記層間樹脂絶縁層の一面から下層の導体層に達する多数の開口を形成する工程、
(2) 上記多数の開口のうちの一部を選択的にマスキングするとともに、マスキングされない開口の内壁面を含んだ層間樹脂絶縁層表面およびその開口の底部に露出する前記下層の導体層の表面の一部に、無電解めっきまたはスパッタリングによって薄膜抵抗体を形成する工程、
(3) 上記マスキングを解除するとともに、上記薄膜抵抗体が形成された開口をマスキングして、マスキングを解除した開口を含んだ層間樹脂絶縁層表面に無電解銅めっきまたは銅スパッタリングを施して薄付け導体層を形成する工程、
(4) 上記薄膜抵抗体が形成された開口のマスキングを解除し、上記薄付け導体層上にめっきレジストを設け、そのめっきレジスト非形成部分に電解銅めっきを施して、薄膜抵抗体が形成された開口を含んだすべての開口にめっき充填するとともに、薄付け導体層上に厚付け導体層を形成する工程、
(5) 上記めっきレジストを剥離除去した後、そのめっきレジスト下の無電解銅めっき層または銅スパッタ層と薄膜抵抗体とをエッチングにより除去して、独立した導体回路と、開口内にめっき充填されてなるビアホールと、開口の内壁面およびその開口の底部に露出する下層の導体回路の表面の一部に薄膜抵抗体が形成されるとともに、薄膜抵抗体によって囲まれた空間にめっき充填されてなるビアホールとを形成する工程、
とを含むことを特徴とする。
上記製造方法において、上記抵抗体は、Al、Fe、W、Mo、Sn、Ni、Co、Cr、Tiおよび貴金属から選ばれる少なくとも一種の金属から形成されることが望ましい。
また、上記抵抗体の厚さは、15μm以下であることが望ましい。
さらに、上記抵抗体に対して、Cu、Pd等の他の金属を積層させてもよく、この金属層を含めた厚みの合計は、20μm前後が望ましい。
【0011】
【発明の実施の形態】
本発明のプリント配線板は、ビルドアップ配線層の層間樹脂絶縁層内に形成されたビアホールの少なくとも一部に抵抗体が配設され、その抵抗体を介して上層の導体回路と下層の導体回路が接続されることを特徴とする。
すなわち、多数のビアホールが形成される開口のうち、一部の開口にはめっき充填されてなるビアホールが形成されるとともに、他の開口には、その内壁面および底部に露出する下層の導体回路の表面の一部に薄膜からなる抵抗体が形成されるとともに、その薄膜抵抗体によって囲まれる空間にめっき充填されてなるビアホールが形成されている。
このような構成によれば、配線の形状や酸化度合等に関わらず、許容電流の変化がなく、かつ安定的に電流を流すことができるプリント配線板を得ることができる。
【0012】
また、上記抵抗体は、Al、Fe、W、Mo、Sn、Ni、Co、Cr、Tiおよび貴金属から選ばれる少なくとも1種の金属から形成されることが望ましい。その理由は、遷移金属を用いることによって、抵抗体と電解銅めっき膜または銅スパッタ層との密着性および抵抗体と層間樹脂絶縁層との密着性を向上させることができるからである。
【0013】
また、ビアホール内に埋設される抵抗体の抵抗値‐抵抗温度特性は、薄膜の厚み、ビアホール径、層間厚み、抵抗体の種類等に依存して決定されるが、特にその厚みは、15μm以下、特に10μm以下であることが望ましい。
その理由は、厚さが15μmを超えると抵抗体としての役割が発現しにくいからであり、上層に層間樹脂絶縁層やソルダーレジスト層が形成され難くなるとともに、剥離が生じたりするからである。
【0014】
また、上記抵抗体に対して、Cu、Pd等の他の金属を積層させることもでき、この金属層を含んだ厚みの合計は、20μm前後が望ましい。
このような2層構造を採用した場合、Al、Fe、W、Mo、Sn、Ni、Co、Cr、Tiおよび貴金属層以外のCu、Agなどの比較的導電性がよい金属で上層の導体回路を形成するときは、その上層の導体回路はエッチングにより完全に除去する必要がある。その理由は、残っていると上層を介して、導通が取れるために、下層の導体回路には電気が流れにくくなり、局部的にしか流れないために抵抗の機能としての役目を果たさなくなるからである。
【0015】
以下、本発明の多層プリント配線板を製造する一方法について説明する。
(1)まず、樹脂基板の表面に内層銅パターンを形成した配線基板を作製する。
樹脂基板としては、無機繊維を有する樹脂基板が望ましく、具体的には、ガラス布エポキシ基板、ガラス布ポリイミド基板、ガラス布ビスマレイミド−トリアジン樹脂基板およびガラス布フッ素樹脂基板から選ばれる少なくとも1種以上がよい。
この樹脂基板への銅パターンの形成は、樹脂基板両面に銅箔を張った銅張積層板をエッチング処理して行う。
【0016】
(2)前記(1)で作製した配線基板の両面に樹脂絶縁層を形成する。この樹脂絶縁層は、多層プリント配線板の層間樹脂絶縁層として機能する。
この樹脂絶縁層は、未硬化液(未硬化の樹脂)を塗布したり、フィルム状の樹脂を熱圧してラミネートすることにより形成される。
【0017】
(3)次に、この樹脂絶縁層に、基板上の導体回路との電気的接続を確保するためのビアホール形成用の開口を多数設ける。
この開口の穿設は、レーザ光にて行う。このとき、使用されるレーザ光は、炭酸ガスレーザ、紫外線レーザ、エキシマレーザ、UVレーザなどがある。そして、COレーザ光にて穴明けした場合はデスミア処理を行う。このデスミア処理は、クロム酸、過マンガン酸塩などの水溶液からなる酸化剤を使用して行うことができ、また、酸素プラズマ、CFと酸素の混合プラズマやコロナ放電などで処理してもよい。
また、低圧水銀ランプを用いて紫外線を照射することにより、表面改質することもできる。
特にCFと酸素の混合プラズマは、樹脂表面に、水酸基やカルボニル基などの親水性基を導入することができ、後のCVDやPVD処理がしやすいため、有利である。
【0018】
(4)(3)の工程で設けた多数の開口のうち、一部の開口内に抵抗体としての金属層を形成する。この際、抵抗体を配設する開口以外の開口は、予め、エッチングレジスト等によって被覆しておく。
上記抵抗体は、第4A族から第1B族で第4〜第7周期の金属から選ばれる少なくとも1種の金属からなり、めっき法、PVD法あるいはCVD法によって形成される。
めっき法としては、無電解めっきが、PVD法としては、スパッタリング、イオンビームスパタリングなどの蒸着法が具体的に挙げられる。また、CVD法としては、アリルシクロペンタジフェニルパラジウム、ジメチルゴールドアセチルアセテート、スズテトラメチルアクリロニトリル、ジコバルトオクタカルボニルアクリロニトリルなどの有機金属(MO)を供給材料とするPE−CVD(Plasma Enhanced CVD)などが具体的に挙げられる。
【0019】
(5)次に、前記(4)において被覆された開口のマスキングを解除するとともに、抵抗体層が形成された開口を、エッチングレジストにより被覆して、マスキングを解除された開口を含んだ層間樹脂絶縁層表面に、無電解銅めっきや銅スパッタリングによって薄い導体層を形成して、薄付け導体層を設ける。この薄付け導体層の厚みは、10μm以下であることが望ましい。
さらに、上記導体層がスパッタリングにより形成される場合には、そのスパッタ層上に、同種の無電解めっき層を形成してもよい。この無電解めっきとしては、銅めっきが最適であり、その厚みは、0.1〜2μmの範囲であることが望ましい。その理由としては、後に行う電解めっきの導電層としての機能を損なうことなく、エッチング除去できるからである。
【0020】
(6)次に、前記(5)で形成した薄付け導体層上にめっきレジストを形成する。
このめっきレジストは、感光性ドライフィルムをラミネートして露光、現像処理して形成される。
【0021】
(7)次に、前記(5)の工程にて得られた導体層をめっきリードとして、めっきレジスト非形成部分に電解めっきを施して、電解めっき膜を設けて導体回路を形成すべき導体層を設けると同時に、開口部内をめっき膜で充填してバイアホールを形成する。
【0022】
(8) めっきレジストを剥離、除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液で、めっきレジスト下にある(5)の工程で形成された薄付け導体層を溶解、除去する。
その方法は、その導体層が除去できるエッチング量を制御する、または、特定の導体のみ除去できるエッチング液を使用するなどの方法がある。エッチング方法は、浸積、スプレーなどの通常のエッチング方法により行なわれる。それにより、めっきレジスト下の薄付け導体層は完全に除去され、多数のビアホールのうち、一部のビアホール内には抵抗体が配設されたプリント配線板が得られる。
【0023】
(9)次に、前記(2)〜(8)の工程を繰り返して、ビアホールの真上に、抵抗体が埋設された他のビアホールを設けると共に導体回路よりもさらに外側に上層の導体回路を設ける。このビアホールの表面は、はんだパッドとして機能する導体パッドに形成される。
【0024】
(10)次に、こうして得られた配線基板の外表面に、ソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体層のうちはんだパッド(導体パッド、ビアホールを含む)部分を露出させた開口を形成する。ここで、露出する開口の開口径は、はんだパッドの径よりも大きくすることができ、はんだパッドを完全に露出させてもよい。また、逆に前記開口の開口径は、はんだパッドの径よりも小さくすることができ、はんだパッドの縁周をソルダーレジスト層で被覆することができる。この場合、はんだパッドをソルダーレジスト層で抑えることができ、はんだパッドの剥離を防止できる。
【0025】
(11)次いで、前記開口部から露出した前記はんだパッド部上に「ニッケル−金」の金属層を形成する。
ニッケル層は1〜7μmが望ましく、金層は0.01〜0.06μmがよい。この理由は、ニッケル層は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金層は、厚すぎるとコスト増になり、薄すぎるとはんだ体との密着効果が低下するからである。
【0026】
(12)さらに、前記開口部から露出した前記はんだパッド部上に、はんだ体を供給して、6層の多層プリント配線板が製造される。はんだ体の供給方法としては、はんだ転写法や印刷法を用いることができる。
ここで、はんだ転写法は、プリプレグにはんだ箔を貼合し、このはんだ箔を開口部分に相当する箇所のみを残してエッチングすることにより、はんだパターンを形成してはんだキャリアフィルムとし、このはんだキャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、はんだパターンがパッドに接触するように積層し、これを加熱して転写する方法である。一方、印刷法は、パッドに相当する箇所に貫通孔を設けた印刷マスク(メタルマスク) を基板に載置し、はんだペーストを印刷して加熱処理する方法である。
【0027】
なお、以上の説明では、導体回路の形成方法としてセミアディティブ法を採用したが、フルアディティブ法を採用することもできる。
このフルアディティブ法では、樹脂絶縁層に形成したビアホール形成用開口のうち一部の開口内に、CVDあるいはPVD処理にて薄膜抵抗体層を形成するとともに、ビアホール形成用開口のうち残りの他の開口内に、CVDあるいはPVD処理にてスパッタ銅層を形成した後、感光性ドライフィルムをラミネートするか、または液状の感光性樹脂を塗布し、露光、現像処理してめっきレジストを設け、無電解めっき処理を施して厚付け導体層を形成して、導体回路を形成する。
【0028】
以下、実施例をもとに詳述する。
【実施例】
(実施例1)
表面に導体回路2を形成したビスマレイミド−トリアジン(BT)樹脂基板1(図1(a)参照)を、硫酸銅8g/l、硫酸ニッケル 0.6g、クエン酸15g/l、次亜リン酸ナトリウム29g/l、ホウ酸31g/l、界面活性剤 0.1g/lからなるpH=9の無電解めっき液に浸漬し、該導体回路2の表面に厚さ3μmの銅−ニッケル−リンからなる粗化層3を形成した。次いで、その基板を水洗いし、0.1mol/lホウふっ化スズ−1.0mol/lチオ尿素液からなる無電解スズ置換めっき浴に50℃で1時間浸漬し、前記粗化層3の表面に 0.3μmのスズ層を設けた(図1(b) 参照、但し、スズ層については図示しない)。
【0029】
(2)次いで、上記(1)で得られた基板1上に層間樹脂絶縁層4を形成する。
基板1の両面に、厚さ50μmの熱硬化型ポリオレフィン樹脂シート(住友3M製、商品名:1592)を温度50〜180℃まで昇温しながら圧力9.8×10Paで加熱プレスして積層し、ポリオレフィン系樹脂からなる層間樹脂絶縁層4を設けた(図1(c)参照)。
【0030】
(3)上記(2)で形成した層間樹脂絶縁層4に、多数のビアホール形成用開口を形成する。
波長10.4μmの炭酸ガスレーザにて、上記(2)で得たポリオレフィン系樹脂からなる樹脂絶縁層4に直径80μmのビアホール形成用開口5を設けた(図1(c)参照)。
さらに、CFおよび酸素混合気体のプラズマ処理により、デスミアおよび樹脂表面の改質を行った。この改質により、表面には、OH基やカルボニル基、COOH基などの親水性基が確認された。
なお、酸素プラズマ処理条件は、電力800W、真空度66.5Pa、処理時間20分間である。
【0031】
(4)上記(3)の工程で設けた多数の開口5のうち、一部の開口内に抵抗体としてのNi金属層6をスパッタリングにより形成する(図1(d)参照)この薄膜抵抗体としてのニッケルスパッタ6は、図示されているように、開口5の内壁面を含んだ層間樹脂絶縁層4の表面、および開口5の底面に露出した下層の導体回路2の表面の一部に形成される
なお、抵抗体を配設する開口以外の開口は、予め、エッチングレジスト等からなるマスクM1によって被覆し、ニッケルをターゲットにしたスパッタリングを、気圧 0.6Pa、温度80℃、電力200W、時間5分間の条件で行い、ニッケル薄膜を(ポリオレフィン系)樹脂絶縁層4の表面に形成した。このとき、形成されたニッケルスパッタ層6の厚さは 0.1μmであった。
さらに、ニッケルスパッタ層6上に、同様のスパッタ条件にて厚さ 0.1μmの銅スパッタ層を形成した。
なお、スパッタリング装置としては、日本真空技術株式会社製のSV−4540を使用した。
【0032】
(5)次に、上記(4)において被覆された開口のマスキングM1を解除するとともに、抵抗体層が形成された開口を、エッチングレジスト等からなるマスクM2で被覆して、マスキングM1を解除された開口を含んだ層間樹脂絶縁層表面に、上記(4)と同様の装置によって、銅スパッタリングによる銅スパッタ層7を形成して、薄付け導体層を設ける(図1(e)参照)。この際のスパッタリングは、気圧 0.8Pa、温度80℃、電力200W、スパッタリング時間5分間の条件で行い、形成された銅スパッタ層7の厚さは0.1μmであった。
【0033】
(6)さらに、上記(5)のマスクM2を解除して、銅スパッタ層7からなる薄付け導体層が形成された基板1の両面にめっきレジストを設ける。
感光性ドライフィルムを銅スパッタ層7に張りつけ、フォトマスクフィルムを載置して、100mJ/cmで露光、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのめっきレジスト8を設けた(図2(a)参照)。
【0034】
(7)次に、以下の条件にて、めっきレジスト非形成部分に電解銅めっきを施し、厚さ20μmの電解銅めっき膜9を設けると同時に、ニッケルスパッタ層6が形成された開口を含んだ全ての開口の内部を電解銅めっき膜9で充填してビアホール10を形成した。
この際、図2(b)に示すように、開口の内壁面にはニッケルスパッタ層6が形成され、そのニッケルスパッタ層6により囲まれた空間に電解銅めっき膜9が充填されてビアホール10を形成している。
〔電解めっき水溶液〕
硫酸銅・5水和物 : 60g/l
レベリング剤(アトテック製、HL): 40ml/l
硫酸 : 190g/l
光沢剤(アトテック製、UV) : 0.5ml/l
塩素イオン : 40ppm
〔電解めっき条件〕
バブリング : 3.0リットル/分
電流密度 : 0.5A/dm
設定電流値 : 0.18A
めっき時間 : 130分
【0035】
(8)次いで、 めっきレジスト8を剥離、除去した後、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウムなどのエッチング液でめっきレジスト下の薄付け層としての銅スパッタ層、薄膜抵抗体をなすニッケルスパッタ層6およびそのニッケルスパッタ層6上に形成した銅スパッタ層を溶解、除去して、銅スパッタ層7と電解銅めっき膜9からなる厚さ約20μm、L/S=25μm/25μmの上層の導体回路11を形成した。このとき、一部のビアホール10内には抵抗体としてのニッケルスパッタ層6が形成される。これらのビアホール10は表面は平坦であり、上層の導体回路11の表面とビアホール10の表面のレベルは同一であった。
このようなエッチング処理によって、下層の導体回路2と上層の導体回路11間に抵抗体としてのNiスパッタ層6が形成される。(図2(b)参照)。
【0036】
(9) 上記(8)で得た基板に、上記(1)と同様にして粗化層3を形成し、さらに前記(4)〜(8)の処理を繰り返して、ビアホール10および導体回路11の外層に、抵抗体としてのニッケルスパッタ層6が埋設されたビアホール20および導体回路21が形成されプリント配線板を製造した(図2(c)参照)。
【0037】
(10)一方、DMDGに溶解させた60重量%のクレゾールノポラック型エポヰシ樹脂(日本化薬製)のエポヰシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)14.121重量部、イミダゾール硬化剤(四国化成製、2E4MZ−CN)1.6重量部、感光性モノマーである多価アクリルモノマー(日本化薬製、R604)1.5重量部、同じく多価アクリルモノマー(共栄社化学製、DPE6A)30重量部、アクリル酸エステル重合物からなるレベリング剤(共栄社製、ポリフローNo.75)0.36重量部を混合し、この混合物に対して光開始剤としてのペンゾフェノン(関東化学製)20重量部、光増感割としてのEAB(保土ヶ谷化学製)0.2重量部を加え、さらにDMDG(ジエチレングリコールジメチルエーテル)10重量部を加えて、粘度を25℃で1.4±0.3Pa・Sに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、B型粘度計(東京計器、DVL‐B型)で60rpmの場合はローターNo.46rpmの場合はローターNo.3によった。
【0038】
(11)上記(9)で得られた多層配線基板の両面に、前記(10)で得られたソルダーレジスト組成物を20μmの厚さで塗布した。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン(マスクパターン)が描画された厚さ5mmのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて1000mJ/cmの紫外線で露光し、DMTG現像処理した。さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件で加熱処理し、パッド部分が開口した(開口径200μm)ソルダーレジスト層22(厚み20μm)を形成した(図3(a)参照)。
【0039】
(12)次に、ソルダーレジスト層22を形成した基板を、塩化ニッケル30g/1、次亜リン酸ナトリウム10g/1、クエン酸ナトリウム10g/1からなるpH=5の無電解ニッケルめっき液に20分間浸漬して、開口部に厚さ5μmのニッケルめっき層24を形成した。さらに、その基板を、シアン化金力リウム2g/1、塩化アンモニウム75g/1、クエン酸ナトリウム50g/1、次亜リン酸ナトリウム10g/1からなる無電解金めっき液に93℃の条件で23秒間浸漬して、ニッケルめっき層24上に厚さ0.03μmの金めっき層25を形成した。
【0040】
(13)そして、ソルダーレジスト層22の開口部に、はんだペーストを印刷して200℃でリフローすることによりはんだバンプ(はんだ体)26を形成し、はんだバンプを有する片面3層の多層プリント配線板を製造した(図3(b)参照)。
【0041】
(実施例2)
実施例1の(4)の工程において、Ni金属層6をスパッタリングにより形成する代わりに、以下のような条件で無電解ニッケルめっきによって形成し、実施例1の(5)の工程において、薄付け導体層をスパッタリングによって形成する代わりに、以下のような条件で無電解銅めっきによって形成したこと以外は、実施例1と同様にして片面3層の多層プリント配線板を製造した。
【0042】
〔無電解ニッケルめっき水溶液〕
NiSO 0.1 mol/l
PdCl 0.001 mol/l
NaHPO 0.1 mol/l
Na 0.3 mol/l
(NH)SO 0.5 mol/l
チオジグリコール酸 10 mg/l
pH=10
〔無電解めっき条件〕
50℃の液温度で20分
【0043】
〔無電解銅めっき水溶液〕
EDTA 150 g/l
硫酸銅 20 g/l
HCHO 30 ml/l
NaOH 40 g/l
α、α’−ビピリジル 80 mg/l
PEG 0.1 g/l
〔無電解めっき条件〕
70℃の液温度で30分
【0044】
(比較例)
実施例1とほぼ同様であるが、ビアホール内に抵抗体としてのニッケル層を形成しない多層プリント配線板を得た。
【0045】
上記実施例1、2および比較例にて製造されたプリント配線板について、実施例1、2については回路形成時における配線の欠陥、ボイドなどは確認されたが、電圧を印加させた時の導体回路内の抵抗、電流値にはバラツキなどがみられず、ICチップを実装して、動作確認を行っても正常に動作した。
比較例では、配線形成時における配線の欠陥、ボイドなどが確認された部分において、電圧を印加させた時の導体回路内の抵抗、電流値にはバラツキがみられ、ICチップを実装して、動作確認を行っても正常に動作しないときがあった。
【0046】
【発明の効果】
以上説明したように、本発明によれば、ビルドアップ配線層内のビアホール形成用開口のうちの一部の開口内に抵抗体を埋設させ、下層の導体回路と上層の導体回路とが抵抗体を介して電気的接続されるので、導体回路を含んだ配線の形状、酸化状態に関わらず、許容電流の変動を抑制して、動作周波数や電力量が増大しても、安定的に電流を流すことができる多層プリント配線板を提供することができる。
【図面の簡単な説明】
【図1】(a)〜(e)は、本発明にかかる多層プリント配線板の実施例1の製造工程の一部を示す図である。
【図2】(a)〜(c)は、本発明にかかる多層プリント配線板の実施例1の製造工程の一部を示す図である。
【図3】(a)および(b)は、本発明にかかる多層プリント配線板の実施例1の製造工程の一部を示す図である。
【符号の説明】
1 基板
2 銅箔
3 粗化層
4 層間樹脂絶縁層
5 ビアホール形成用開口
6 ニッケルスパッタ層(抵抗体)
7 銅スパッタ層(薄付け導体層
8 めっきレジスト
9 電解銅めっき層
10、20 ビアホール
11、21 導体回路
22 ソルダーレジスト層
24 ニッケルめっき層
25 金めっき層
26 はんだバンプ

Claims (4)

  1. 上層の導体回路と下層の導体回路とが層間樹脂絶縁層によって電気的に絶縁され、その導体回路間が、層間樹脂絶縁層に形成された多数のビアホールを介して互いに電気的接続されてなるビルドアップ配線層を有する多層プリント配線板において、
    上記多数のビアホールが形成される開口のうち、少なくともその一部のビアホールが形成される開口には、その内壁表面および開口底部に露出する導体回路表面の一部に薄膜からなる抵抗体が形成されるとともに、その薄膜抵抗体によって囲まれる空間にめっき充填されてなるビアホールが形成されていることを特徴とする多層プリント配線板。
  2. 前記抵抗体は、Al、Fe、W、Mo、Sn、Ni、Co、Cr、Tiおよび貴金属から選ばれる少なくとも一種の金属から形成されることを特徴と請求項1に多層プリント配線板。
  3. 上層の導体回路と下層の導体回路とが層間樹脂絶縁層によって電気的に絶縁され、その導体回路間が、層間樹脂絶縁層に形成された多数のビアホールを介して互いに電気的接続されてなるビルドアップ配線層を有する多層プリント配線板の製造に当たって、その製造工程中に、少なくとも下記(1)(5)の工程、すなわち、
    (1) 上記層間樹脂絶縁層の一面から下層の導体層に達する多数の開口を形成する工程、
    (2) 上記多数の開口のうちの一部を選択的にマスキングするとともに、マスキングされない開口の内壁面を含んだ層間樹脂絶縁層表面およびその開口の底部に露出する前記下層の導体層の表面の一部に、無電解めっきまたはスパッタリングによって薄膜抵抗体を形成する工程、
    (3) 上記マスキングを解除するとともに、上記薄膜抵抗体が形成された開口をマスキングして、マスキングを解除した開口を含んだ層間樹脂絶縁層表面に無電解銅めっきまたは銅スパッタリングを施して薄付け導体層を形成する工程、
    (4) 上記薄膜抵抗体が形成された開口のマスキングを解除し、上記薄付け導体層上にめっきレジストを設け、そのめっきレジスト非形成部分に電解銅めっきを施して、薄膜抵抗体が形成された開口を含んだすべての開口にめっき充填するとともに、薄付け導体層上に厚付け導体層を形成する工程、
    (5) 上記めっきレジストを剥離除去した後、そのめっきレジスト下の無電解銅めっき層または銅スパッタ層と薄膜抵抗体とをエッチングにより除去して、独立した導体回路と、開口内にめっき充填されてなるビアホールと、開口の内壁面およびその開口の底部に露出する前記下層の導体層の表面の一部に薄膜抵抗体が形成されるとともに、薄膜抵抗体によって囲まれた空間にめっき充填されてなるビアホールとを形成する工程、
    とを含むことを特徴とする多層プリント配線板の製造方法。
  4. 上記抵抗体は、Al、Fe、W、Mo、Sn、Ni、Co、Cr、Tiおよび貴金属から選ばれる少なくとも一種の金属から形成されることを特徴とする請求項3に記載の多層プリント配線板の製造方法。
JP33553599A 1999-11-26 1999-11-26 多層プリント配線板およびその製造方法。 Expired - Lifetime JP4468527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33553599A JP4468527B2 (ja) 1999-11-26 1999-11-26 多層プリント配線板およびその製造方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33553599A JP4468527B2 (ja) 1999-11-26 1999-11-26 多層プリント配線板およびその製造方法。

Publications (2)

Publication Number Publication Date
JP2001156455A JP2001156455A (ja) 2001-06-08
JP4468527B2 true JP4468527B2 (ja) 2010-05-26

Family

ID=18289670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33553599A Expired - Lifetime JP4468527B2 (ja) 1999-11-26 1999-11-26 多層プリント配線板およびその製造方法。

Country Status (1)

Country Link
JP (1) JP4468527B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
KR100468195B1 (ko) * 2002-11-28 2005-01-26 주식회사 호진플라텍 다층 인쇄 회로 기판을 제조하는 방법
JP2010027948A (ja) * 2008-07-23 2010-02-04 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法
JP6750462B2 (ja) 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2001156455A (ja) 2001-06-08

Similar Documents

Publication Publication Date Title
KR100763692B1 (ko) 다층 회로기판 및 반도체 장치
US8314348B2 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP4641589B2 (ja) コンデンサおよび多層プリント配線板
JP2003023252A (ja) 多層プリント配線板
JP5191074B2 (ja) 多層プリント配線板
JP4468527B2 (ja) 多層プリント配線板およびその製造方法。
JP4599488B2 (ja) 多層プリント配線板およびその製造方法
JP2003023251A (ja) 多層プリント配線板
JP4641588B2 (ja) コンデンサおよび多層プリント配線板
JP4592889B2 (ja) 多層回路基板
JP4877694B2 (ja) 多層プリント配線板の製造方法
JP4592929B2 (ja) 多層回路基板
JP4291469B2 (ja) 多層プリント配線板およびその製造方法
JP4468528B2 (ja) 多層プリント配線板およびその製造方法。
JP4159136B2 (ja) 多層プリント配線板
JP3143408B2 (ja) プリント配線板の製造方法
JP4592890B2 (ja) 多層回路基板
JP3373406B2 (ja) プリント配線板およびその製造方法
JP3710635B2 (ja) プリント配線板の製造方法
JP2001015918A (ja) 多層プリント配線板およびその製造方法
JP2001015927A (ja) 多層プリント配線板およびその製造方法
JP4553402B2 (ja) 多層プリント配線板の製造方法
JPH11251749A (ja) 多層プリント配線板
JP2000138456A (ja) 多層プリント配線板およびその製造方法
JP2000114678A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100225

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3