JP2001015927A - 多層プリント配線板およびその製造方法 - Google Patents

多層プリント配線板およびその製造方法

Info

Publication number
JP2001015927A
JP2001015927A JP11189363A JP18936399A JP2001015927A JP 2001015927 A JP2001015927 A JP 2001015927A JP 11189363 A JP11189363 A JP 11189363A JP 18936399 A JP18936399 A JP 18936399A JP 2001015927 A JP2001015927 A JP 2001015927A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
wiring board
printed wiring
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11189363A
Other languages
English (en)
Inventor
Touto O
東冬 王
Kota Noda
宏太 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP11189363A priority Critical patent/JP2001015927A/ja
Publication of JP2001015927A publication Critical patent/JP2001015927A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 導体回路を含んだ配線の形状、酸化状態等に
係わらず、許容電流の変動を抑制して、動作周波数や電
力量が増大しても、安定的に電流を流すことができる多
層プリント配線板およびその製造方法を提案すること。 【解決手段】 ビルドアップ配線層内に形成された導体
回路の間に薄付け導体層の一部を残存させ抵抗体として
機能するように形成したことを特徴とする多層プリント
配線板、およびそのような多層プリント配線板の製造に
あたって、その製造工程中に少なくとも以下の〜の
工程を含むことを特徴とする製造方法。 ビルドアップ配線層内の絶縁層上に薄付け導体層を形
成する工程、薄付け導体層上にめっきレジストを形成
する工程、めっきレジストが形成された薄付け導体層
上に、電解めっきにより厚付け導体層を形成して、めっ
きレジスト非形成部分に導体回路を形成する工程、め
っきレジストを剥離した後、薄付け導体層を溶解または
分解せしめる溶液を用いてめっきレジスト下に存在して
いた薄付け導体層を、その一部を残存させた状態で除去
する工程。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビルドアップ配線
層を備える多層プリント配線板に関し、とくに、導体回
路を形成する薄付け導体層の一部に抵抗体としての機能
を付与して、ICチップなどの半導体素子から導体回路
へ入力する電流のバラツキを抑え、動作周波数、電力量
などの増大化にも耐え得る電気的接続性に優れた多層プ
リント配線板を提案する。
【0002】
【従来の技術】近年、信号の高周波数化に伴ない、パッ
ケージ基板の材料特性として低誘電率、低誘電正接であ
ることが求められており、そのため、パッケージ基板の
材料は、セラミックから樹脂へとその主流が移りつつあ
る。このような背景の下、樹脂基板を用いたプリント配
線板に関する技術としては、例えば、特公平4−555
55号公報に開示されたものがある。この文献において
は、内層導体回路形成がされたガラスエポキシ基板上に
エポキシアクリレートを用いて層間樹脂絶縁層を形成
し、続いて、フォトリソグラフィーの手法を用いてバイ
アホール形成用開口を設け、その表面を粗化処理し、め
っきレジストを設けた後、めっき処理によって外層導体
回路およびバイアホールを形成する方法が提案されてい
る。
【0003】しかしながら、エポキシアクリレートなど
の樹脂からなる層間樹脂絶縁層は、導体である導体回路
との密着性を確保するために、その表面ならびに導体回
路の表面を粗化しなければならない。このため、高周波
数の信号を伝搬させると、表皮効果により、粗化された
導体回路の表面部分のみを伝搬し、その表面の凹凸に起
因して信号にノイズが生じてしまうという問題がある。
この問題は、セラミック基板に比べて低誘電率および低
誘電正接を持つ樹脂基板を使用する場合に、特に顕著で
あった。
【0004】また、樹脂基板は、導体基板やセラミック
基板に比べて放熱性が悪いために蓄熱しやすく、その結
果、導体回路を構成する銅イオンの拡散速度が高くな
り、マイグレーションを引き起こして層間絶縁が破壊さ
れるという問題があった。そこで、上述したような問題
点を解決するために、樹脂などの基板の片面に樹脂をス
ピンコートなどで塗布形成し、その樹脂層上に導体パタ
ーンとの密着性を向上させ得る金属( クロム、ニッケ
ル、チタン等) を設ける技術が特開平7-45948 号公報や
特開平7-94865 号公報において、提案されている。
【0005】
【発明が解決しようとする課題】しかしながら、ICを
載置するプリント配線板のサイズをより小さくして、そ
のようなプリント配線板を搭載した携帯電話等の装置全
体を小さくすることが要望されている今日的状況におい
ては、ICチップ以外の抵抗やコンデンサーなどの電子
部品を搭載するエリアが小さく、プリント配線板上にそ
れらの電子部品を実装することはますます困難になって
きている。そのため、配線幅を50μm以下とした高密
度なプリント配線板を得ようとすると、種々の熱処理や
アニール処理、酸などの薬液処理等の処理工程が必要と
なり、導体回路を含めた配線の形状や金属の酸化状態な
どあるいは層間絶縁層の形状にバラツキが生じることに
なる。そのようなバラツキがある配線に流れる電流にも
バラツキが生じて、許容電流も変動してしまうため、回
路に流れる電流量にも限界が有る。そのために、動作周
波数、電力量などの増大化を図ると正常に動作しないな
どの問題が発生している。
【0006】本発明は、従来技術が抱える上記課題を解
決するためになされたものであり、その主たる目的は、
配線の状態に関わらず、許容電流の変動を抑えて、動作
周波数や電力量が増大しても、正常に動作する多層プリ
ント配線板を提供することにある。本発明の他の目的
は、ビルドアップ配線層内の各導体回路の間に抵抗体を
一体的に具えた多層プリント配線板を提供することにあ
る。本発明のさらに他の目的は、このような多層プリン
ト配線板を有利に製造できる方法を提案することにあ
る。
【0007】
【課題を解決するための手段】発明者らは、上記目的の
実現に向け鋭意研究した結果、層間絶縁層上に形成した
薄付け導体層と、その上に形成された厚付け導体層とか
らなる導体回路を含んだ多層プリント配線板において、
各導体回路間に位置する薄付け導体層の一部に抵抗体と
しての機能を付与することによって、許容電流の変動を
なくし、動作周波数や電力量が増大しても、正常に動作
することを知見し、以下に示す内容を要旨構成とする発
明に想到した。
【0008】(1)すなわち、本発明の多層プリント配
線板は、絶縁基板上に、導体層と層間樹脂絶縁層とが交
互に積層され、その導体層間がビアホールにて接続され
たビルドアップ配線層が形成されてなる多層プリント配
線板であって、上記ビルドアップ配線層は、層間樹脂絶
縁層上に形成された薄付け導体層と、その上に形成され
た厚付け導体層とからなる導体回路を含み、さらに、前
記薄付け導体層の一部が導体回路間に残存して抵抗体と
して機能するように形成されていることを特徴とする。
上記薄付け導体層は、Al、Fe、W、Mo、Sn、N
i、Co、Cr、Tiおよび貴金属から選ばれる少なく
とも一種の金属から形成されることが望ましく、その厚
さは2μm以下であることが望ましい。
【0009】(2)また、本発明の多層プリント配線板
の製造方法は、絶縁基板上に、導体層と絶縁層とが交互
に積層され、その導体層間がビアホールにて接続された
ビルドアップ配線層が形成されてなる多層プリント配線
板の製造に際して、その製造工程中に、少なくとも下記
〜の工程、すなわち、 上記絶縁層上に薄付け導体層を形成する工程、 前記薄付け導体層上にめっきレジストを形成する工
程、 めっきレジストが形成された前記薄付け導体層上に、
厚付け導体層を形成して導体回路を形成する工程、 めっきレジストを剥離した後、薄付け導体層を溶解ま
たは分解せしめる溶液を用いてめっきレジスト下に存在
していた薄付け導体層を、その一部を残存させた状態で
除去する工程、を含むことを特徴とする。
【0010】上記製造方法において、薄付け導体層は、
めっき法、PVD法あるいはCVD法のいずれかによっ
て形成されるのが望ましく、また、Al、Fe、W、M
o、Sn、Ni、Co、Cr、Tiおよび貴金属から選
ばれる少なくとも一種の金属から形成されることが望ま
しい。上記薄付け導体層の厚さは、2μm以下であるこ
とが望ましい。また、上記薄付け導体層に対して、C
u、Pd等の他の金属を積層させてもよく、この金属層
を含めた厚みの合計は、2μm前後が望ましい。
【0011】
【発明の実施の形態】本発明のプリント配線板は、ビル
ドアップ配線層内の絶縁層上に形成された薄付け導体層
と、その上に形成された厚付け導体層とからなる導体回
路を含んでおり、その薄付け導体層の一部が隣接する導
体回路間に残存して抵抗体として機能するように形成さ
れていることを特徴とする。すなわち、上記導体回路を
形成するに当たって、各導体回路間に位置する薄付け層
の一部をエッチングしないで任意選択的に残存させるこ
とによって、その残存する薄付け導体層に抵抗体として
の機能を付与したことを特徴としている。このような構
成によれば、配線の形状や酸化度合等に関わらず、許容
電流の変化がなく、かつ安定的に電流を流すことができ
るプリント配線板を得ることができる。また、上記薄付
け導体層は、Al、Fe、W、Mo、Sn、Ni、C
o、Cr、Tiおよび貴金属から選ばれる少なくとも1
種の金属から形成されることが望ましい。その理由は、
遷移金属を用いることによって厚付け導体層と樹脂間の
密着を向上させることができるからである。また、抵抗
体としての薄付け導体層は、2μm以下の厚さであるこ
とが望ましく、特に、1μm以下であることが望まし
い。その理由は、厚さが2μmを超えると抵抗体として
の役割が発現しにくいからである。また、上記薄付け導
体層に対して、Cu、Pd等の他の金属を積層させるこ
ともでき、この金属層を含んだ厚みの合計は、2μm前
後が望ましい。このような2層構造を採用した場合、A
l、Fe、W、Mo、Sn、Ni、Co、Cr、Tiお
よび貴金属層以外のCu、Agなどの比較的導電性がよ
い金属で上層の導体層を形成するときは、その上層の導
体層はエッチングにより完全に除去する必要がある。そ
の理由は、残っていると上層を介して、導通が取れるた
めに、下層の導体層には電気が流れにくくなり、局部的
にしか流れないために抵抗の機能としての役目を果たさ
なくなるからである。
【0012】上記多層プリント配線板を製造するに当た
って、絶縁層上に形成された薄付け導体層上にめっきレ
ジストを形成し、そのめっきレジスト非形成部分に電解
めっき処理等によって厚付け導体層を形成し、その後、
過硫酸ナトリウム等のエッチング液によって、不要な薄
付け導体層を除去することにより回路を形成するが、そ
の際に、薄付け導体層の一部をエッチングしないで残存
させることによって、その残存した部分を抵抗体として
機能するように形成し、それによって、導体回路を含む
配線と抵抗体とを同時に作製することができる。
【0013】上記薄付け導体層の一部を残存させる方法
としては、 めっきレジストを剥膜後に、エッチングレジストのよ
うなもので薄付け導体層の残存させたい部分を覆って、
エッチング処理を行い、その後、エッチングレジストを
剥膜させる、あるいはエッチング液を2種類以上使い分
けて、エッチング量を適時調整しながら行う方法、 ドライフィルムを上下2層構造とし、電解めっき処理
後に、薄付け導体層の残存させたい部分だけに下層のめ
っきレジストを残して、それ以外の部分は上層および下
層のめっきレジストを剥離し、その剥離後に、不要な薄
付け導体層をエッチング処理で除去する方法が望ましい
実施の形態である。
【0014】以下、本発明の多層プリント配線板を製造
する一方法について説明する。 (1) まず、樹脂基板の表面に内層銅パターンを形成した
配線基板を作製する。樹脂基板としては、無機繊維を有
する樹脂基板が望ましく、具体的には、ガラス布エポキ
シ基板、ガラス布ポリイミド基板、ガラス布ビスマレイ
ミド−トリアジン樹脂基板およびガラス布フッ素樹脂基
板から選ばれる少なくとも1種以上がよい。この樹脂基
板への銅パターンの形成は、樹脂基板両面に銅箔を張っ
た銅張積層板をエッチング処理して行う。また、この基
板にドリルで貫通孔を明け、貫通孔の壁面および銅箔表
面に無電解めっき処理を施してスルーホールを形成す
る。無電解めっきとしては、銅めっきがよい。なお、フ
ッ素樹脂基板のようにめっきのつきまわりが悪い基板の
場合は、有機金属ナトリウムからなる前処理液(商品
名:テトラエッチ)による処理、プラズマ処理などの表
面改質を行う。次に、厚付けのために電解めっき処理を
行う。この電解めっきとしては銅めっきがよい。なお、
スルーホール内壁および電解めっき膜表面を粗化処理し
てもよい。粗化処理としては、黒化(酸化)−還元処
理、有機酸と第二銅錯体の混合水溶液によるスプレー処
理、あるいは銅−ニッケル−リン針状合金めっきによる
処理などがある。また、必要に応じてスルーホール内に
導電ペーストを充填し、この導電ペーストを覆う導体層
を無電解めっきもしくは電解めっきにて形成することも
できる。
【0015】(2) 前記(1) で作製した配線基板の両面に
樹脂絶縁層を形成する。この樹脂絶縁層は、多層プリン
ト配線板の層間樹脂絶縁層として機能する。この樹脂絶
縁層は、未硬化液(未硬化の樹脂)を塗布したり、フィ
ルム状の樹脂を熱圧してラミネートすることにより形成
される。
【0016】(3) 次に、この樹脂絶縁層に、下層の導体
回路との電気的接続を確保するためのバイアホール用の
開口を設ける。この開口の穿設は、レーザ光にて行う。
このとき、使用されるレーザ光は、炭酸ガスレーザ、紫
外線レーザ、エキシマレーザ、UVレーザなどがある。
そして、CO2 レーザ光にて穴明けした場合はデスミア
処理を行う。このデスミア処理は、クロム酸、過マンガ
ン酸塩などの水溶液からなる酸化剤を使用して行うこと
ができ、また、酸素プラズマ、CF4 と酸素の混合プラ
ズマやコロナ放電などで処理してもよい。また、低圧水
銀ランプを用いて紫外線を照射することにより、表面改
質することもできる。特にCF4 と酸素の混合プラズマ
は、樹脂表面に、水酸基やカルボニル基などの親水性基
を導入することができ、後のCVDやPVD処理がしや
すいため、有利である。
【0017】(4) 前記(3) で開口を設けた樹脂絶縁層の
表面に、第4A族から第1B族で第4〜第7周期の金属
から選ばれる少なくとも1種の金属からなる薄い導体層
を、PVD法、CVD法あるいはめっき法によって形成
する。PVD法としては、スパッタリング、イオンビー
ムスパタリングなどの蒸着法が具体的に挙げられる。ま
た、CVD法としては、アリルシクロペンタジフェニル
パラジウム、ジメチルゴールドアセチルアセテート、ス
ズテトラメチルアクリロニトリル、ジコバルトオクタカ
ルボニルアクリロニトリルなどの有機金属(MO)を供
給材料とするPE−CVD(Plasma Enhanced CVD)など
が具体的に挙げられる。
【0018】(5) 次に、前記(4) で形成した薄い導体層
上にも、スパッタリングによって薄い導体層を形成し
て、上下2層からなる薄付け導体層を設ける。この上層
の導体層としては、上記(4) の工程で形成された下層の
導体層との密着性や酸化防止、あるいは電解めっきの導
電層としての機能を損なうことのない点を考慮して、銅
層をスパッタリングにより設けるのが望ましい。薄付け
導体層の厚みは、2μm以下であることが望ましい。さ
らに、上記スパッタリングによる導体層上に、同種の無
電解めっき層を形成してもよい。この無電解めっきとし
ては、銅めっきが最適であり、その厚みは、0.1 〜3μ
mの範囲であることが望ましい。その理由としては、後
に行う電解めっきの導電層としての機能を損なうことな
く、エッチング除去できるからである。
【0019】(6) 次に、前記(5) で形成した薄付け導体
層上にめっきレジストを形成する。このめっきレジスト
は、感光性ドライフィルムをラミネートして露光、現像
処理して形成される。このめっきレジストとしてのドラ
イフィルムは、下層および上層の2層に形成することも
できる。その際、下層には抵抗体を含んだ配線層を残存
・形成する機能、上層には、薄付け導体層を残存させる
ためのエッチングレジストのような機能を持たせる。こ
のとき、上層、下層ともに同一のドライフィルムあるい
は類似の組成、溶解度などの同一の剥膜液で剥膜させる
ことができるものを積層する方がよい。それにより、剥
膜の際に起こり得るフィルム残りなどの問題を起こさな
いからである。
【0020】(7) 次に、前記(5) の工程にて得られた上
層の導体層をめっきリードとして電解めっきを行い、導
体回路を厚付けする。電解めっき層の厚さは、5〜30μ
mがよい。
【0021】以下の工程は、めっきレジストとしてのド
ライフィルムを1 層または2 層で形成した場合に応じて
次のようになる。 (i)ドライフィルムを1層で形成した場合 (8) 工程(7) での電解めっき処理の後、めっきレジスト
を剥離させる。 (9) 上記めっきレジスト下にある、上記(5) の工程で形
成した上層の薄付け導体層だけをエッチングにより除去
させる。その方法は、その導体層が除去できるエッチン
グ量を制御する、または、特定の導体のみ除去できるエ
ッチング液を使用するなどの方法がある。エッチング方
法は、浸積、スプレーなどの通常のエッチング方法によ
り行なわれる。それにより、上層の薄付け導体層は完全
に除去されて、工程(4) で形成された下層の薄い導体層
と導体回路とが残ったプリント配線板になる。 (10)次に、液状あるいはドライ型のエッチングレジスト
膜で、工程(4) で形成された下層の薄い導体層のうちの
残存させたい部分を覆った後、エッチング処理によっ
て、不要な導体層の部分を除去して、導体回路間に抵抗
体としての薄い導体層を形成させた。
【0022】(ii)ドライフィルムを下層と上層の2層
で形成した場合 (8) 工程(7) での電解めっき処理の後、残存させたい下
層の薄い導体層に対応した部分だけ下層のドライフィル
ムを残して、上層および下層の両方のドライフィルムを
剥離させる。その剥離したドライフィルムに対応する部
分下の、上層の薄い導体層と、下層の薄い導体層とをエ
ッチング処理によって除去して、独立した導体回路を形
成する。その後、残っためっきレジストをすべて除去さ
せると、樹脂絶縁層上に導体回路および抵抗体として機
能する下層の薄い導体層が形成される。また、抵抗体と
して機能する下層の薄い導体層を残して上層の薄い導体
層だけをエッチングで除去してもよい。 (9) さらに必要に応じて、導体回路表面に、長周期型の
周期律表の第4A族から第1B族で第4〜第7周期の金
属 (ただし、Cuを除く) 、AlおよびSnから選ばれ
る少なくとも1種の金属からなる薄い導体層を、めっき
法、PVD法あるいはCVD法で形成し、さらに前記
(2)〜(8) の工程を繰り返すことにより多層化したプリ
ント配線板を製造する。
【0023】なお、以上の説明では、導体回路の形成方
法としてセミアディティブ法を採用したが、フルアディ
ティブ法を採用することもできる。このフルアディティ
ブ法では、樹脂絶縁層表面にCVDあるいはPVD処理
にて薄い導体層を形成した後、感光性ドライフィルムを
ラミネートするか、または液状の感光性樹脂を塗布し、
露光、現像処理してめっきレジストを設け、無電解めっ
き処理を施して厚付け導体層を形成して、導体回路を形
成する。あるいは、樹脂絶縁層表面にめっきレジストを
形成した後、CVDあるいはPVD処理にて薄い導体層
を設け、さらにめっきレジスト表面に付着したこの導体
層を研磨などで除去するか、めっきレジストそのものを
除去し、この導体層を触媒として無電解めっきを行い、
導体回路を形成することもできる。以下、実施例をもと
に詳述する。
【0024】
〔無電解めっき水溶液〕
EDTA 150 g/l 硫酸銅 20 g/l HCHO 30 ml/l NaOH 40 g/l α、α’−ビピリジル 80 mg/l PEG 0.1 g/l 〔無電解めっき条件〕 70℃の液温度で30分 さらに、下記組成の電解めっき水溶液で下記条件にて電
解銅めっきを施し、厚さ15μmの電解銅めっき膜を形成
した(図1(c) 参照)。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、商品名:カパラシドGL) 1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
【0025】(2) 全面に無電解めっき膜および電解めっ
き膜からなる導体層(スルーホール3を含む)を形成し
た基板を、水洗いし、乾燥した後、酸化浴(黒化浴)と
して、NaOH(20g/l)、NaClO2(50g/l)、Na3PO4
(15.0g/l)の水溶液を用い、還元浴として、NaOH
( 2.7g/l)、NaBH4 (1.0g/l)の水溶液を用いた
酸化還元処理に供し、導体層およびスルーホール全表面
に粗化層4を設けた。 (3) 次に、銅粒子を含む導電ペースト5をスクリーン印
刷により、スルーホール3内に充填し、乾燥、硬化させ
た。そして、導体上面の粗化層4およびスルーホール3
からはみ出した導電ペースト5を、#400 のベルト研磨
紙(三共理化学製)を用いたベルトサンダー研磨により
除去し、さらにこのベルトサンダー研磨による傷を取り
除くためのバフ研磨を行い、基板表面を平坦化した(図
1(e) 参照)。 (4) 前記(3) で平坦化した基板表面に、常法に従ってパ
ラジウムコロイド触媒を付与してから無電解めっきを施
すことにより、厚さ 0.6μmの無電解銅めっき膜6を形
成した(図1(f) 参照)。
【0026】(5) ついで、以下の条件で電解銅めっきを
施し、厚さ15μmの電解銅めっき膜7を形成し、導体回
路9となる部分の厚付け、およびスルーホール3に充填
された導電ペースト5を覆う導体層(ふためっき層)10
となる部分を形成した。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、商品名:カパラシドGL) 1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
【0027】(6) 導体回路9および導体層10となる部分
を形成した基板の両面に、市販の感光性ドライフィルム
を張りつけ、マスクを載置して、100 mJ/cm2 で露光、
0.8%炭酸水素ナトリウムで現像処理し、厚さ15μmの
エッチングレジスト8を形成した(図2(a) 参照)。 (7) そして、エッチングレジスト8を形成していない部
分のめっき膜を、硫酸と過酸化水素の混合液を用いるエ
ッチングにて溶解除去し、さらに、めっきレジスト8を
5%KOHで剥離除去して、独立した導体回路9および
導電ぺースト5を覆う導体層10(以下、この導体層のこ
とを単に「ふためっき層」という。)を形成した( 図2
(b) 参照) 。
【0028】(8) 次に、導体回路9およびふためっき層
10の側面を含む全表面に、銅−ニッケル−リン合金から
なる厚さ 2.5μmの粗化層11を形成し、さらにこの粗化
層11の表面に厚さ 0.3μmのSn層を設けた(図2(c)
参照)。その形成方法は以下のようである。即ち、基板
を酸性脱脂してソフトエッチングし、次いで、塩化パラ
ジウムと有機酸からなる触媒溶液で処理して、Pd触媒
を付与し、この触媒を活性化した後、硫酸銅8g/l、
硫酸ニッケル 0.6g/l、クエン酸15g/l、次亜リン
酸ナトリウム29g/l、ホウ酸31g/l、界面活性剤
(日信化学工業製、サーフィノール465 ) 0.1g/lの
水溶液からなるpH=9の無電解めっき浴にてめっきを
施し、導体回路9およびふためっき層10の全表面に銅−
ニッケル−リン合金の粗化層11を設けた。
【0029】(9) 基板の両面に、厚さ50μmの熱硬化型
ポリオレフィン樹脂シート(住友3M製、商品名:15
92)を温度50〜180 ℃まで昇温しながら圧力10kg/cm
2 で加熱プレスして積層し、ポリオレフィン系樹脂から
なる層間樹脂絶縁層12を設けた( 図2(d) 参照) 。 (10) 波長10.4μmの炭酸ガスレーザにて、ポリオレフ
ィン系樹脂からなる樹脂絶縁層12に直径80μmのバイア
ホール用開口13を設けた(図2(e) 参照)。さらに、C
4 および酸素混合気体のプラズマ処理により、デスミ
アおよびポリオレフィン系樹脂絶縁層表面の改質を行っ
た。この改質により、表面には、OH基やカルボニル基、
COOH基などの親水性基が確認された。なお、酸素プラズ
マ処理条件は、電力 800W、 500mTorr、20分間であ
る。
【0030】(11) ニッケルをターゲットにしたスパッ
タリングを、気圧 0.6Pa、温度80℃、電力200 W、時
間5分間の条件で行い、ニッケル薄膜をポリオレフィン
系樹脂絶縁層12の表面に形成した。このとき、形成され
たニッケルスパッタ層14の厚さは 0.1μmであった。さ
らに、ニッケルスパッタ層14上に、同様のスパッタ条件
にて厚さ 0.1μmの銅スパッタ層15を形成した。なお、
スパッタリング装置としては、日本真空技術株式会社製
のSV−4540を使用した。 (12) 前記(11)で形成した銅スパッタ15上に、感光性ド
ライフィルムを張りつけ、フォトマスクフィルムを載置
して、100 mJ/cm2 で露光、0.8 %炭酸ナトリウムで現
像処理し、厚さ15μmのめっきレジスト17を設けた(図
3(b) 参照)。
【0031】(13) さらに、上記(1) の処理にしたがっ
て電解めっきを施して、厚さ15μmの電解めっき膜18を
形成し、導体回路9部分の厚付け、およびバイアホール
部分19のめっき充填を行った(図3(c) 参照)。 (14) そしてさらに、めっきレジスト17を5%KOH で剥
離除去した後、そのめっきレジスト17下の銅スパッタ層
15を硝酸および硫酸/過酸化水素混合液を用いたエッチ
ングにて溶解除去し、厚さ16μmの導体回路9と厚さ0.
1 μmのニッケルスパッタ層14を残した(図3(d) 参
照)。 (15) 前記(14)の処理にて露出させたニッケル層14のう
ち、残存させたいニッケル層だけをエッチングレジスト
で覆ってエッチング処理を行ない、不要なニッケル層を
除去する。その後、エッチングレジストを剥離させる
と、導体回路と導体回路との間に抵抗機能を有するニッ
ケル層14が形成される。(図3(e) 参照)。
【0032】図8において、導体回路9 とバイアホール
を覆う導体層19との間にニッケル層14が形成されている
状態を概略的に示す。 (16) さらに、前記 (8)〜(15)の処理を繰り返すことに
より、多層プリント配線板を得た(図4(a) 参照)。 (17) 一方、DMDGに溶解させた60重量%のクレゾー
ルノボラック型エポキシ樹脂(日本化薬製)のエポキシ
基50%をアクリル化した感光性付与のオリゴマー(分子
量4000)を 46.67g、メチルエチルケトンに溶解させた
80重量%のビスフェノールA型エポキシ樹脂(油化シェ
ル製、エピコート1001)15.0g、イミダゾール硬化剤
(四国化成製、2E4MZ-CN)1.6 g、感光性モノマーであ
る多価アクリルモノマー(日本化薬製、R604 )3g、
同じく多価アクリルモノマー(共栄社化学製、DPE6A )
1.5g、分散系消泡剤(サンノプコ社製、S−65)0.71
gを混合し、さらにこの混合物に対して光開始剤として
のベンゾフェノン(関東化学製)を2g、光増感剤とし
てのミヒラーケトン(関東化学製)を 0.2g加えて、粘
度を25℃で 2.0Pa・sに調整したソルダーレジスト組成
物を得た。なお、粘度測定は、B型粘度計(東京計器、
DVL-B型)で 60rpmの場合はローターNo.4、6rpm の場
合はローターNo.3によった。 (18)前記(16)で得られた多層配線基板を、垂直に立てた
状態でロールコーターの一対の塗布用ロール間に挟み、
ソルダーレジスト組成物を20μmの厚さで塗布した。
【0033】(19) 次いで、70℃で20分間、70℃で30分
間の乾燥処理をそれぞれ行った後、1000mJ/cm2 の紫外
線で露光し、DMTG現像処理した。さらに、80℃で1時
間、 100℃で1時間、 120℃で1時間、 150℃で3時間
の条件でそれぞれ加熱処理し、バイアホール、ランド、
格子状の電源層の上面の一部が開口した(開口径 200μ
m)ソルダーレジスト層(厚み20μm)20を形成した。 (20) 次に、ソルダーレジスト層20を形成した基板を、
塩化ニッケル30g/l、次亜リン酸ナトリウム10g/
l、クエン酸ナトリウム10g/lの水溶液からなるpH
=5の無電解ニッケルめっき液に20分間浸漬して、開口
部に厚さ5μmのニッケルめっき層21を形成した。さら
に、その基板を、シアン化金カリウム2g/l、塩化ア
ンモニウム75g/l、クエン酸ナトリウム50g/l、次
亜リン酸ナトリウム10g/lの水溶液からなる無電解金
めっき液に93℃の条件で23秒間浸漬して、ニッケルめっ
き層21上に厚さ0.03μmの金めっき層22を形成した。 (21)そして、ソルダーレジスト層20の開口部に、はんだ
ペーストを印刷して 200℃でリフローすることによりは
んだバンプ23を形成し、はんだバンプ23を有するプリン
ト配線板を製造した(図4(b) 参照)。
【0034】(実施例2)実施例1と同様にして、上記
(1) 〜(11)までの処理を行って、ポリオレフィン系樹脂
絶縁層12の表面にニッケル層14および銅層15を順次スパ
ッタリングによって形成した(図5(a) 参照)。次に、
銅スパッタ層15上に、2層の感光性ドライフィルムを張
りつけ、フォトマスクフィルムを載置して、100mJ /cm
2 で露光、0.8 %炭酸ナトリウムで現像処理し、厚さ15
μmのめっきレジスト17を設けた(図5(b) 参照)。さ
らに、実施例1の上記(13)の処理にしたがって、電解め
っきを施して、厚さ15μmの電解めっき膜18を形成し、
導体回路9部分の厚付け、およびバイアホール部分19の
めっき充填を行った(図5(c) 参照)。そしてさらに、
電解めっき処理の後、残存させたい薄い金属層に対応す
る部分だけ下層のめっきレジストを残して、不要な薄い
金属層に対応する部分は上層および下層のめっきレジス
トを剥離させる(図5(d) 参照)。引き続いて、硝酸お
よび硫酸/過酸化水素混合液を用いたエッチング処理を
行なうが、下層および上層のめっきレジストを剥離した
部分下の銅層15と、ニッケル層14とがすべて溶解除去さ
れるが、上層のめっきレジストだけを剥離させ、下層の
めっきレジストを残した部分下の銅層15が溶解除去さ
れ、ニッケル層14だけを残存させるようなエッチング処
理を行なう。このようなエッチング処理によって、導体
回路間に抵抗体としてのニッケル層14が形成される。
(図5(e) 参照)。さらに、実施例1の上記(16)〜(21)
にしたがって処理を行って、導体回路間に抵抗体として
の機能を有するニッケル層を設けた多層プリント配線板
を得た。
【0035】(実施例3)実施例1と同様にして、上記
(1)〜(11)までの処理を行なって、ポリオレフィン
系樹脂絶縁層12の表面にニッケル層14および銅層15を順
次スパッタリングによって形成した。つぎに、上記(11)
の処理を終えた基板に対して、上記(1) の無電解めっき
を施し、厚さ 0.7μmの無電解めっき膜16を形成した
(図6(a) 参照)。さらに、前記無電解めっき膜16を形
成した基板の両面に、感光性ドライフィルムを張りつ
け、フォトマスクフィルムを載置して、100mJ /cm2
露光、0.8 %炭酸ナトリウムで現像処理し、厚さ15μm
のめっきレジスト17を設けた(図6(b) 参照)。さら
に、上記(1) の処理と同様な電解めっきを施して、厚さ
15μmの電解めっき膜18を形成し、導体回路9部分の厚
付け、およびバイアホール部分19のめっき充填を行った
(図6(c) 参照)。そしてさらに、めっきレジスト17を
5%KOHで剥離除去した後、そのめっきレジスト17下
の無電解銅めっき膜16および銅スパッタ層15を硝酸およ
び硫酸/過酸化水素混合液を用いたエッチングにて溶解
除去し、厚さ16μmの導体回路9と厚さ0.1 μmのニッ
ケル層14を残した(図6(d) 参照)。前記の処理にて形
成したニッケル層14のうち、残存させたいニッケル層だ
けをエッチングレジストで覆ってエッチング処理を行な
い、不要なニッケル層を除去する。その後、エッチング
レジストを剥離させると、導体回路と導体回路との間に
抵抗機能を有するニッケル層14が形成される。(図6
(e) 参照)。さらに、上記実施例1の(16)〜(21)の処理
を繰り返すことにより、導体回路間に抵抗体としての機
能を有するニッケル層14を設けた多層プリント配線板を
得た。
【0036】(実施例4)実施例1と同様にして、上記
(1) 〜(11)までの処理を行い、ポリオレフィン系樹脂絶
縁層12の表面にNi金属層14および銅層15をスパッタリ
ングによって形成した。つぎに、上記(11)の処理を終え
た基板に対して、上記(1) の無電解めっきを施し、厚さ
0.7μmの無電解めっき膜16を形成した(図7(a) 参
照)。さらに、無電解めっき膜16を形成した基板の両面
に、2層の感光性ドライフィルムを張りつけ、フォトマ
スクフィルムを載置して、100 mJ/cm2 で露光、0.8%
炭酸ナトリウムで現像処理し、厚さ15μmのめっきレジ
スト17を設けた(図7(b) 参照)。さらに、実施例1の
上記(14)の処理にしたがって、電解めっきを施して、厚
さ15μmの電解めっき膜18を形成し、導体回路9部分の
厚付け、およびバイアホール部分19のめっき充填を行っ
た(図7(c) 参照)。そしてさらに、電解めっき処理の
後、残存させたい薄い金属層に対応する部分だけ下層の
めっきレジストを残して、不要な薄い金属層に対応する
部分は上層および下層のめっきレジストを剥離させる
(図7(d) 参照)。引き続いて、硝酸および硫酸/過酸
化水素混合液を用いたエッチング処理を行なうが、下層
および上層のめっきレジストを剥離した部分下の無電解
めっき膜16と、銅スパッタ層15と、Niスパッタ層14と
がすべて溶解除去されるが、上層のめっきレジストだけ
を剥離させ、下層のめっきレジストを残した部分下の無
電解めっき膜16と、銅スパッタ層15とが溶解除去され、
Niスパッタ層14を残存させるようなエッチング処理を
行なう。このようなエッチング処理によって、導体回路
間に抵抗体としてのNiスパッタ層14が形成される。
(図7(e) 参照)。さらに、実施例1の上記(16)〜(21)
の処理にしたがい、導体回路間に抵抗体としての機能を
有するニッケル層14を設けた多層プリント配線板を得
た。
【0037】(比較例)実施例1とほぼ同様であるが、
抵抗機能を持たないプリント配線板を得た。上記実施例
1〜4および比較例にて製造されたプリント配線板につ
いて、実施例1〜4については回路形成時における配線
の欠陥、ボイドなどは確認されたが、電圧を印加させた
時の導体回路内の抵抗、電流値にはバラツキなどがみら
れず、ICチップを実装して、動作確認を行っても正常
に動作した。比較例では、配線形成時における配線の欠
陥、ボイドなどが確認された部分において、電圧を印加
させた時の導体回路内の抵抗、電流値にはバラツキがみ
られ、ICチップを実装して、動作確認を行っても正常
に動作しないときがあった。
【0038】
【発明の効果】以上説明したように、本発明によれば、
ビルドアップ配線層内の各導体回路の間に位置する薄付
け金属層の一部に抵抗体としての機能を付与することが
できるので、導体回路を含んだ配線の形状、酸化状態に
関わらず、許容電流の変動を抑制して、動作周波数や電
力量が増大しても、安定的に電流を流すことができるプ
リント配線板を提供することができる。
【図面の簡単な説明】
【図1】(a) 〜(f) は、本発明にかかる多層プリント配
線板の実施例1の製造工程の一部を示す図である。
【図2】(a) 〜(e) は、本発明にかかる多層プリント配
線板の実施例1の製造工程の一部を示す図である。
【図3】(a) 〜(e) は、本発明にかかる多層プリント配
線板の実施例1の製造工程の一部を示す図である。
【図4】(a) および(b) は、本発明にかかる多層プリン
ト配線板の実施例1の製造工程の一部を示す図である。
【図5】(a) 〜(e) は、本発明にかかる多層プリント配
線板の実施例2の製造工程の一部を示す図である。
【図6】(a) 〜(e) は、本発明にかかる多層プリント配
線板の実施例3の製造工程の一部を示す図である。
【図7】(a) 〜(e) は、本発明にかかる多層プリント配
線板の実施例4の製造工程の一部を示す図である。
【図8】基板に垂直な方向から見た導体回路と抵抗体の
配置関係を示す概略図である。
【符号の説明】
1 基板 2 銅箔 3 スルーホール 4、11 粗化層 5 充填材 6 無電解銅めっき膜 7、18 電解銅めっき 8 エッチングレジスト 9 導体回路 10 導体層 12 層間樹脂絶縁層(ポリオレフィン系樹脂層) 13 バイアホール形成用開口 14 ニッケルスパッタ層 15 銅スパッタ層 16 無電解めっき膜 17 めっきレジスト 19 バイアホール部分 20 ソルダーレジスト層 21 ニッケルめっき層 22 金めっき層 23 はんだバンプ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA32 AA43 BB07 CC08 CC32 CC33 CC34 CC35 CC36 CC37 DD15 DD17 DD22 DD24 EE19 EE38 EE39 FF45 GG17 GG22 GG27 GG28 HH31

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に、導体層と層間樹脂絶縁層
    とが交互に積層され、その導体層間がビアホールにて接
    続されたビルドアップ配線層が形成されてなる多層プリ
    ント配線板において、 上記ビルドアップ配線層は、層間樹脂絶縁層上に形成さ
    れた薄付け導体層と、その上に形成された厚付け導体層
    とからなる導体回路を含み、さらに、前記薄付け導体層
    の一部が導体回路間に残存して抵抗体として機能するよ
    うに形成されていることを特徴とする多層プリント配線
    板。
  2. 【請求項2】 前記薄付け導体層は、Al、Fe、W、
    Mo、Sn、Ni、Co、Cr、Tiおよび貴金属から
    選ばれる少なくとも一種の金属から形成されることを特
    徴と請求項1に記載のプリント配線板。
  3. 【請求項3】 前記薄付け導体層は、2μm以下である
    ことを特徴とする請求項1または2に記載のプリント配
    線板。
  4. 【請求項4】 絶縁基板上に、導体層と絶縁層とが交互
    に積層され、その導体層間がビアホールにて接続された
    ビルドアップ配線層が形成されてなる多層プリント配線
    板の製造に当たって、その製造工程中に、少なくとも下
    記〜の工程、すなわち、 上記絶縁層上に薄付け導体層を形成する工程、 前記薄付け導体層上にめっきレジストを形成する工
    程、 前記めっきレジストが形成された薄付け導体層上に、
    厚付け導体層を形成して、めっきレジスト非形成部分に
    導体回路を形成する工程、 上記めっきレジストを剥離した後、薄付け導体層を溶
    解または分解せしめる溶液を用いてめっきレジスト下に
    存在していた薄付け導体層を、その一部を残存させた状
    態で除去する工程、を含むことを特徴とする多層プリン
    ト配線板の製造方法。
  5. 【請求項5】 上記薄付け導体層は、めっき法、PVD
    法あるいはCVD法のいずれかの方法によって形成され
    ることを特徴とする請求項4に記載の多層プリント配線
    板の製造方法。
  6. 【請求項6】 上記薄付け導体層は、Al、Fe、W、
    Mo、Sn、Ni、Co、Cr、Tiおよび貴金属から
    選ばれる少なくとも1種の金属であることを特徴とする
    請求項4または5に記載の多層プリント配線板の製造方
    法。
JP11189363A 1999-07-02 1999-07-02 多層プリント配線板およびその製造方法 Pending JP2001015927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11189363A JP2001015927A (ja) 1999-07-02 1999-07-02 多層プリント配線板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11189363A JP2001015927A (ja) 1999-07-02 1999-07-02 多層プリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001015927A true JP2001015927A (ja) 2001-01-19

Family

ID=16240079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11189363A Pending JP2001015927A (ja) 1999-07-02 1999-07-02 多層プリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001015927A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519243A (ja) * 2004-01-23 2007-07-12 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 回路基板エレメントの製造方法および回路基板エレメント

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519243A (ja) * 2004-01-23 2007-07-12 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 回路基板エレメントの製造方法および回路基板エレメント
JP4792403B2 (ja) * 2004-01-23 2011-10-12 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 回路基板エレメントの製造方法および回路基板エレメント
US8039755B2 (en) 2004-01-23 2011-10-18 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for manufacturing a printed circuit board element as well as a printed circuit board element

Similar Documents

Publication Publication Date Title
US6376049B1 (en) Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US8314348B2 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
WO1998027798A1 (fr) Carte a circuit imprime et procede de fabrication
WO2000015015A1 (fr) Carte imprimee multicouches et son procede de fabrication
KR20010082311A (ko) 다층 회로기판 및 반도체 장치
JP2003023252A (ja) 多層プリント配線板
JP2004200720A (ja) 多層プリント配線板およびその製造方法
JP2003023253A (ja) 多層プリント配線板
JP4599488B2 (ja) 多層プリント配線板およびその製造方法
JP4468527B2 (ja) 多層プリント配線板およびその製造方法。
JPH11307687A (ja) パッケージ基板
JP4159136B2 (ja) 多層プリント配線板
JP2001217549A (ja) 多層回路基板
JP3143408B2 (ja) プリント配線板の製造方法
JP2001102751A (ja) 多層プリント配線板およびその製造方法
JP2001015927A (ja) 多層プリント配線板およびその製造方法
JP3220419B2 (ja) 多層プリント配線板
JP3373406B2 (ja) プリント配線板およびその製造方法
JP2000091750A (ja) スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板
JP4468528B2 (ja) 多層プリント配線板およびその製造方法。
JP3710635B2 (ja) プリント配線板の製造方法
JP2001015918A (ja) 多層プリント配線板およびその製造方法
JPH10190224A (ja) 多層プリント配線板およびその製造方法
JP2001217544A (ja) 多層回路基板
JP2003152319A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317