JP4792403B2 - 回路基板エレメントの製造方法および回路基板エレメント - Google Patents

回路基板エレメントの製造方法および回路基板エレメント Download PDF

Info

Publication number
JP4792403B2
JP4792403B2 JP2006549760A JP2006549760A JP4792403B2 JP 4792403 B2 JP4792403 B2 JP 4792403B2 JP 2006549760 A JP2006549760 A JP 2006549760A JP 2006549760 A JP2006549760 A JP 2006549760A JP 4792403 B2 JP4792403 B2 JP 4792403B2
Authority
JP
Japan
Prior art keywords
noble metal
circuit board
layer
printed circuit
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006549760A
Other languages
English (en)
Other versions
JP2007519243A (ja
Inventor
ヴォルフガング・バウアー
ヨハネス・シュタール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of JP2007519243A publication Critical patent/JP2007519243A/ja
Application granted granted Critical
Publication of JP4792403B2 publication Critical patent/JP4792403B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1453Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49083Heater type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49085Thermally variable
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Vending Machines For Individual Products (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Ropes Or Cables (AREA)

Description

発明の詳細な説明
本発明は、少なくとも1つの導体層、好ましくは2つの導体層(これらの導体層または少なくとも1つの導体層がそれぞれ構築され、導体層に貴金属を付与する)を備えたプリント回路基板支持体から開始する、プリント回路基板エレメントの製造方法に関する。
本発明は、さらに、支持体に付与され、構築された少なくとも1つ、好ましくは2つの導体層と、少なくとも1つの導体層上の貴金属とをそれぞれ備えたプリント回路基板エレメントに関する。
用語「プリント回路基板エレメント」は、片側または両側のプリント回路基板と解釈してもよく、また、多層プリント回路基板と解釈してもよく、構成要素が載置されていても、載置されていなくてもよく、プリント回路基板エレメントには、通常、エポキシ樹脂層の支持体が存在し、支持体に少なくとも1つの金属の電気伝導性の層(通常、銅から作製される)が提供されていることが本来本質的である。本明細書以下、金属層を「導体層」と呼ぶ。この導体層は、外側の層であってもよいし、また、多層の場合、内側の層であってもよい。
電気構成要素が載置されるべき場所には、特に銀から作製される貴金属層を銅導体層に局所的に提供することが既に提案されている。これは、特に、PTF構成要素(PTF−ポリマー厚膜)(本明細書では、特に、PTFレジスタを使用する)を印刷処理によって載置する場合に起こる。導体層の銅と、構成要素のPTFペーストとの間の貴金属層は、回路の安定性を増強し、この回路は、例えば、水分による悪影響を受けてもよく、例えば、PTFペーストが硬化する場合、貴金属層が水分による銅の腐食を防止するのに役立つ限り、貴金属層は「遮断層」を形成する。その一方で、貴金属層は、導体層の銅と、PTFペーストとの間の電気接触を向上する。
しかし、これは、局所的に非常に限定された場所、すなわち、まさしくPTFペーストが刷込まれる場所においてしか貴金属層を付与できないという欠点を含む。また、銅導体層の全体に貴金属層を提供することは、その上に付与される層の接着に非常に悪影響を与えるだろう。例えば、加圧して多層にする場合、その上に提供されるプリント回路基板構造に必要な層間接着力は、もはや存在しないだろう。また、このようなプリント回路基板エレメントに載置する場合、結果として、層間剥離が生じ、従って、プリント回路基板エレメント全体の欠陥となるだろう。導体層が外側層である場合、すなわち、エポキシ樹脂/導体層構造を載置すべきでない場合、概して、構成要素を載置するには、外側層にソルダーストップマスクを作製することが必要であり、貴金属層の場合、このようなソルダーストップマスクは、ひどく接着するだけだろう。上述のように、これらの理由から、貴金属は局所的で非常に限定された場所にしか付与できず、プリント回路基板エレメントをさらに処理する場合、ソルダーストップマスクの載置または加圧多層化を促進するために、残りの銅導体層表面を別の接着促進層で被覆する。
しかし、局所的に限定された導体層部分への貴金属の部分付与に関してのみ、別途処理工程(すなわち、マスキング層の付与およびその除去)が必要である。やはり、その上に存在する物質のスポーリングが貴金属表面の領域で何回も生じ、従って、その結果、欠点となる。
本明細書において、本発明の目的は、それぞれ、プリント回路基板エレメントの製造方法、ならびに、冒頭で定義した種類のプリント回路基板エレメントの提供であり、当該方法において、製造過程でのマスキングおよびデマスキング処理工程にかかる労力およびコストを削減することができ、その結果、製造が本質的に簡略化される。また、当該方法において、やはり、各層の互いの非常に良好な接着が可能となり、導体層への別個(追加)の接着促進層が不要となる。
この目的を達成するために、本発明は、独立クレームに定義するように、方法およびプリント回路基板エレメントをそれぞれ提供する。
有益な実施形態およびさらなる展開を従属クレームに記載する。
本発明の技術に関して、貴金属層自体が接着促進層を形成し、続いて、貴金属層上にさらなるプリント回路基板構造、ソルダーストップマスクなどの層を貴金属層に良好に接着して付与することができる。さらに、刷込みにより製造されるPTF構成要素(特に、PTFレジスタ)の物質、また、ソルダー物質、あるいは接着固定の場合のあらかじめ組み立てられた構成要素の接着物質は、貴金属層に非常に良好に接着する。この異なる物質の良好な接着は、平滑な貴金属層の代わりに、粗面化された(凹凸)表面を有する貴金属層の使用によって達成される。この表面凹凸は、貴金属層の下に存在する、通常、銅で作製される導体層において前もって作製されており、表面凹凸は、少なくとも貴金属層の厚さの大きさのオーダーの大きさのオーダーで提供され、好ましくは、大きさのオーダーが1だけ大きい。従って、導体層の表面凹凸は、続いて貴金属層を付与する場合にも維持される。特に、導体層の表面凹凸は、0.05μm〜5μm、特に0.3μm〜3μm、特に0.5μm〜1μmの範囲であり、貴金属層の好ましい厚さは、0.02μm〜1μm、好ましくは0.02μm〜0.5μmである。導体層の表面は、例えば、化学エッチング、機械加工または電気メッキによって粗面化されていてもよい。次いで、貴金属層をこの粗面化した導体層に、例えば、非電着性金属析出または電気メッキによって、カソードエバポレーションもしくはスパッタリングによって付与する。貴金属として、銀、金、パラジウム、ニッケル、あるいはこれらの金属の各々の組み合わせ、または全ての金属の組み合わせを使用することが有利である。導体層の(小さな部分的な区画に局所的にのみ付与する代わりに)表面全体に比較的薄い貴金属層を表面凹凸を維持して付与した後、電気構成要素、例えば、特に、PTFレジスタなどを刷込みにより付与することができ、続いて、加圧して多層にすることが可能となり、また、ソルダーストップマスクが載置されていてもよく、予め組み立てた電気構成要素の自動ソルダリング工程での取り付けが可能となる。
本発明の技術による具体的な製造法は、以下の基本工程を包含する。
a)銅導体層を(通常は、写真平板処理におけるエッチングによって)構築する工程
b)導体層の表面を粗面化する工程
c)貴金属層を付与する工程
d)構成要素(例えば、PTFレジスタ)を付与する工程
e)加圧して多層にする工程
上記と比較して、従来の標準的な方法では、以下の基本工程が必要である。
a)導体層を構築する工程
b’)導体層に別個の接着促進剤を(通常は、酸化処理によって、および、有機成分の助けによって)付与する工程
c’)フォトレジスト層を付与および構築する工程
c’’)貴金属層を部分的に付与する工程
c’’’)フォトレジスト層を除去する工程
d)構成要素を付与する工程
e)加圧して多層にする工程
この比較から直接理解できるように、本発明に従って実施すると、コストがかかる工程は、本発明の技術によって不要となる。さらに、プリント回路基板エレメントの特性が改善される。
本明細書以下、本発明を好ましい具体的な実施形態および図面によってさらに説明するが、本発明はそれらに限定されない。図面を以下に詳細に説明する。
図1:銅層上に局所貴金属層を備えた先行技術のプリント回路基板エレメントの概略上面図;
図2:図1の線II−IIでのプリント回路基板エレメントの一部の拡大概略断面図;
図3:図1の記載に対応した本発明のプリント回路基板エレメントの概略上面図;および
図4:図2の記載と同様のプリント回路基板エレメントの断面図であり、銅外側層ならびに下部導体層を有しており、追加のプリント回路基板構造が記載されており、この構造を加圧してもよい。
図1において、例えば、プリント回路基板エレメント1の一部を概略上面図で示し、さらに、プリント回路基板1の積層構造は、図2から明らかである。
図1において、プリント回路基板エレメント1のそれぞれの物質を、それらがプリント回路基板エレメント1の上側から見えるように、斜線、点線、二重斜線によってさらに区別して示す。一本斜線は、エポキシ樹脂支持体2を示し(また、図2を参照のこと)、その上には構築された(とりわけ銅で作製された)金属層3が存在する。さらにより区別するためにこの層を点線で示す。本明細書以下、簡便化のために金属層3を導体層3と呼び、そして、(写真平板技術による)その構築によって、上側のこれらの部分は、見えるようになっており、すなわち、被覆されておらず、この部分には、その下にエポキシ樹脂支持体2(本明細書以下、概して、プリント回路基板支持体2または単に支持体2と呼ぶ)が存在し、上側から見えてもよい。
さらに、二重斜線は、電気構成要素4を示し、例えば、PTF技術によって刷込まされた構成要素(PTFポリマー厚膜)、特に、レジスタである。構成要素4(特に、レジスタ)の端部領域において、接続面または接触面がそれぞれ提供され、これらの面は、導体層3ならびに導体層3にさらに局所的に付与された貴金属層6の対応部分5’(図2参照)によって形成される。図1において、貴金属層6は、斜線などを全く付さずに自由な表面として記載するが、図2に記載の断面においては、斜線を付している。
従来の様式では、貴金属層6は、例えば、銀の局所薄層からなり、貴金属層6は、遮断または安定化層を形成する。構成要素4を載置および固定(硬化)する場合、この層は、水分が導体層3に到達するのを防止するので、接触部分において導体層3の腐食を防止する。さらに、また、貴金属層6によって、構成要素4と導体層3との間の電気接触が向上する。
この公知技術は、貴金属層6を局所的な非常に限定された部分、すなわち、接触面5の部分にしか付与できないという欠点を含む。このような貴金属コーティングを導体層3の全体に付与した場合、例えば、さらなるプリント回路基板構造またはソルダーストップマスクをも用いた、図1および2に示すようなプリント回路基板エレメント1のさらなるコーティングは、全く接着しないか、非常に乏しく接着するだけだろう。これは、結果として、付与した層の比較的急速な剥離をもたらすだろう。
一方、貴金属層6の付与は、ただ、プリント回路基板エレメント1の上側をマスキングし、貴金属層6を付与した後にこのマスキングを除去する別途工程が必要となるので、製造時に比較的甚大な労力を局所的に要する。さらに、実施を以下に示す。貴金属層6の部分において、さらなる層を層6に付与する場合、付与する層の局所スポーリングが起こる。例えば、図1および図2に記載のようなプリント回路基板エレメント1を加圧して多層にする場合(また、図4を参照のこと)、特に、貴金属層6から構成要素4(PTFレジスタ)の物質のスポーリングが観察されている。
図3から理解できるように、本発明の技術によって、貴金属を用いた、支持体12上の導体層13の完全なコーティングが可能となる。結果として、導体層13は、完全に、または、実質的に完全に貴金属層16で被覆される。それによって、公知技術で必要であった上記のマスキングおよびデマスキング工程は不要となる。やはり、その上に付与される層の非常に良好な接着(例えば、プリント回路基板構造1’の支持体3’の接着)が可能となる。加圧して多層にする場合、この構造は、外側導体層3’を有する(図4参照)。図4において、加圧(加熱と同時)を略図で矢印7で示す。図4で示すこのようなプリント回路基板構造1’の代わりに、例えば、また、図3および4に記載のプリント回路基板エレメント11の上側にソルダーストップマスクを載置することができる。この場合にも良好な接着が得られる。
この良好な接着を得るために、貴金属層16を付与する前に、導体層13の表面を粗面化する。図4に示される表面凹凸8をきわめて概略的に波線で示す。また、比較的薄い貴金属層16は、導体層13の表面凹凸8に従い、その結果、その上側もまた対応した凹凸8’を示す。次いで、この表面凹凸8’は、その上に付与される層(例えば、エポキシ樹脂支持体層2’またはソルダーストップマスク)の良好な上記接着を保証する。
例えば、FR4支持体などの従来型のプリント回路基板支持体が、本発明のプリント回路基板エレメント11の基礎であってもよく、前述のように、エポキシ樹脂支持体2およびその上に付与された銅層13が存在する。また、可能であれば、支持体2には、図4に記載のように、その下側に導体層(銅層)13’が提供されていてもよく、また、この導体層13’は、同様に粗面化され、貴金属層が提供されていてもよい。載置される構成要素4は、好ましくは、ポリマー厚膜構成要素、特に、PTFレジスタであり、印刷処理で付与する。このようなPTFレジスタは、例えば、フェノール樹脂からなり、フェノール樹脂は、抵抗値に応じて、所望濃度で炭素粒子を含む。
既に述べたように、貴金属層16は、銀だけでなく、金、パラジウム、白金またはニッケルあるいは同様の複数の貴金属から構成されていてもよい。また、使用する物質に応じて、対応した粗面化技術および付与技術をそれぞれ用いる。これらの技術自体は公知であるので、本明細書以下、これらの技術をごく手短に記載する。
銀から作製する貴金属層16の場合、コーティングは、好ましくは、簡単な交換反応に基づき、導体層3の銅が、以下の関係に従って、貴金属層16の銀と置換する。
Figure 0004792403
上記交換反応は、電位差によって銅と銀との間で生じ、銅層上に非常に緻密な銀層が得られる。結果、銀層16の厚さは、0.1μm〜0.25μm(概して、好ましくは0.02μm〜0.5μm)の範囲である。
パラジウムコーティングの場合、水素およびパラジウム含有活性化剤を付与し、それによって、自己触媒反応が開始する。
Figure 0004792403
pHが3.5未満で還元剤の分解が開始し、反応は、拡散層においてのみ起こる。放出される水素によって反応の継続が保証される。
同様の化学コーティング技術をニッケルおよび金に用いることができる。
しかし、他のそれ自体従来の技術もまた、導体層3への貴金属層16の付与に用いることができる(例えば、電気メッキによる貴金属の導体層13への付着、カソードエバポレーションによる貴金属の付着またはスパッタリングによる付与など)。上述のような貴金属層は、都合良く、0.02μm〜1μmの厚さを有する。
従来の写真平板での構築の後または前に、それ自体従来の様々な技術によって、導体層13の表面を粗面化することができる。例えば、機械加工による粗面化が考えられる。ならびに、電気メッキ、あるいは、(例えば、過酸化水素/硫酸に基づくエッチング媒体を使用する)イオンエッチングまたは化学エッチングによる粗面化がそれぞれ考えられる。表面凹凸は、0.05μm〜5μm、好ましくは0.3μm〜3μm、特に0.5μm〜1μmの大きさのオーダーで提供され、部分的に針状の表面構造が得られる。(上述のように、図4の波状記載は、非常に概略的に記載してもよいだけである。また、しかし、これによって、表面凹凸8および8’が、それぞれ、貴金属層16の厚みよりも大きく、すなわち、貴金属層16の厚みよりも大きな寸法で提供されることを明瞭にして記載している。)
図1:銅層上に局所貴金属層を備えた先行技術のプリント回路基板エレメントの概略上面図; 図2:図1の線II−IIでのプリント回路基板エレメントの一部の拡大概略断面図; 図3:図1の記載に対応した本発明のプリント回路基板エレメントの概略上面図; 図4:図2の記載と同様のプリント回路基板エレメントの断面図であり、銅外側層ならびに下部導体層を有しており、追加のプリント回路基板構造が記載されており、この構造を加圧してもよい。

Claims (18)

  1. 少なくとも1つの導体層(13)を備えるプリント回路基板支持体(12)から開始するプリント回路基板エレメントの製造方法であって、該導体層は、構築され、ならびに表面部分が粗面化され、そして、該構築および粗面化した導体層(13)の全体に貴金属層(16)を付与し、対応する凹凸(8’)を該貴金属層の表面に提供した後、表面が粗い貴金属層(16)の部分に少なくとも1つのPTF電気構成要素(4)を刷込によって付与することを特徴とする、製造方法。
  2. 0.05μm〜5μm、例えば、0.3μm〜3μm、好ましくは0.5μm〜1μmの範囲の凹凸(8)を伴って、導体層(13)の表面を粗面化することを特徴とする、請求項1に記載の方法。
  3. 導体層(13)の表面を化学エッチング、イオンエッチング、機械加工または電気的に電気メッキによって粗面化することを特徴とする、請求項1または2に記載の方法。
  4. 0.02μm〜1μm、好ましくは0.02μm〜0.5μmの厚さの貴金属層(16)を導体層(13)に付与することを特徴とする、請求項1〜3のいずれか1項に記載の方法。
  5. 貴金属層(16)を導体層(13)に化学的な電流なしの様式によって、電気的な様式の電気メッキによって、カソードエバポレーションによって、あるいは、スパッタリングによって、付与することを特徴とする、請求項1〜4のいずれか1項に記載の方法。
  6. 銀、金、パラジウムおよび白金からなる群の少なくとも1つの金属で作製された層を貴金属層(16)として使用することを特徴とする、請求項1〜5のいずれか1項に記載の方法。
  7. PTF電気構成要素(4)が、レジスタであることを特徴とする、請求項1〜6のいずれか1項に記載の方法。
  8. 粗面化した導体層(13)に貴金属層(16)を付与した後、なおかつ、PTF電気構成要素(4)と、表面が粗い貴金属層(16)とが重なるようにPTF電気構成要素(4)をプリント回路基板支持体(12)の上側に載置した後、さらなるプリント回路基板構造(1’)を付与し、そしてこのようにして形成された多層体を加圧することを特徴とする、請求項1〜7のいずれか1項に記載の方法。
  9. 粗面化した導体層(13)に貴金属層(16)を付与した後、なおかつ、PTF電気構成要素(4)と、表面が粗い貴金属層(16)とが重なるようにPTF電気構成要素(4)をプリント回路基板支持体(12)の上側に載置した後、ソルダーストップマスクを付与することを特徴とする、請求項1〜7のいずれか1項に記載の方法。
  10. 2つの導体層(13、13’)を備えたプリント回路基板支持体(12)を使用することを特徴とし、少なくとも1つの導体層が構築および粗面化されている、請求項1〜9のいずれか1項に記載の方法。
  11. 構築した後、導体層の表面部分を粗面化することを特徴とする、請求項1〜10のいずれか1項に記載の方法。
  12. 支持体(12)と、該支持体(12)上に構築された少なくとも1つの導体層(13)とを備えたプリント回路基板エレメントであって、導体層(13)が、粗面化された表面(8)を有し、粗面化した導体層(13)の全体に、表面が粗い貴金属層(16)が配置され、そして、表面が粗い貴金属層(16)の部分に、少なくとも1つの刷り込まれたPTF電気構成要素(4)を付与し、表面が粗い貴金属層(16)が、接着を促進する層として形成され、なおかつ、接触を促進して接触を安定化させる層となることを特徴とする、プリント回路基板エレメント。
  13. 表面が粗い貴金属層(16)にさらなるプリント回路基板構造(1’)を提供し、多層配置を形成していることを特徴とする、請求項12に記載のプリント回路基板エレメント。
  14. PTF電気構成要素(4)が、レジスタであることを特徴とする、請求項12または13に記載のプリント回路基板エレメント。
  15. 導体層(13)および貴金属層(16)が、それぞれ、0.05μm〜5μm、例えば、0.3μm〜3μm、好ましくは0.5μm〜1μmの表面凹凸(8、8’)を有する
    ことを特徴とする、請求項12〜14のいずれか1項に記載のプリント回路基板エレメント。
  16. 貴金属層(16)が、0.02μm〜1μm、好ましくは0.02μm〜0.5μmの厚さを有することを特徴とする、請求項12〜15のいずれか1項に記載のプリント回路基板エレメント。
  17. 貴金属層(16)が、銀、金、パラジウムおよび白金からなる群から選ばれる少なくとも1つの金属を有することを特徴とする、請求項12〜16のいずれか1項に記載のプリント回路基板エレメント。
  18. 支持体(12)が、2つの構築された導体層(13、13’)を有し、少なくとも1つの該導体層に貴金属層(16)を付与することを特徴とする、請求項12〜17のいずれか1項に記載のプリント回路基板エレメント。
JP2006549760A 2004-01-23 2005-01-21 回路基板エレメントの製造方法および回路基板エレメント Expired - Fee Related JP4792403B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AT0008504A AT500807B1 (de) 2004-01-23 2004-01-23 Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement
ATA85/2004 2004-01-23
PCT/AT2005/000010 WO2005072035A1 (de) 2004-01-23 2005-01-21 Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement

Publications (2)

Publication Number Publication Date
JP2007519243A JP2007519243A (ja) 2007-07-12
JP4792403B2 true JP4792403B2 (ja) 2011-10-12

Family

ID=34800049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006549760A Expired - Fee Related JP4792403B2 (ja) 2004-01-23 2005-01-21 回路基板エレメントの製造方法および回路基板エレメント

Country Status (7)

Country Link
US (2) US7552525B2 (ja)
EP (1) EP1707037B1 (ja)
JP (1) JP4792403B2 (ja)
AT (2) AT500807B1 (ja)
CA (1) CA2554113A1 (ja)
DE (1) DE502005008821D1 (ja)
WO (1) WO2005072035A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
US9202782B2 (en) 2013-01-07 2015-12-01 Intel Corporation Embedded package in PCB build up
CN104576883B (zh) 2013-10-29 2018-11-16 普因特工程有限公司 芯片安装用阵列基板及其制造方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
CN113130334B (zh) * 2019-12-31 2024-06-18 盛合晶微半导体(江阴)有限公司 提高底部金属与焊垫辨识度的方法
AT17082U1 (de) * 2020-04-27 2021-05-15 Zkw Group Gmbh Verfahren zur befestigung eines elektronischen bauteils

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442896A (en) * 1987-08-10 1989-02-15 Furukawa Electric Co Ltd Printed circuit board with printed resistor
JP2000082871A (ja) * 1998-07-08 2000-03-21 Ibiden Co Ltd プリント配線板及びその製造方法
JP2000315854A (ja) * 1999-04-30 2000-11-14 Ibiden Co Ltd プリント配線板とその製造方法
JP2001015927A (ja) * 1999-07-02 2001-01-19 Ibiden Co Ltd 多層プリント配線板およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262476A (ja) * 1987-04-17 1988-10-28 Meiban Kogei Kk パタ−ンの形成方法
US4870746A (en) * 1988-11-07 1989-10-03 Litton Systems, Inc. Method of making a multilayer printed circuit board having screened-on resistors
JPH02174188A (ja) * 1988-12-26 1990-07-05 Hitachi Chem Co Ltd セラミツク配線板の製造法
JPH0478471A (ja) * 1990-07-19 1992-03-12 Shimada Phys & Chem Ind Co Ltd 超音波振動体及びその製造方法
JPH06260741A (ja) * 1993-03-08 1994-09-16 Denki Kagaku Kogyo Kk 金属ベース回路基板の製造方法
KR100269580B1 (ko) * 1994-12-01 2000-10-16 엔도 마사루 다층 프린트 배선판 및 그 제조방법(multilayer printed wiring board and process for producing the same)
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US6242079B1 (en) * 1997-07-08 2001-06-05 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JPH11121926A (ja) * 1997-10-14 1999-04-30 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US6329899B1 (en) * 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
EP1102523A4 (en) 1998-07-08 2005-11-30 Ibiden Co Ltd PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD
US6256866B1 (en) * 1999-05-11 2001-07-10 Motorola, Inc. Polymer thick-film resistor printed on planar circuit board surface
JP2001121053A (ja) * 1999-10-26 2001-05-08 Ibiden Co Ltd 塗布用ロールコータおよびそれを用いたプリント配線板の製造方法
DE10050862C2 (de) 2000-10-06 2002-08-01 Atotech Deutschland Gmbh Bad und Verfahren zum stromlosen Abscheiden von Silber auf Metalloberflächen
KR100463434B1 (ko) * 2001-12-04 2004-12-23 삼성전기주식회사 매립된 레지스터를 갖는 인쇄회로기판 및 이의 제조방법
CA2468850A1 (en) * 2001-12-04 2003-07-31 Lifepoint, Inc. Device and method for the identification of analytes in bodily fluids
EP1327995A3 (en) 2002-01-11 2005-10-12 Shipley Co. L.L.C. Resistor structure
US7038571B2 (en) * 2003-05-30 2006-05-02 Motorola, Inc. Polymer thick film resistor, layout cell, and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442896A (en) * 1987-08-10 1989-02-15 Furukawa Electric Co Ltd Printed circuit board with printed resistor
JP2000082871A (ja) * 1998-07-08 2000-03-21 Ibiden Co Ltd プリント配線板及びその製造方法
JP2000315854A (ja) * 1999-04-30 2000-11-14 Ibiden Co Ltd プリント配線板とその製造方法
JP2001015927A (ja) * 1999-07-02 2001-01-19 Ibiden Co Ltd 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
DE502005008821D1 (de) 2010-02-25
AT500807B1 (de) 2006-11-15
US7552525B2 (en) 2009-06-30
US20070143991A1 (en) 2007-06-28
EP1707037B1 (de) 2010-01-06
WO2005072035A1 (de) 2005-08-04
US8039755B2 (en) 2011-10-18
CA2554113A1 (en) 2005-08-04
JP2007519243A (ja) 2007-07-12
US20090229867A1 (en) 2009-09-17
EP1707037A1 (de) 2006-10-04
ATE454807T1 (de) 2010-01-15
AT500807A1 (de) 2006-03-15

Similar Documents

Publication Publication Date Title
JP4792403B2 (ja) 回路基板エレメントの製造方法および回路基板エレメント
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
HU208715B (en) Method for forming printed circuits with selectively etchable metal layers, as well as method for final forming pattern of high definition
JP2006229115A (ja) 配線基板製造用金属部材と、それを用いた配線基板の製造方法
WO2019102701A1 (ja) 電子部品の製造方法及び電子部品
KR920005070B1 (ko) 양면배선기판의 제조방법
JP2002184752A (ja) パターン形成体の製造方法
US9549465B2 (en) Printed circuit board and method of manufacturing the same
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP4705972B2 (ja) プリント配線板及びその製造方法
US6309805B1 (en) Method for securing and processing thin film materials
JP2006108163A (ja) プリント配線板
JPH10190183A (ja) メッキされた抵抗器を有するプリント回路板の製法
TW201019813A (en) Printed circuit board and manufacturing method thereof
JP4433971B2 (ja) プリント配線板およびその製造方法
JP2000299202A (ja) 厚膜回路基板及びその製造方法
JPH11307934A (ja) 多層プリント配線板及びその製造方法
JPH03126558A (ja) メタルスクリーン印刷版
JPS6059765A (ja) 混成集積回路基板の製造方法
JP4732411B2 (ja) 多層配線回路形成用基板の製造方法
JPH0475605B2 (ja)
EP1198161A1 (en) Method for securing and processing thin film materials
JPH06125160A (ja) プリント配線基板の製造方法
JP2006049587A (ja) プリント配線板及びその製造方法
JP2000013001A (ja) プリント配線板の製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100506

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4792403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees