JP2006108163A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2006108163A JP2006108163A JP2004288952A JP2004288952A JP2006108163A JP 2006108163 A JP2006108163 A JP 2006108163A JP 2004288952 A JP2004288952 A JP 2004288952A JP 2004288952 A JP2004288952 A JP 2004288952A JP 2006108163 A JP2006108163 A JP 2006108163A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- noble metal
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【解決手段】基板20と、基板20上に形成された第1絶縁層30と、第1絶縁層30上に形成された第2絶縁層35と、第2絶縁層35上に形成された1対の第2配線層90A、90Bとを備えたプリント配線板を提供する。第1絶縁層30内に、第1絶縁層30に対して表面がそれぞれ平滑になるように選択的に形成された1対の第1配線層40A,40Bと、各第1配線層40A,40Bを被覆する第1貴金属層60A,60Bを有し、第2絶縁層35内に、各第1配線層40A,40Bの一部である電極領域50A,50Bを電気的に接続するように各第1貴金属層60A,60B上及び前記第1絶縁層30上に選択的に印刷されて形成された抵抗体70を備えている。
【選択図】 図1
Description
従って、請求項1に対応する発明は以上のような手段を講じたことにより、少なくとも第1配線層及び電極を被覆するようにめっき形成された貴金属層と、貴金属によりめっきされた各電極を電気的に接続するように貴金属層上及び各電極間の基板上に選択的に印刷されて形成された抵抗体とを備えた構成により、従来の図7に示した構造に比べ、各電極間の基板上には貴金属層を印刷しないことから、抵抗素子のサイズを縮小しつつ、段差に起因した印刷精度の低下を解消できる。更に、電極と抵抗体の接触面に貴金属層が介在するので、接触抵抗が低減される。よって、内蔵する抵抗素子のサイズを縮小でき、且つ段差や凹凸に起因した信頼性の低下を阻止することができる抵抗素子を内蔵したプリント配線板を提供することができる。
次に、第1絶縁層30を平坦化処理し、第1絶縁層30に覆われた各第1配線層40A,40B及び各電極領域50A,50Bの表面を露出させる。平坦化処理の方法としては、セラミックあるいは不織布のバフによるバフ研磨、研磨ベルトによるベルトサンダー研磨等があるが、なかでも比較的、研磨材が柔らかく基板20へのダメージの少ない不織布バフによる研磨が好ましい。ここでは、バフ研磨機により、各第1配線層40A,40B及び各電極領域50A,50Bの表面が露出するまで第1絶縁層30を研磨する(図3(D))。
以下に実施例及び比較例を示して本発明を具体的に説明するが、本発明はこれに限定されるものではない。
(1)<抵抗値測定>
抵抗値の設計値が100Ωである抵抗素子を内蔵したプリント配線板100個について、マルチメーターで抵抗値を測定し、平均抵抗値、標準偏差(σ)、3σの値を得た。これにより、抵抗値のばらつきに対する抵抗素子の信頼性を評価した。
抵抗値の設計値が100Ωである抵抗素子を内蔵したプリント配線板における、抵抗素子の占有面積を算出した。なお、抵抗素子は抵抗体、電極領域、貴金属層から構成される部分である。これにより、製造方法に対する抵抗素子のサイズの大小を比較した。
抵抗素子を内蔵したプリント配線板を、温度40℃、湿度95%の条件下に1000時間置いた。試験前後の抵抗値を測定し、抵抗値の変化を求めた。これにより、高温高湿条件下での界面の腐食等に対する抵抗素子の信頼性を評価した。
抵抗体を印刷・硬化させる工程を除いて、全く同一の条件で製造した試験基板を40個作成し、この試験基板を高度加速寿命試験装置に温度121℃、湿度85%の条件下で投入して、20Vの電圧を168時間印加し、絶縁抵抗の経時測定を行った。試験基板は、JIS−C5012規格に基づいて100μm/100μmの櫛形電極(電極領域)を、実施例および各参考例で使用した基板と同一の基板上にパターニングして作成した。また、比較例1ではL/S=100μm/100μmの櫛形電極(電極領域)を銀ペーストで印刷形成した。そして、抵抗値が106Ω以下となったものを絶縁不良と判定して評価した。これにより、銀めっきもしくは銀ペーストの信頼性を評価した。
抵抗値の設計値が100Ωである抵抗素子を内蔵したプリント配線板100個について、低温槽−40℃、高温槽125℃、さらし時間30分の条件で1000サイクルTCTを行い、試験後の抵抗値が106Ω以上となった素子をクラックによる不良と判定して評価した。これにより、温度変化に対する抵抗素子の信頼性を評価した。
[実施例1]
始めに、銅厚18μmの0.6mmのBTレジン両面銅張積層板(第1金属層){三菱ガス化学社製}を脱脂、洗浄した後、エッチングレジストをラミネート・露光・現像し、不要部分の銅箔をエッチングして導体回路(第1配線層)を形成した。導体回路の一部は抵抗素子電極(電極領域)を有している。この基板にビルドアップ基板用絶縁樹脂ワニスHBI−200{太陽インキ社製}をロールコーターで塗布したのち、所定の温度で乾燥,硬化させてアンダーコート層(第1絶縁層)を形成した。
実施例1の比較例であり、従来の製造方法で抵抗素子を内蔵したプリント配線板を製造した例である。すなわち、電極領域を貴金属めっき処理による薄膜ではなく、銀ペーストにより形成している。
実施例2は、アンダーコート層(第1絶縁層)を形成してから抵抗体を印刷した実施例1とは異なり、抵抗体を印刷してから絶縁層を形成して、抵抗素子を内蔵したプリント配線板を製造した例である。
実施例1の測定結果は、図5に示すように、比較例1と比較して、極めて良い測定値を示している。
Claims (5)
- 基板と、
前記基板上に選択的に形成された第1配線層と、
前記第1配線層と導通している少なくとも1対の電極と、
前記第1配線層及び前記電極を被覆するようにめっき形成された貴金属層と、
前記貴金属層によりめっきされた前記各電極を電気的に接続するように前記貴金属層上及び前記各電極間の基板上に選択的に印刷されて形成された抵抗体と、
前記第1配線層、前記各電極、前記貴金属層、前記抵抗体を覆うように、前記基板上に形成された絶縁層と、
前記絶縁層上に選択的に形成された第2配線層と、
前記貴金属層の一部と前記第2配線層とを前記絶縁層を貫通して電気的に接続する接続層と
を有することを特徴とするプリント配線板。 - 基板と、
前記基板上に選択的に形成された第1配線層と、
前記第1配線層と導通している少なくとも1対の電極と、
前記基板上に前記第1配線層及び前記各電極とは異なる領域を埋め込むように形成され、且つ前記第1配線層及び前記各電極の表面に対して平滑な表面を有する第1絶縁層と、
前記第1配線層及び前記各電極を被覆するようにめっき形成された貴金属層と、
前記貴金属層によりめっきされた各電極を電気的に接続するように前記貴金属層上及び前記各電極間の第1絶縁層上に選択的に印刷されて形成された抵抗体と、
前記第1配線層、前記各電極、前記貴金属層、前記抵抗体を覆うように、前記基板上に形成された第2絶縁層と、
前記第2絶縁層上に選択的に形成された第2配線層と、
前記貴金属層の一部と前記第2配線層とを前記第2絶縁層を貫通して電気的に接続する接続層と
を有することを特徴とするプリント配線板。 - 請求項1または請求項2に記載のプリント配線板において、
前記貴金属層は銀めっき膜からなることを特徴とするプリント配線板。 - 請求項1乃至請求項3に記載のプリント配線板において、
前記第1配線層及び前記各電極は表面が粗面化処理されていることを特徴とするプリント配線板。 - 請求項4に記載のプリント配線板において、
前記第1配線層及び前記各電極の表面粗さは、1〜2μmの範囲内にあり、
前記銀めっき膜の厚さは、0.2〜0.4μmの範囲内にあることを特徴とするプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004288952A JP4639733B2 (ja) | 2004-09-30 | 2004-09-30 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004288952A JP4639733B2 (ja) | 2004-09-30 | 2004-09-30 | プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006108163A true JP2006108163A (ja) | 2006-04-20 |
JP4639733B2 JP4639733B2 (ja) | 2011-02-23 |
Family
ID=36377567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004288952A Expired - Fee Related JP4639733B2 (ja) | 2004-09-30 | 2004-09-30 | プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639733B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008217A1 (ja) * | 2007-07-06 | 2009-01-15 | Murata Manufacturing Co., Ltd. | 層間接続導体用孔の形成方法、樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板 |
JP2009111133A (ja) * | 2007-10-30 | 2009-05-21 | Nippon Mektron Ltd | 膜状抵抗素子を内蔵した多層プリント配線板の製造方法 |
DE102010036191A1 (de) | 2009-12-07 | 2011-06-09 | San-Ei Kagaku Co. Ltd. | Verfahren zum Herstellen einer gedruckten Leiterplatte und damit hergestellte gedruckte Leiterplatte |
CN107770959A (zh) * | 2017-09-28 | 2018-03-06 | 衢州顺络电路板有限公司 | 埋嵌电阻设计的印制线路板及其制造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61285701A (ja) * | 1985-06-12 | 1986-12-16 | 富士通株式会社 | 厚膜抵抗体の形成方法 |
JPS6442896A (en) * | 1987-08-10 | 1989-02-15 | Furukawa Electric Co Ltd | Printed circuit board with printed resistor |
JPH01173778A (ja) * | 1987-12-28 | 1989-07-10 | Ibiden Co Ltd | 低抗体付きプリント配線板の製造方法 |
JPH0360U (ja) * | 1989-05-18 | 1991-01-07 | ||
JPH04233787A (ja) * | 1990-12-28 | 1992-08-21 | Mitsubishi Materials Corp | 多層配線基板 |
JPH05283866A (ja) * | 1992-04-03 | 1993-10-29 | Hitachi Ltd | ポリマ−印刷抵抗内蔵多層配線板 |
JPH0766537A (ja) * | 1993-08-30 | 1995-03-10 | Kyocera Corp | 配線基板 |
JP2000252611A (ja) * | 1999-02-26 | 2000-09-14 | Denso Corp | 配線基板およびその製造方法 |
JP2002280699A (ja) * | 2001-03-16 | 2002-09-27 | Mitsubishi Electric Corp | プリント基板上の抵抗体形成方法 |
-
2004
- 2004-09-30 JP JP2004288952A patent/JP4639733B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61285701A (ja) * | 1985-06-12 | 1986-12-16 | 富士通株式会社 | 厚膜抵抗体の形成方法 |
JPS6442896A (en) * | 1987-08-10 | 1989-02-15 | Furukawa Electric Co Ltd | Printed circuit board with printed resistor |
JPH01173778A (ja) * | 1987-12-28 | 1989-07-10 | Ibiden Co Ltd | 低抗体付きプリント配線板の製造方法 |
JPH0360U (ja) * | 1989-05-18 | 1991-01-07 | ||
JPH04233787A (ja) * | 1990-12-28 | 1992-08-21 | Mitsubishi Materials Corp | 多層配線基板 |
JPH05283866A (ja) * | 1992-04-03 | 1993-10-29 | Hitachi Ltd | ポリマ−印刷抵抗内蔵多層配線板 |
JPH0766537A (ja) * | 1993-08-30 | 1995-03-10 | Kyocera Corp | 配線基板 |
JP2000252611A (ja) * | 1999-02-26 | 2000-09-14 | Denso Corp | 配線基板およびその製造方法 |
JP2002280699A (ja) * | 2001-03-16 | 2002-09-27 | Mitsubishi Electric Corp | プリント基板上の抵抗体形成方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008217A1 (ja) * | 2007-07-06 | 2009-01-15 | Murata Manufacturing Co., Ltd. | 層間接続導体用孔の形成方法、樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板 |
JP4840508B2 (ja) * | 2007-07-06 | 2011-12-21 | 株式会社村田製作所 | 樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板 |
US8570763B2 (en) | 2007-07-06 | 2013-10-29 | Murata Manufacturing Co., Ltd. | Method of forming hole for interlayer connection conductor, method of producing resin substrate and component-incorporated substrate, and resin substrate and component-incorporated substrate |
TWI455672B (zh) * | 2007-07-06 | 2014-10-01 | Murata Manufacturing Co | A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component |
JP2009111133A (ja) * | 2007-10-30 | 2009-05-21 | Nippon Mektron Ltd | 膜状抵抗素子を内蔵した多層プリント配線板の製造方法 |
DE102010036191A1 (de) | 2009-12-07 | 2011-06-09 | San-Ei Kagaku Co. Ltd. | Verfahren zum Herstellen einer gedruckten Leiterplatte und damit hergestellte gedruckte Leiterplatte |
US8758986B2 (en) | 2009-12-07 | 2014-06-24 | San-Ei Kagaku Co., Ltd. | Printed wiring board and method for producing the same |
DE102010036191B4 (de) | 2009-12-07 | 2019-07-04 | San-Ei Kagaku Co. Ltd. | Verfahren zum Herstellen einer gedruckten Leiterplatte und damit hergestellte gedruckte Leiterplatte |
CN107770959A (zh) * | 2017-09-28 | 2018-03-06 | 衢州顺络电路板有限公司 | 埋嵌电阻设计的印制线路板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4639733B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040121266A1 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
KR100874172B1 (ko) | 연성인쇄회로기판의 제조방법 및 이를 이용하여 형성된연성 인쇄회로기판의 금속 배선패턴 | |
JP4818888B2 (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
JP4129166B2 (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
JP4639733B2 (ja) | プリント配線板の製造方法 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
JP7425348B2 (ja) | 多層基板、および、部品実装基板 | |
JPH1187865A (ja) | プリント配線板およびその製造方法 | |
JP2009010266A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP4433971B2 (ja) | プリント配線板およびその製造方法 | |
JP4752281B2 (ja) | 抵抗素子内蔵プリント配線板 | |
JP2006237446A (ja) | 多層配線基板およびその製造方法 | |
IL137026A (en) | Method for manufacturing multi-layer wiring boards | |
JP4549807B2 (ja) | 多層プリント配線板の製造方法、多層プリント配線板及び電子装置 | |
JP4396426B2 (ja) | 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板 | |
JP5341796B2 (ja) | 配線基板の製造方法 | |
JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
JP2007088207A (ja) | 抵抗素子を有するプリント配線板およびその製造方法 | |
JP4029005B2 (ja) | 配線基板の製造方法 | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
JP2002158441A (ja) | 配線基板の製造方法 | |
JP4492071B2 (ja) | 配線基板の製造方法 | |
JPH0529316B2 (ja) | ||
JPH08316601A (ja) | 回路基板及びその製造方法 | |
KR100932535B1 (ko) | 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |