JP4701853B2 - 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 - Google Patents
抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 Download PDFInfo
- Publication number
- JP4701853B2 JP4701853B2 JP2005178914A JP2005178914A JP4701853B2 JP 4701853 B2 JP4701853 B2 JP 4701853B2 JP 2005178914 A JP2005178914 A JP 2005178914A JP 2005178914 A JP2005178914 A JP 2005178914A JP 4701853 B2 JP4701853 B2 JP 4701853B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistance
- resistor
- resistance value
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
抵抗素子の抵抗値は、同じ材料によって抵抗体を形成した場合、その抵抗素子の電極間の距離と抵抗体の断面積によって決定される。抵抗素子の抵抗値を所望の値にするために、基板上に抵抗素子を形成した後に、抵抗値を調整するためにレーザー加工を用いたトリミングという手法が用いられている(図6)。トリミングは、形成した抵抗素子の抵抗値を測定しながらレーザー加工によって抵抗体部分を切断して断面積を減少させ、目的の値まで抵抗値を切断上昇させるものである。
トリミングの手法には、特許文献1のように抵抗体を切断するだけではなく、加熱によって抵抗値を調整する方法もあるが、この方法では抵抗の調整範囲が狭いという欠点がある。
トリミングは、一般に抵抗体部分をトリミング用のレーザー加工によって抵抗体を切断し抵抗値を高くすることで所望の抵抗値に調整している(図6)。印刷不良によって抵抗値が高くなった場合には、それ以上調整することができないため、その抵抗素子は不良となってしまう。
これを使用可能な範囲に調整するために印刷抵抗同様にトリミングを行うが、現在の抵抗素子構造では調整できる範囲が狭く、抵抗素子が不良品となる問題があった。
さらにめっき抵抗素子の場合は特に抵抗体面積が小さく、現行のトリミング用レーザーのスポットサイズでは、十分な抵抗値となるまで抵抗体をトリミングすることが困難という問題もあった。
そして、印刷かめっきかにかかわらず、抵抗素子を多層配線基板の内層に埋め込む場合には、素子と基板が一体となるため、一つの素子の不良によって基板全体が損なわれてしまう。よって収率の悪化によって基板全体のコストが上昇するという問題があった。
第二の電極は第一の電極に対して突出した突出部を有しているので、抵抗体をトリミングする際に突出部の周囲からトリミングを開始することで、急激に抵抗素子電極の間隔が広がるため、抵抗値を大きく引き上げることが可能になる。すなわち、大きく抵抗値を調整することができるので、同じ形状の抵抗素子から、広い幅をもって所定の抵抗値に対応した抵抗素子を得ることが可能となる。
抵抗素子電極と抵抗体とが金、銀、パラジウムのいずれかを含むめっき皮膜を介して接続されているため、電極と抵抗体の接触部の酸化を防止するので、抵抗素子が内蔵され、さまざまな環境下で配線基板が使用された場合に抵抗素子の抵抗変化を防止することができる。
前記突出部に沿って抵抗体をトリミングする粗調整工程と、前記第一の電極に平行に抵抗体をトリミングする微調整工程とを具備することを特徴とする抵抗素子の抵抗値調整方法である。
第二の電極が具備する突出部の周囲から抵抗体のトリミングを開始することで、急激に抵抗素子電極の間隔が広がるため、抵抗値を大きく引き上げることができる。次いで第一の電極に平行にトリミングを行い抵抗体の断面積を小さくすることで、抵抗値を少しづつ引き上げることができ、所望の抵抗値に容易に調整できる。また、最初に大きく抵抗値を調整することができるので、広い幅をもって所定の抵抗値に対応させることが可能となる。
抵抗素子の電極が、同じ層に設けられた配線層の厚みよりも薄いため、電極上に形成された抵抗体の厚みを吸収することができ、多層配線基板の内層に抵抗素子が納められても、上層の絶縁層に厚みの差が響きにくく、平坦な絶縁層を形成することができ、従って信頼性の高い配線の配設を行うことができる。また、抵抗体が抵抗ペーストの印刷によって形成される場合、電極の厚みが薄いためにカスレが起こりにくく、製造時の歩留まりが向上する。
また、粗調整と微調整を行うことができる構造であるため、抵抗素子の抵抗値を所望の値に精度良く納める事ができる。
本発明の抵抗素子は、第一の電極と第二の電極と両電極間を接続する抵抗体とを備え、抵抗体をトリミングすることで抵抗値の調整が可能な抵抗素子であって、前記第一の電極は前記第二の電極に対して突出した突出部を有するという特徴を有する。
本発明の抵抗素子を製造する方法としては、銅箔上に金属薄膜で抵抗層を形成した積層シートを用いる方法、絶縁層(コア層含む)上にめっきで抵抗皮膜を形成する方法、抵抗性の厚膜ポリマー(抵抗ペースト)を印刷する方法などがある。抵抗値、精度、形状、価格などから用途に応じて形成方法を選択していく必要がある。
粗調整では、第一の電極と第二の電極の間の距離が最も近い部分を突出部21に沿って抵抗体を切り離すようにレーザーをあてると、電極間の距離が広がるのと同じ効果が得られるため、大きく抵抗値を上げることができ、好ましい。
微調整では、第一の電極と第二の電極の間の中央付近を、第一の電極と第二の電極を結ぶラインとは垂直になるように切り離して行くことで、効率よく抵抗体の断面積を縮小し、抵抗値を引き上げることができる。
このように粗調整と微調整を行うことで、一つの基本形状の抵抗素子を幅広い抵抗値に対応させることができる。また、精度の高い抵抗値の調整を行うことができる。また、抵抗体を形成する際に、抵抗ペーストが設定値より薄くなり抵抗値が高くなった場合でも調整範囲に抑え込むことが可能で、抵抗素子の収率を大幅に向上することが可能となった。
具体的には、トリミング前の抵抗値が400Ωで形成されていれば、トリミングライン31を作る過程で抵抗値を950Ωになるように加工し、次にトリミングライン32を形成することで、1KΩの抵抗に加工する。微調整工程によるトリミングラインの形成は、図7に示すように複数本行うこともできる。
本発明の抵抗素子は、絶縁性で平坦な層の上に形成することができる。最表面が絶縁性であればよく、下層に他の配線層が形成されていたり、ガラスクロス等の補強材を含んでいてもよい。導通を測るためのビアホールやスルーホールが形成されているもよい。
電極の形成方法は、絶縁層上にパターン状に導体層を形成できる方法であればよく、パターン状にシード層を形成した上に無電解めっき、ついで電解めっきで形成する方法や、一旦一面に導体層を形成した後、必要部分をレジストで保護しエッチングをする方法などが挙げられる。絶縁層上に一面に導体層を形成する方法としては、全面にめっきを行う方法の他、金属箔に絶縁性フィルムを貼り合わせる方法や、金属箔に絶縁性材料を塗布して絶縁層とする方法が挙げられる。誘電性材料を積層すれば、隣接してキャパシタを形成することもできる。
抵抗体を印刷法により形成する際に、抵抗素子電極の厚みが20μm以上になるとスクリーン印刷時に配線層の凹凸によって印刷版が基板に追従できなくなるため、印刷のかすれが発生することがある。しかし、配線層をこれ以上薄くすると配線自体の抵抗が大きくなってしまい効率が落ちるため薄くすることはできない。これを防止するため、図1(a)のように配線パターンならびに配線電極を形成した後に、再度レジストパターンニングとエッチングを行って、配線電極部だけを膜厚が20μm以下になるようにエッチングする。この配線電極上に抵抗体を形成し、トリミングすることで精度の高い抵抗素子が得られるとともに、印刷時の印刷不良の発生も防止することができる。また、抵抗素子電極を薄くすることで、抵抗素子電極上に抵抗体を形成しても、その厚みを抵抗素子電極と配線層との厚みの差が吸収するため、上層に形成される絶縁層や配線層に素子の厚みが影響しにくく、精度の向上が期待できて好ましい。
抵抗ペーストとしては、熱硬化性樹脂にカーボンフィラーを分散させたものが好ましい。抵抗ペーストはメタルマスク等を用いてスクリーン印刷によりパターン状に積層することができる。スクリーン印刷後、例えば90℃のオーブンで30分の仮ベークを行い、その後に本ベークとして200℃,60分のベークを行って硬化させ、抵抗体とする。本ベーク時には、配線基板の配線パターンが酸化するため、加熱時に窒素などの不活性ガスを流しながらベークすることが望ましい。ベーク後の抵抗体の厚みは、15μmから20μmになる程度が適当である。
貴金属としては金、銀、パラジウム等が挙げられ、特に銀が好ましい。なかでも置換銀めっきは、銀めっき液に浸漬することで銅の配線電極上に析出するため、電極を薄くするために形成したレジストパターンを残したまま銀めっき液に浸漬することで抵抗体を形成する部分のみに銀めっきを析出させることができる。置換銀めっきは0.5μm以上の厚みで抵抗素子電極上に施すことが好ましい。
先に述べたように、まず電極間の距離が最も小さい部分から、突起部に沿って、電極間の距離を広げるように抵抗体を切り離してゆく。こうすることで抵抗素子の抵抗値を大きく引き上げることができる(粗調整工程)。
トリミングにはレーザーを用いることができる。レーザーにはYAG、UV−YAG、エキシマなどのレーザーを用いることができる。YAGレーザーを用いたトリミングが一般的である。
実施例1の抵抗素子は、カーボンフィラーを含む熱硬化性の樹脂からなる抵抗ペーストをスクリーン印刷で抵抗素子電極上に形成し、熱硬化を行うことで抵抗体としている。
具体的には、図1(a)の第一の電極1と第二の電極2、及び配線層(図示せず)は、コア層51(絶縁層)としての0.4mm厚のガラスエポキシ絶縁基板上に導体層61である18μm厚の銅箔が両面に貼付けてある通常の両面銅箔つき基板(図8(a))にドライフィルムレジスト52(日立化成工業製:RY3315)を110℃でラミネートし(図8(b))、配線パターンのマスクを用いて露光ならびに現像を行い(図8(c))、導体層を配線層と電極のパターンにエッチングすることによって形成している(図8(d)、(e))。露光ならびに現像条件は、ドライフィルムの標準条件で、露光量60mJ/cm2、現像は炭酸ソーダ1%溶液でスプレー(スプレー圧:0.1MPa)15秒でレジストパターンを形成することができる。露光は、高圧水銀ランプを用いた両面プリンタ(オーク製作所)で行った。
電極形状は、図1(a)のように第二の電極2から第一の電極1に向かって第二の電極から突起部21が伸びた形状をしている。
配線層及び抵抗素子電極を形成した後に、抵抗体3を形成するために図1(b)のようにスクリーン印刷で抵抗ペーストをスクリーン印刷した。スクリーン印刷後に90℃のオーブンで30分の仮ベークを行い、その後に本ベークとして200℃,60分のベークを行った。本ベーク時には、配線基板の配線パターンが酸化するため、加熱時に窒素などの不活性ガスを流しながらベークを行った。ベーク後の抵抗体の厚みは、15μmから20μmの範囲であり、抵抗体の大きさは電極間が600μm、幅が400μm、トリミング前の抵抗値は300Ωであった。
抵抗体3を形成後に抵抗値調整のためにYAGレーザー加工の行えるトリミング装置で第二の電極2の延長された突起部21が独立するようにトリミングライン31を形成していく。トリミング時に抵抗値を測定しながら切断していくが、延長した電極部分である突起部21が独立していくことで、抵抗素子4の抵抗値は大きく増大していく。こうして抵抗値の粗調整を行った。粗調整後の抵抗素子の抵抗値は950Ωであった。
この結果、トリミング前と比較して抵抗値が700Ωも増加した抵抗素子を得ることができた。これは、同じ基本形状の抵抗素子から、700Ω以上(あるいは3倍以上の)の幅をもって任意の抵抗値を有する抵抗素子を得ることができることを意味する。
抵抗値の調節が可能な抵抗素子の形成までを実施例1と同様に行った後、図7のようにトリミングを行った。まず、トリミング装置によって抵抗値の粗調整を行うため、トリミングライン31の加工を行い、加工前に300Ωであった抵抗値を950Ωまで大きくした。次に抵抗値を微調整するためにトリミングライン32を形成し、抵抗値を990Ωまで大きくした。さらに第二の微調整工程であるトリミングライン33を設けて最終調整を行い、1kΩの抵抗値を有する抵抗素子を10素子加工したところ、そのバラツキは±1%であった。
この方法により、実施例1よりも精度が向上した抵抗素子を形成することができる。精度の要求によって、実施例1でも2の方法でも抵抗素子を調整することは可能である。
実施例1と同様に配線層及び抵抗素子電極を形成した後、全面にフォトレジストを積層し、パターン露光・現像を行い、抵抗素子電極を露出させる。なお、エッチング前の配線層及び抵抗素子電極の厚みは25μmであった。この抵抗素子電極の厚みが12μmとなるようにエッチングを行った後、フォトレジストを剥離し、あとは実施例と同様に抵抗ペーストの印刷・硬化を行って抵抗体を形成した。このようにして形成した抵抗素子は、実施例1では100素子中印刷のカスレによる不良が3素子発生したのに対し、実施例3ではカスレによる印刷不良は発生しなかった。
抵抗素子電極の薄型化と銀めっきを一連の工程で行えたので、工程の簡略化が可能になった。
また、銀めっきを形成したことで、抵抗体と配線電極部の接触抵抗が安定化し、さまざまな環境下でも安定した抵抗値を得ることが可能となった。
これらの抵抗素子は、形成後にプリント配線基板の工程で絶縁樹脂を積層し、配線基板内部に内蔵化される。本発明の構造によって精度の高い抵抗素子を内蔵することが可能である。
実施例5の抵抗素子は、無電解ニッケルめっき皮膜を抵抗体としている。
実施例1と同様に抵抗素子電極までを形成した。電極形状は、図1(a)のように第二の電極2から第一の電極1に向かって第二の電極から突起部21が伸びた形状をしている。
配線層及び抵抗素子電極を形成した後に、抵抗体3を形成するために基板全体に無電解ニッケルめっきを行った(図9(a))。無電解ニッケルめっき液には、奥野製薬工業の高抵抗めっき液(トップにコロンFY−2)を使用し、絶縁樹脂の無電解めっき工程で前処理を行った後に、液温90℃、めっき時間3分でめっきを行い、シート抵抗300Ω/□のめっき抵抗皮膜69であるニッケル被膜を形成する。
次に抵抗素子電極上の必要な部分にだけ抵抗体3を形成するため、ニッケル皮膜上にドライフィルムレジストをラミネートする(図9(b))。レジスト52には、15μmのドライフィルムレジスト(日立化成工業製:RY−3315)を使用し、抵抗体3となる部分にレジストパターンが残るようにマスクを形成し、露光ならびに現像を行う。これによって図9(c)のような状態が形成できる。次に余分な部分のニッケルめっき膜を除去するため、10%硫酸溶液に硫酸銅200g/lを溶解したエッチング液に浸漬し、ニッケル被膜の除去を行う。(図9(d)参照)エッチングの条件は、温度80℃で2〜5分で溶解可能である。不要なニッケルめっき皮膜を除去した後、5%の水酸化ナトリウム溶液でレジストを除去し、抵抗体3と、第一の電極1、突起部21を有する第二の電極2からなる抵抗素子を形成することができる(図9(e)参照)。
抵抗体の厚みは、0.1μmから0.5μmの範囲であり、抵抗体の大きさは電極間が400μm、幅が200μm、トリミング前の抵抗値は50Ωであった。(適当なサイズを入れてください)
この結果、トリミング前と比較して抵抗値が450Ωも増加した抵抗素子を得ることができた。これは、同じ基本形状の抵抗素子から、450Ω以上(あるいは10倍以上の)の幅をもって任意の抵抗値を有する抵抗素子を得ることができることを意味する。
この抵抗素子では、めっき抵抗皮膜の膜厚のバラツキにより抵抗値がバラついていても、抵抗値の調整幅が広いため抵抗値を設定値に調整することが可能となった。これにより、抵抗素子の収率を大幅に向上することができた。
実施例5で記載しためっき抵抗皮膜を抵抗体とする抵抗値の調整が可能な抵抗素子を形成した後、抵抗値を高くするために、基板全体を3wt%の過硫酸アンモニウム溶液に2分間浸漬した。この処理により、ニッケル抵抗皮膜がエッチングされ抵抗体の断面積が減少するので、抵抗値が300Ω/□から400〜500Ω/□となった。この抵抗体を実施例1と同様に粗調整、微調整のトリミングを施すことで所望の抵抗値に収めることができた。このように抵抗値のバラツキが大きくても調整幅が大きいため、抵抗素子の収率が高い基板を提供できた。
2 第二の電極
21 突出部
3 抵抗体
31 粗調整工程によるトリミングライン
32 微調整工程によるトリミングライン
33 微調整工程による二番目のトリミングライン
39 トリミングライン
4 抵抗素子
5 絶縁層
51 コア層
52 レジスト
53 レジストパターン
6 配線層
61 導体層
69 めっき抵抗皮膜
7 ビアホール
71 スルーホール
8 素子内蔵6層配線基板
Claims (4)
- 第一の電極と第二の電極と両電極間を接続する抵抗体とを備え、前記第一の電極は前記第二の電極に対して突出した突出部を有する抵抗素子の抵抗値調整方法であって、前記第一の電極と前記第二の電極の間の距離が最も近い部分を前記突出部に沿って抵抗体を切り離すようにトリミングする粗調整工程と、前記第一の電極に平行に抵抗体をトリミングする微調整工程とを具備することを特徴とする抵抗素子の抵抗値調整方法。
- 第一の電極と第二の電極と両電極間を接続する抵抗体とを備え、前記第一の電極は前記第二の電極に対して突出した突出部を有し、第一の電極及び第二の電極は表面に金、銀、パラジウムのいずれかを含むめっき皮膜を有し、当該めっき被膜を介して抵抗体と接続されている抵抗素子の抵抗値調整方法であって、前記第一の電極と前記第二の電極の間の距離が最も近い部分を前記突出部に沿って抵抗体を切り離すようにトリミングする粗調整工程と、前記第一の電極に平行に抵抗体をトリミングする微調整工程とを具備することを特徴とする抵抗素子の抵抗値調整方法。
- 複数の絶縁層と複数の配線層を具備する多層配線基板において、請求項1又は2記載の抵抗値調整方法で抵抗値を調整された抵抗素子を備える絶縁層を内層に具備することを特徴とする素子内蔵多層配線基板。
- 複数の絶縁層と複数の配線層を具備する多層配線基板において、配線層と請求項1又は2記載の抵抗値調整方法で抵抗値を調整された抵抗素子とを備える絶縁層を内層に具備し、前記第一の電極と前記第二の電極の厚みは同じ絶縁層が備える配線層よりも薄いことを特徴とする素子内蔵多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178914A JP4701853B2 (ja) | 2005-06-20 | 2005-06-20 | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178914A JP4701853B2 (ja) | 2005-06-20 | 2005-06-20 | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006351991A JP2006351991A (ja) | 2006-12-28 |
JP4701853B2 true JP4701853B2 (ja) | 2011-06-15 |
Family
ID=37647489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005178914A Expired - Fee Related JP4701853B2 (ja) | 2005-06-20 | 2005-06-20 | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4701853B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014106331A1 (zh) * | 2013-01-05 | 2014-07-10 | 上海卓凯电子科技有限公司 | 具有内埋式电阻的电路板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01171291A (ja) * | 1987-12-26 | 1989-07-06 | Canon Inc | 印刷抵抗基板およびその製造方法 |
JPH0316194A (ja) * | 1989-06-13 | 1991-01-24 | Nec Corp | 厚膜印刷基板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6433903A (en) * | 1987-07-29 | 1989-02-03 | Taiyo Yuden Kk | Manufacture of thick film resistance |
JPH07118409B2 (ja) * | 1987-08-01 | 1995-12-18 | 川崎製鉄株式会社 | 鉄損の極めて低い方向性けい素鋼板 |
-
2005
- 2005-06-20 JP JP2005178914A patent/JP4701853B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01171291A (ja) * | 1987-12-26 | 1989-07-06 | Canon Inc | 印刷抵抗基板およびその製造方法 |
JPH0316194A (ja) * | 1989-06-13 | 1991-01-24 | Nec Corp | 厚膜印刷基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2006351991A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4818888B2 (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
JP4907479B2 (ja) | 抵抗素子を内蔵したプリント配線板の製造法 | |
JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
US20040245210A1 (en) | Method for the manufacture of printed circuit boards with embedded resistors | |
JP2008305988A (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
KR100747020B1 (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
JP4943293B2 (ja) | 抵抗素子を内蔵したプリント配線板の製造方法 | |
JP2002176258A (ja) | プリント配線板の製造方法 | |
JP4639733B2 (ja) | プリント配線板の製造方法 | |
JP4541051B2 (ja) | 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 | |
JP4857547B2 (ja) | 部品を内蔵した多層配線基板の製造方法 | |
JP4433971B2 (ja) | プリント配線板およびその製造方法 | |
JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
JP4552624B2 (ja) | 抵抗体内蔵配線基板及びその製造方法 | |
JP2007088207A (ja) | 抵抗素子を有するプリント配線板およびその製造方法 | |
KR101987359B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2003110214A (ja) | プリント配線基板構造及びその製造方法 | |
JP4661338B2 (ja) | 抵抗体の形成方法 | |
JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP4802575B2 (ja) | 電気回路基板 | |
JP4687072B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP2007066955A (ja) | 配線基板内蔵用抵抗素子およびその製造方法 | |
KR20120026848A (ko) | 연성인쇄회로기판 및 그의 제조 방법 | |
JP2010225990A (ja) | 印刷素子内蔵プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
LAPS | Cancellation because of no payment of annual fees |