JP4943293B2 - 抵抗素子を内蔵したプリント配線板の製造方法 - Google Patents

抵抗素子を内蔵したプリント配線板の製造方法 Download PDF

Info

Publication number
JP4943293B2
JP4943293B2 JP2007277795A JP2007277795A JP4943293B2 JP 4943293 B2 JP4943293 B2 JP 4943293B2 JP 2007277795 A JP2007277795 A JP 2007277795A JP 2007277795 A JP2007277795 A JP 2007277795A JP 4943293 B2 JP4943293 B2 JP 4943293B2
Authority
JP
Japan
Prior art keywords
resistance element
layer
thin film
wiring board
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007277795A
Other languages
English (en)
Other versions
JP2009105323A (ja
Inventor
田 文 彦 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2007277795A priority Critical patent/JP4943293B2/ja
Priority to TW97138728A priority patent/TWI429349B/zh
Priority to CN2008101778984A priority patent/CN101426336B/zh
Publication of JP2009105323A publication Critical patent/JP2009105323A/ja
Application granted granted Critical
Publication of JP4943293B2 publication Critical patent/JP4943293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、抵抗素子を内蔵したプリント配線板の製造方法に関する。
近年、電子部品の実装密度の向上、信号周波数の向上が求められ、電子機器に搭載されるプリント配線板の小型化・高機能化の要求が高まっており、プリント配線板の内層に受動部品を内蔵した、所謂、部品内蔵プリント配線板の必要性が増している。
図3A、図3Bは、従来の抵抗素子内蔵プリント配線板の製造方法を示す断面工程図である(特許文献1参照)。まず、図3A(1)に示すように、ポリイミド等の絶縁基板51の片面に銅箔層52を有する片面銅張積層板53を用意する。ここでの銅箔層52の厚みは、後にカーボンペーストを印刷する時の、印刷膜の厚みバラツキが小さくでき、微細な回路パターンが形成できるため、銅厚は薄い方が良いことから5μm厚のものを用いた。
片面銅張積層板53に対し、フォトファブリケーション手法によるエッチングにより、抵抗の電極52aおよび配線パターン52b を形成する。
次に、抵抗の電極部52aに無電解銀めっき等の貴金属めっきによる表面処理層54を選択的に形成し、配線52bの上には形成しない。これにより、抵抗の電極部は、後に形成するカーボンペーストと電極との間の高温高湿試験への耐性を確保できる。
次いで、電極52aの上に、スクリーン印刷で抵抗となるカーボンペーストとして、シート抵抗値50Ωであるアサヒ化学研究所(株)製のカーボンペーストTU-50-8を印刷し、熱硬化を行うことで抵抗素子55を形成する。この後、必要に応じてフォトソルダーレジスト層を形成し表面処理を施して外形加工を行うことで、抵抗素子を有するプリント配線板56を得る。
図3B(2)および(3)は、上述した印刷時の抵抗の膜厚が印刷方向と電極の配置とにより変化する模式図である。そして、図3B(2)は、印刷方向と同じ方向に電極が配置されている例を示しており、この場合はA-A’断面に示すように、電極間の抵抗ペーストの厚みが薄くなる。
一方、図3B(3)は、印刷方向に対して90度回転した方向に電極が配置されている例を示しており、この場合はB-B’断面に示すように、電極間の抵抗ペーストの厚みは相対的に厚くなる。このことから、印刷時の厚みバラツキを低減するためには、電極の厚みを抑える必要がある。
この特許文献1(段落−参照)等に記載されている低温焼成型の抵抗ペーストを用いた印刷法は、抵抗ペーストのシート抵抗値の選択範囲も広く、形成可能な抵抗値の幅が広い、という特徴がある。
低温焼成型の抵抗ペーストを用いた場合は、スクリーン印刷法により抵抗素子を形成するが、その際に印刷された素子の形状のバラツキによって、高精度な抵抗値の抵抗素子を形成することは困難で、要求される抵抗素子の精度を満足せず抵抗値が低い場合には、レーザ等を用いたトリミングにより抵抗値を高くする調整を行う。
このスクリーン印刷での抵抗素子の形状のバラツキ要因として、抵抗素子を形成する箇所の電極の配置方向と印刷方向とが関係していることが知られている。電極の形状にも依るが、抵抗素子を形成する箇所の電極の厚さ、すなわち配線パターンの厚さが厚いことにより、前述の抵抗素子の厚みのバラツキはさらに大きくなる。
これを解消する方法として、配線パターンの厚さを薄くする方法が挙げられる。配線パターンの厚さを薄くすることによって、形成可能な配線パターンのピッチをより微細にできる、という効果もある。
一方、配線パターンの厚さを薄くすると、配線パターンの抵抗値が上昇するといった問題が発生する。配線パターンの薄膜化によって導体抵抗値が上昇すると、電流を通電した際の発熱量が増加するばかりか、配線パターンが薄いことで放熱性も悪化する。また、抵抗素子に電流を流すことで発熱するが、この熱により抵抗値が変動したり、回路全体が熱により正常に機能しなくなったりする場合もある。
このことから、配線パターンのうち、特に電極部の導体は放熱性を確保できる厚みがあることが好ましい。このため、設計的には、通電電流値を上げることができなかったり、放熱構造等を積極的に取り入れたりする必要があり、全体としてコスト高となる。
一方、近年の高周波化の要求に対しては、抵抗素子内蔵とすることでICと抵抗との距離を近付けることが可能で、寄生リアクタンス等の影響を低減できる、というメリットもある。しかしながら、配線パターンが薄くなり、導体抵抗値が上昇すると、高周波信号を伝送するときの損失が増加する。
一般には、伝送損失は誘電体損失が支配的と考えられているが、数GHzまでの領域では導体損失も無視できないから、抵抗素子内蔵基板において、配線パターンの厚みが厚いことが重要である。
そこで、特許文献2(段落[0018]〜[0020]参照)等に記載されているように、配線パターンを絶縁樹脂に転写することで、絶縁樹脂から露出している配線パターンの厚みを低減しつつ、実質の配線パターン厚を確保することができる。
しかしながら、このような転写による手法は、配線パターンが高アスペクトで微細になるほど絶縁樹脂への転写が困難になるという欠点がある。また、抵抗素子に電流を流すと発熱するが、発熱する抵抗素子に接触している電極の材料に熱伝導の悪い導電性ペーストを用いていることから、放熱性が悪化するという懸念もある。
さらに特許文献3(段落[0002]参照)等には、予め絶縁ベース材に抵抗ペーストを印刷し、その両端に導電性ペーストを印刷し、電極部を形成する手法が記載されている。この手法を用いることで、抵抗ペーストの膜厚は薄く均一に形成することができるが、電極部を導電性ペーストで形成することから、抵抗素子の抵抗値を決定付ける重要なパラメーターである電極間距離が安定しない、という欠点がある。
結局、従来の抵抗素子を内蔵したプリント配線板の製造方法では、抵抗ペーストにて形成する抵抗素子の薄膜化と高アスペクトかつ微細な配線パターンとを両立することは困難である。これらのことから、抵抗素子の厚み低減と高アスペクトかつ微細な配線パターンとを両立した抵抗素子内蔵型プリント配線板を安価にかつ安定的に製造する方法が望まれている。
しかしながら、従来の抵抗素子を内蔵したプリント配線板の製造方法では、抵抗ペーストにて形成する抵抗素子の薄膜化と高アスペクトかつ微細な配線パターンとを両立することは困難である。
本発明は上述の点を考慮してなされたもので、抵抗素子の厚み低減と高アスペクトかつ微細な配線パターンとを両立した抵抗素子内蔵型プリント配線板を安価にかつ安定的に製造する方法を提供することを目的とする。
上記目的達成のため、本発明では、
有機樹脂絶縁層および金属配線層が積層されてなるプリント配線板に抵抗素子を内蔵したプリント配線板の製造方法において、
前記有機樹脂絶縁層の表面に膜状の抵抗素子をカーボンペーストの印刷により形成し、
前記有機樹脂絶縁層における前記抵抗素子が形成された面を覆う金属薄膜であって、ニッケルもしくはクロム単体またはそれらの複層であって最小厚み1μmの膜厚を有する金属薄膜をスパッタおよびめっきを併用して形成し、
前記金属薄膜を給電層として電解めっきを行って前記金属配線層を形成する
ことを特徴とする抵抗素子を内蔵したプリント配線板の製造方法、
を提供するものである。
これらの特徴により、本発明は次のような効果を奏する。
本発明によれば、抵抗素子を有するプリント配線板の製造方法において、電極部等の凹凸のないベース絶縁材に、抵抗素子を印刷形成することから、素子を薄く均一に形成することができる。その後、酸化保護層と給電層とを兼ね備えた金属薄膜を形成してから、電極および配線パターンを形成するため、導体抵抗値は低く、抵抗素子が発熱した際の放熱性にも優れた高密度回路が形成できる。特にセミアディティブ手法であれば、高アスペクトかつ微細な配線パターンを形成できる。
これらのことから、抵抗素子厚の低減と高アスペクトかつ微細な配線パターンを両立した抵抗素子内蔵型プリント配線板を安価にかつ安定的に製造する方法を提供できる。
以下、添付図面を参照して本発明の実施の形態を説明する。
図1は、本発明の実施例1を示す断面工程図であって、まず、図1(1)に示すように、ポリイミド等の絶縁基板1の外部に露出しない一面に、抵抗素子2となるカーボンペーストとして、シート抵抗値50Ωであるアサヒ化学研究所(株)製のカーボンペーストTU-50-8をスクリーン印刷法で印刷した。
スクリーン版仕様としては、メッシュ数400、乳剤厚10μmのものを用いた。この状態では電極部がなく、平坦な場所への印刷となることから、印刷されたカーボンペーストの厚みバラツキが少なく、電極の配置および印刷方向による影響も殆どなかった。
この抵抗素子2を形成するためのカーボンペーストの印刷後に、基板を2mm厚のアルミ板(図示せず)に固定し、遠赤外線リフロー炉により100℃以上、200℃以下で60秒間加熱し、ピーク温度250℃/保持時間10秒で熱硬化させて抵抗素子2を形成した。遠赤外線リフロー炉により抵抗素子2の焼成・熱硬化を行う際には、後の積層工程を含む、一連の製造工程中の最高温度を加えておくと、抵抗素子2の耐熱性が良好となる。
なお、印刷後に、ボックス型の熱風オーブンにて170℃、60分の熱硬化を行うことで抵抗素子2を形成することもできる。抵抗素子2のサイズは、電極2bの間の距離を0.5mmとし、印刷幅が1.0mmのものとした。
また、後に、この工程で形成した抵抗素子2に対して位置合わせを行い、電極を形成するため、実際に抵抗素子2として機能する箇所以外に、例えば基板の端部所定位置に、位置合わせ用のマーク等をカーボンペーストにて同時に形成することもできる。
この抵抗素子2を形成する前に、絶縁基板1(ここでは、ポリイミドフィルム)と抵抗素子2(ここでは、カーボンペースト)との密着性を安定的に高める目的で、プラズマ処理あるいはコロナ処理等の、絶縁基板1にダメージを与えない処理を行うことが好ましい。
次に、図1(2)に示すように、抵抗素子2を形成した面を含む面に、金属薄膜3を形成する。金属薄膜3は、後に形成する電極部との界面の酸化保護層として機能し、かつセミアディティブ手法により配線パターンを形成するときの、電解めっきにおける給電用シード層としても機能する必要があるため、金属薄膜3の材料は配線となる金属との選択エッチングが可能でなければならない。
ここでは、配線パターンを銅で形成することを想定しており、選択エッチング機能を有する金属としてニッケルを選択した。ニッケルのほかクロムも単体で、あるいはそれらの複層で適用できる。金属薄膜3の膜厚としては、無欠陥で形成できる最小厚みとして1μm前後が好ましい。形成手法として、スパッタと(電解あるいは無電解)めっきとを併用して1μm厚程度のめっきを施すと、機能的に問題となるピンホールは発生しない。
この金属薄膜を形成する前に、絶縁基板1(ここでは、ポリイミドフィルム)、抵抗素子2(ここでは、カーボンペースト)と金属薄膜3との密着性を安定的に高める目的で、常温プラズマ処理等の絶縁基板1、抵抗素子2にダメージを与えない処理を行うことが好ましい。
次いで、図1(3)に示すように、所謂、セミアディティブ手法を行うためのめっきレジスト4をフォトファブリケーション手法により形成し、これを用いて電解銅めっきによる配線パターン5を形成する。このときのめっきレジスト4の厚みは、20μm厚のドライフィルムレジストを用い、配線パターン5は15μm厚に形成した。
続いて、図1(4)に示すように、めっきレジスト4(図示せず)を剥離し、金属薄膜(図示せず)をニッケルと銅との選択エッチングの手法により除去した。このエッチング液としては、抵抗素子2の材料および銅に対する腐食性が低く、ニッケルを選択的にエッチングするエッチング液、例えば過酸化水素や硝酸を含むエッチング液を用いることができる。また、抵抗素子2の樹脂としては、アクリル、エポキシ、フェノール等があるが、何れも上記薬液に対する耐性があるから、抵抗素子2をエッチングマスクとして用いることができる。
ここまでの工程で、配線パターン5は、分離されて電気的に独立したものとなる。厚みは15μmあるため、導体抵抗値は低く、抵抗素子2が発熱した際の放熱性も高い。無論、用途に応じてレジストの厚みや銅めっきの厚みを変更することで、導体抵抗値や放熱性を制御することができる。高精度な抵抗値を得るためのレーザトリミングを行う際にも、この実施例1は、抵抗素子2の膜厚が薄く均一なことから、安定的に行うことができる。
この後、必要に応じてソルダーレジスト層の形成、表面処理を施し、外形加工を行うことで抵抗素子を有するプリント配線板6を得る。
図2は、本発明の実施例2の工程を示す断面図である。この実施例2では、図2(1)に示すように、図1(2)で金属薄膜3を形成した後、金属薄膜3の上の全面にパネルめっき層7を形成し、その後、図2(2)に示すように、定法により、サブトラクティブ工法によるエッチング手法にて電極部を含む、配線パターンを形成する。配線パターンの厚みは、パネルめっき層7の厚み制御で変えられるので、所望の厚みにて配線パターンを形成することができる。
さらに、金属薄膜がニッケルのみで構成されている場合には、配線パターンのエッチング時に金属薄膜も除去されるため、工程の簡略化が図れる。さらに、図示しないが、これら両手法とも定法により多層プリント配線板に内蔵することもできる。
本発明の実施例1の工程を示す概念的断面図。 本発明の実施例2の工程を示す概念的断面図。 従来の工法を示す上面図および断面図。 従来の工法を示す上面図および断面図。
符号の説明
1 絶縁基板
2 抵抗素子
3 金属薄膜
4 めっきレジスト
5 配線パターン
6 抵抗素子を有するプリント配線板
7 パネルめっき層
51 絶縁基板
52 銅箔
52a 抵抗の電極
52b 配線パターン
53 片面銅張り積層板
54 表面処理層
55 抵抗素子
56 従来方法による抵抗素子を有するプリント配線板

Claims (3)

  1. 有機樹脂絶縁層および金属配線層が積層されてなるプリント配線板に抵抗素子を内蔵したプリント配線板の製造方法において、
    前記有機樹脂絶縁層の表面に膜状の抵抗素子をカーボンペーストの印刷により形成し、
    前記有機樹脂絶縁層における前記抵抗素子が形成された面を覆う金属薄膜であって、ニッケルもしくはクロム単体またはそれらの複層であって最小厚み1μmの膜厚を有する金属薄膜をスパッタおよびめっきを併用して形成し、
    前記金属薄膜を給電層として電解めっきを行って前記金属配線層を形成する
    ことを特徴とする抵抗素子を内蔵したプリント配線板の製造方法。
  2. 請求項1記載のプリント配線板の製造方法において、
    前記金属薄膜の上にめっきレジストを形成し、
    前記めっきレジストを用い、前記金属薄膜を給電層として電解めっきを行って前記金属配線層にパターンを形成し、
    前記めっきレジストを剥離し、前記金属配線層間の露出した部分の前記金属薄膜を除去して前記抵抗素子に接続された一対の電極および配線パターンを形成する
    ことを特徴とする抵抗素子を内蔵したプリント配線板の製造方法。
  3. 請求項1記載のプリント配線板の製造方法において、
    前記金属薄膜を給電層として電解めっきを行って前記金属配線層を全面に形成し、
    前記前記金属配線層の上にエッチングレジストを形成し、
    前記金属配線層および前記金属薄膜に対しエッチングを行って前記一対の電極および配線パターンを形成する
    ことを特徴とする抵抗素子を内蔵したプリント配線板の製造方法。
JP2007277795A 2007-10-25 2007-10-25 抵抗素子を内蔵したプリント配線板の製造方法 Active JP4943293B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007277795A JP4943293B2 (ja) 2007-10-25 2007-10-25 抵抗素子を内蔵したプリント配線板の製造方法
TW97138728A TWI429349B (zh) 2007-10-25 2008-10-08 A manufacturing method of a printed wiring board incorporating a resistive element
CN2008101778984A CN101426336B (zh) 2007-10-25 2008-10-27 内置了电阻元件的印刷布线板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277795A JP4943293B2 (ja) 2007-10-25 2007-10-25 抵抗素子を内蔵したプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2009105323A JP2009105323A (ja) 2009-05-14
JP4943293B2 true JP4943293B2 (ja) 2012-05-30

Family

ID=40616603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277795A Active JP4943293B2 (ja) 2007-10-25 2007-10-25 抵抗素子を内蔵したプリント配線板の製造方法

Country Status (3)

Country Link
JP (1) JP4943293B2 (ja)
CN (1) CN101426336B (ja)
TW (1) TWI429349B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102573301B (zh) * 2010-12-23 2014-08-27 北大方正集团有限公司 在电路板上制作刻槽的方法及电路板
CN107466157A (zh) * 2017-06-20 2017-12-12 深圳崇达多层线路板有限公司 一种埋阻板及使用该埋阻板制作印制线路板的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079798A (ja) * 1983-10-06 1985-05-07 三洋電機株式会社 樹脂製回路基板
JPS61185995A (ja) * 1985-02-13 1986-08-19 三菱電機株式会社 抵抗体付き回路基板の製法
JPH0680880B2 (ja) * 1988-03-15 1994-10-12 松下電工株式会社 抵抗体付セラミック回路板の製法
JPH0682908B2 (ja) * 1988-06-27 1994-10-19 松下電工株式会社 抵抗体付セラミック回路板の製造方法
JPH0682909B2 (ja) * 1988-06-27 1994-10-19 松下電工株式会社 抵抗体付セラミック回路板の製造方法
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
CN101048036B (zh) * 2006-03-30 2010-05-12 财团法人工业技术研究院 嵌入式薄膜电阻及其制造方法、多层基板

Also Published As

Publication number Publication date
CN101426336A (zh) 2009-05-06
JP2009105323A (ja) 2009-05-14
TW200938019A (en) 2009-09-01
CN101426336B (zh) 2011-07-27
TWI429349B (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
JP4818888B2 (ja) 抵抗素子を内蔵するプリント配線板の製造法
CN102396300B (zh) 多层柔性印刷布线板的制造方法
JP2009111133A (ja) 膜状抵抗素子を内蔵した多層プリント配線板の製造方法
JP4943293B2 (ja) 抵抗素子を内蔵したプリント配線板の製造方法
JP4907479B2 (ja) 抵抗素子を内蔵したプリント配線板の製造法
US20080313887A1 (en) Method of producing printed circuit board incorporating resistance element
JP2007317904A (ja) 抵抗素子及び抵抗素子内蔵配線回路板
JP4701853B2 (ja) 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法
JP2007027238A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法
JP2009152308A (ja) プリント配線板の製造方法
JP2007042716A (ja) 抵抗素子内蔵配線回路板及びその製造方法
JP4885097B2 (ja) 抵抗素子を内蔵したプリント配線板の製造法
KR20070078148A (ko) 저항체 내장형 인쇄회로기판 및 그 제조방법
JP4645212B2 (ja) 配線回路板内蔵抵抗素子
JP4857547B2 (ja) 部品を内蔵した多層配線基板の製造方法
CN116528470A (zh) 具有Hot-Bar设计的线路板及其制作方法
JP2002353584A (ja) 両面実装電子装置、その製造方法、及び電子機器
KR20120026848A (ko) 연성인쇄회로기판 및 그의 제조 방법
JP2003304060A (ja) 両面回路基板の製造法
JP2010225990A (ja) 印刷素子内蔵プリント配線板
JP2003224364A (ja) 多層プリント配線板
JP2006156631A (ja) 抵抗素子付き配線基板及びその製造方法
JP2007066955A (ja) 配線基板内蔵用抵抗素子およびその製造方法
JP2003347739A (ja) 多層回路板及びその製造方法
JP2006165117A (ja) 抵抗素子内蔵基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120229

R150 Certificate of patent or registration of utility model

Ref document number: 4943293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250