CN101048036B - 嵌入式薄膜电阻及其制造方法、多层基板 - Google Patents

Abstract

一种在多层电路板内的电阻结构及其制造方法在此提出介绍。设计时将电阻材料涂布于多层电路板的任一层中，并形成两个对称电极于电阻材料区域的几何中心位置。而两电极各自独立并位于电阻材料区域中，并由电阻材料所完全覆盖，而各有一钻孔分别在电阻电极的中心位置引出后连接至其它任一层金属层上。此电阻结构可同时解决涂布式电阻无法在高频操作时维持稳定阻值，及涂布材料时产生毛边而影响阻值精准度的问题。

Description

嵌入式薄膜电阻及其制造方法、多层基板

技术领域

本发明涉及一种多层电路板内的嵌入式薄膜电阻元件及其制造方法，尤其涉及一种可避免因电阻材料在涂布时所产生的毛边效应，并可提高电阻在高频应用时的稳定性的多层电路板内的嵌入式薄膜电阻元件及其制造方法。

背景技术

电阻元件广泛地被应用在限流、稳压及高频终端阻抗控制等电路中。而一般小型化的电阻元件大部份是由表面安装技术(Surface MountedTechnique，底下简称SMT)工艺来完成焊接。虽然此元件已日趋小型化，但因仍需摆置于多层基板的表面而提高了实体电路的面积及高度。为了能将电阻元件埋藏于电路板内部，近几年已有许多材料的研发单位将涂布式电阻材料开发完成并成功的应用在各种电子电路中。然而，涂布式的电阻常在网印的过程中产生毛边而使阻值漂移，使得制涂布完成的电阻元件，需经过高精密的激光机具或喷砂研磨机来做电阻值的微调，此法不仅制作费时且需额外的设备始可达成。另外，在高频电路所应用的电阻，需有阻值不随频率变化的稳定特性。

一般商用的厚膜电阻(Thick Film Resistor，底下称为TFR)油墨涂布于基板之后，所获得的电阻值因几何结构上的不均匀特性而呈现大约±20％的变异量。为能达到较准确的电阻值，厚膜电阻在烧结完成后的修整工作有以下两种：(1)喷砂研磨修整，(2)激光修整。但上述的电阻修正方式只能针对在基板表面的涂布式电阻做修正工作，且必须付出额外工艺设备及成本才能制做出准确度高的涂布式电阻元件，而在高频应用的各式电阻元件，其电阻值亦会随频率的变动而产生漂移。所以如何改良原始的电阻结构，使之能有较稳定的电阻特性仍有其必要性。

在美国专利第5,990,421号，名称为「Builtin Board Resistors」的专利前案中，批露出一种内建的电阻，请参照图1所示。此专利在于多层电路板16的表面导电层，如图示的上导电层(Top Conductive Plane)22或是下导电层(Bottom Conductive Plane)20，其上定义出共面的电源层(Power Plane)或者是接地层(Ground Plane)，并在此表面涂布电阻材料32以形成电阻元件。在电阻材料的涂布区域的外围为电源层或者是接地层，以形成双电极电阻元件的其中一个电极，在电阻材料的涂布区域内部用一导电孔(Via)28与内层的信号走线26连接而形成双电极电阻元件的另一个电极，在两电极之间用通孔的隔离区域30来隔离。

另外，在美国第5,994,997号名称为「Thick-Film Resistor havingConcentric Terminals and Method Therefor 」的专利前案中，如参照图2A与图2B所示，此专利结构与上一专利(美国专利第5,990,421号专利)相似。图2A为薄膜电阻元件200的上视图，而图2B为薄膜电阻元件200的侧视图。电阻元件的电阻材料层为210，而电阻的电极分别是内电极212与外电极214。内电极212由钻孔216连接至导线220，并经由钻孔222连接至与外电极218的同一介层230上。此专利结构以同心环状电极的电阻结构为主。

另外，美国第6,284,982号名称为「Method and Component for Forming anEmbedded Resistor in a Multi-Layer Printed Circuit 」的专利前案中，如图3A与3B所示。此专利共分两大本体结构，一是由多层印刷电路板(Multi-layerPrinted Circuit Board)结构所组成的内部核心(Inner Core)300，在内部核心(Inner Core)300中有许多引线或接点(lead or connector)310相互连接，并以介质层312相互间隔再以压合结构320成型。而另一本体结构称薄膜基板(FilmSubstrate)，由聚合体薄膜(Polymetric film)330及黏合层(Adhesive layer)340所组成。此薄膜基板330的主要的应用目的是设计出薄膜电阻元件，在区域(area)342中涂布电阻材料344，并用通孔346引出电阻电极，再经由金属层350的走线360导引至任意位置。但在此专利的内容中仅批露在区域(area)342中涂布电阻材料344，并在一端点(one end of said discrete area)用通孔346引出电阻电极，此专利并未说明电阻材料、电阻电极与引出的结构，且此电阻基板只限于上述的薄膜基板330及340的结构上，并无法在多层基板结构中的任意层中使用嵌入式电阻元件。

发明内容

本发明提供一种在多层基板结构中的任意一层中，利用中心引出电极的电阻元件，可避免因电阻材料在涂布时所产生的毛边效应同时提高该电阻在高频应用时的稳定性。

本发明的一实施例中，提出一种嵌入式薄膜电阻，适用于多层电路板。此薄膜电阻包括一电阻材料区域与两电极。此电阻材料区域是利用涂布电阻材料于多层电路板其中的一基板层形成。而两电极各自独立并位于电阻材料区域中，并由电阻材料所完全覆盖，而各有一钻孔分别于电极中心引出后连接至其它任一层金属层上。

本发明的另一实施例中，提出一种嵌入式薄膜电阻制造方法，适用于多层电路板。此方法包括形成两电极于多层电路板的其中一基板层。涂布电阻材料于此基板层中，形成一电阻材料区域，其中此电阻材料完全覆盖此两电极。而后形成至少两个钻孔，分别暴露出此两电极，并填充导电材料于这些钻孔内，以便分别连接多层电路板的其它基板层的任一层金属层上。

上述的嵌入式薄膜电阻或其方法中，其中两电极对称并配置在接近电阻材料区域的几何中心。

上述的嵌入式薄膜电阻或其方法中，其中两电极各有一导电孔(VIA)或使用一全通孔(Through Hole)方式分别在电极的中心位置引出导电通孔后，再连接至其它任一层金属层上。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1是传统的内建电阻剖面示意图。

图2A与2B是传统的薄膜电阻元件的上视图与侧视图。

图3A与3B是说明传统的多层印刷电路板(Multi-layer Printed CircuitBoard)结构示意图。

图4A是说明电阻连接埠之间所形成平面涂布式的电阻结构示意图。

图4B是图4A的平面涂布式的电阻结构的等效电路示意图。

图5A是说明本发明一优选实施例具有薄膜电阻设计的多层电路板结构示意图。

图5B是图5A的具有薄膜电阻设计的多层电路板结构的等效电路示意图。

图5C是图5A所示的双电极薄膜电阻的上视图。

图5D是图5A所示的双电极薄膜电阻的侧视图。

图6是一种具有50欧姆(Ohm)的高频电阻元件结构示意图。

图7是说明本发明一实施例具有薄膜电阻设计结构示意图。

图8是说明图6与图7的两种结构的仿真结果的频率与电阻值的关系图。

【主要元件符号说明】

16：多层电路板

22：上导电层(Top Conductive Plane)

20：下导电层(Bottom Conductive Plane)

32：电阻材料

28：导电孔(Via)

26：信号走线

30：隔离区域

200：薄膜电阻元件

210：电阻材料层

212、214：电极

216：钻孔

220：导线

218：外电极

230：介质层

300：内部核心(Inner Core)

310：引线或接点(lead or connector)

312：介质层

320：压合结构

330：薄膜基板(Film Substrate)

340：黏合层(Adhesive layer)

342：区域(area)

344：电阻材料

346：通孔

350：金属层

360：走线

410、420：电阻连接埠

412、422：电阻焊盘(pad)

Rs、Rn：电阻

Cp1与Cp2：寄生电容

Ls1与Ls2：寄生电感

Rp1与Rp2：寄生电阻

500：多层电路板结构

510～540、610～640、710～740：层

550：双电极薄膜电阻材料

570：激光导电孔(Laser Via)方式

556与558：导电孔(VIA)

562、564、712、714：导电层

552与554：电极

具体实施方式

理想的电阻元件，其电阻公式为R＝ρ*L/A，以此公式来看电阻的阻值与电阻材料的电阻率及电阻长度L成正比，并与电阻结构的截面积A成反比。假设薄膜电阻的电阻材料及其截面积固定的情况下，则元件两电极的电阻变化取决于电流流经电阻材料的长度，然而，在实际应用上的平面涂布式电阻，常因电阻材料周围产生毛边而产生非预期的电阻值变化。如图4A所示，在两个电阻连接埠410与420，分别与电阻焊盘(pad)412与422连接，而中间则是平面涂布式的电阻材料。由于电阻材料周围产生毛边，因此除了原来预定的电阻Rs之外，另外又产生非预期的电阻值，也就是如图所示的电阻Rn，此电阻是由电阻材料周围的毛边所产生。

再者，因过大的电阻焊盘(pad)412与422，因此产生的寄生元件，其等效电路如图4B所示，寄生元件分别为寄生电容Cp1与Cp2、寄生电感Ls1与Ls2、与寄生电阻Rp1与Rp2，使得平面涂布式电阻的应用频率无法达到稳定的高频特性。

本发明提供一种在多层基板结构中的任意一层中，利用中心引出电极的电阻元件，而其电阻电极被电阻材料所包覆，如此元件的架构可避免因电阻材料在涂布时所产生的毛边效应同时提高该电阻在高频应用时的稳定性。

请参照图5A所示，说明本发明一优选实施例具有薄膜电阻设计的多层电路板结构。本发明在多层电路板结构500的任意层510～540中，将双电极薄膜电阻设计成如图所示的结构，在靠近电阻材料的几何中心位置以激光导电孔(Laser Via)或全通孔(Through Hole)引出两个独立的电极而成一个嵌入式双电极电阻结构。以双电极薄膜电阻550为例说明，此以激光导电孔(Laser Via)方式引出独立的电极如标号570所示，两个电极552与554配置在双电极薄膜电阻550的接近几何中心的位置，分别经由导电孔(VIA)556与558连接到另外的导电层562与564。而两个电极552与554除了配置在双电极薄膜电阻550的接近几何中心的位置外，并且也被电阻材料所包覆。而以全通孔(Through Hole)方式引出独立的电极则如标号575所示。

在此所定义的电极552与554配置在接近电阻材料的几何中心，也就是双电极薄膜电阻550结构的几何中心，可以是两电极552与554相距的中心点即为或是接近双电极薄膜电阻550的几何中心，以对称的方式配置。图5C所示的双电极薄膜电阻550的上视图，而图5D所示的双电极薄膜电阻550另一个角度的侧视图，可以清楚得知，电极552与554是由电阻材料所覆盖，而电极552与554则是配置在接近双电极薄膜电阻550的几何中心以对称方式配置，而经由导电孔(VIA)556与558连接到外部。

另外，从图5B所示的双电极薄膜电阻550的等效电路中可知，此两电阻电极552与554被电阻材料所包覆，假设两电极552与554之间的直线路径电阻以Rs表示，而电阻材料周围或毛边所产生的电阻以Rn表示，由于Rn电阻所形成的电流路径较长，故其阻值将远大于电阻Rs，依据电阻的并联效应两电阻电极之间的阻值将以Rs为主，所以此电阻结构可减少电阻材料在涂布时所产生的毛边电阻误差。

从图5B的等效电路所示，两个电阻连接埠562与564之间存在的寄生元件分别为寄生电容Cp1与Cp2、寄生电感Ls1与Ls2、与寄生电阻Rp1与Rp2。然而，由于，本发明实施例提出的电阻电极结构应用在电阻材料的内部，并在电极中心以导电孔(via)引出电极，因此可以得到较小的寄生元件，如图标的寄生电容Cp1与Cp2、以及寄生电感Ls1与Ls2都能有效降低，因此可使平面涂布式电阻的应用频率达到稳定的高频特性。

另外，高频电路中的电阻元件受自身的寄生元件的影响会产生所谓自振频率响应(阻抗的实部与虚部的绝对值相等时的频率)。一般而言，电阻元件的阻值下频率在此自振频率响应之前，故电阻元件的稳定特性严重地受到本身自振频率的限制，而无法使用在高频的应用上。所以，在设计高频应用的电阻元件时必须针对元件的自振频率做最佳的设计。就高频元件的物理特性而言，寄生元件越大者，则高频元件的自振频率越低，故在设计嵌入式电阻时应该要尽量避免设计出过大的寄生电容/电感而产生过低的自振频率。

在本发明实施例的具有薄膜电阻设计的多层电路板结构中，以最小的电阻电极结构应用在电阻材料的内部，并在电极中心以导电孔(via)引出电极以得到较小的寄生元件。要设计不同阻值的时候只需变化电极之间的距离，并不需特别地去改变电极与电阻材料的面积，如此即可得到高自振频率的嵌入式电阻元件。

请参照图6，在本实施例中，提出一种具有50欧姆(Ohm)的高频电阻元件。首先，将涂布式电阻材料的导电率(约29.4S/m)代入高频仿真软件中，而其基板结构如图所示，各结构层610～640的铜厚为0.7mil，电阻材料厚度为2mil。如图所示的Ro4403的材料厚度h为3.2密尔(mil)，介电常数(Dielectric Constant)dk为3.2，而分布常数(Dispersion Factor)df为0.005。由于涂布电阻材料的工艺最小面积为30mil×30mil方型尺寸，若以传统的电阻设计方式在两电极之间涂布一层电阻材料，则由软件所计算出来的50欧姆(Ohm)电阻需宽度W为400mil，长度L为30mil的结构。由于此结构的W较为狭长，使得电阻元件对接地面的寄生电容过大而导致高频的阻值下降。

而本发明实施例的具有薄膜电阻设计的多层电路板结构，如图7所示，此50欧姆(Ohm)阻值的嵌入式薄膜电阻，只需将长度L’设计成印刷电路板(PCB)工艺的最小线距(4mil)即可。在此结构下的宽度W’只需45mil即可完成50欧姆(Ohm)的阻值设计。而此图中可知薄膜电阻的两个电极配置在双电极薄膜电阻750的接近几何中心的位置，再分别经由两个导电孔(VIA)连接到另外一层的导电层。

将图6与图7的两种结构的仿真结果，显示在图8上，可以发现图7的本发明实施例的薄膜电阻设计，所提出的电阻结构在6GHz以内仍无明显阻值下降的情形发生，此频率与电阻值的曲线如标号820所示.但图6的传统电阻结构所仿真的结果可以看出，在频率为4.7GHz时，此电阻(Re[Z])受寄生容抗(Im[Z])的影响而使得阻值明显下降，此频率与电阻值的曲线如标号810所示.如在频率为4.7GHz时，传统电阻结构的寄生容抗(Im[Z])值降低，如标号840的曲线，而本发明的电阻结构的寄生容抗(Im[Z])值并未明显变化如曲线830所示.因此，可以了解本发明的结构除了可以免除电阻材料的毛边缺陷所产生的阻值误差外，由此模拟结果也可发现本结构亦能有效降低寄生元件，进而提高该电阻元件的应用频段.

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种嵌入式薄膜电阻，适用于多层电路板，该薄膜电阻包括：

一电阻材料区域，涂布电阻材料于该多层电路板其中的一基板层中；以及

一第一电极与一第二电极，各自独立并位于该电阻材料区域中，并由该电阻材料所完全覆盖，该第一电极与该第二电极各有一钻孔分别连接至其它任一层金属层上，其中该第一电极与该第二电极配置在接近该电阻材料区域的几何中心。

2.如权利要求1所述的嵌入式薄膜电阻，其中该第一电极与该第二电极对称并配置在该电阻材料区域的几何中心。

3.如权利要求1所述的嵌入式薄膜电阻，其中该第一电极与该第二电极各有一导电孔分别在电阻电极的中心位置引出后连接至该些其它任一层金属层上。

4.如权利要求1所述的嵌入式薄膜电阻，其中该第一电极与该第二电极是使用一全通孔方式在电阻电极的中心位置引出后分别连接至该些其它任一层金属层上。

5.一种多层基板，包括多个基板层，其中所述多个基板层其中之一具有一嵌入式薄膜电阻，该嵌入式薄膜电阻包括：

一电阻材料区域，涂布电阻材料于该基板层中；以及

一第一电极与一第二电极，各自独立并位于该基板层的该电阻材料区域中，并由该电阻材料所完全覆盖，该第一电极与该第二电极各有一钻孔分别在电阻电极的中心位置引出后连接至其它该些基板层的任一层金属层上，其中该第一电极与该第二电极配置在接近该电阻材料区域的几何中心。

6.如权利要求5所述的多层基板，其中该第一电极与该第二电极对称并配置在该电阻材料区域的几何中心。

7.如权利要求5所述的多层基板，其中该第一电极与该第二电极各有一导电孔分别在电阻电极的中心位置引出后连接至其它该些基板层的任一层金属层上。

8.如权利要求5所述的多层基板，其中该第一电极与该第二电极是使用一全通孔方式分别在电阻电极的中心位置引出后连接至其它所述多个基板层的任一层金属层上，而该通孔贯穿该多层基板。

9.一种嵌入式薄膜电阻的制造方法，适用于多层电路板，该方法包括：

形成一第一电极与一第二电极于该多层电路板的其中一基板层；

涂布电阻材料于该基板层中，形成一电阻材料区域，其中该电阻材料完全覆盖该第一电极与第二电极，该第一电极与该第二电极配置在接近该电阻材料区域的几何中心；以及

形成至少两个钻孔，分别暴露出该第一电极与第二电极，并填充导电材料于该些钻孔内，以便分别连接该多层电路板的其它基板层的任一层金属层上。

10.如权利要求9所述的嵌入式薄膜电阻制造方法，其中该第一电极与该第二电极使用一全通孔方式分别连接至其它该些基板层的任一层金属层上，而该通孔贯穿该多层基板。

Images