TWI429349B - A manufacturing method of a printed wiring board incorporating a resistive element - Google Patents
A manufacturing method of a printed wiring board incorporating a resistive element Download PDFInfo
- Publication number
- TWI429349B TWI429349B TW97138728A TW97138728A TWI429349B TW I429349 B TWI429349 B TW I429349B TW 97138728 A TW97138728 A TW 97138728A TW 97138728 A TW97138728 A TW 97138728A TW I429349 B TWI429349 B TW I429349B
- Authority
- TW
- Taiwan
- Prior art keywords
- resistive element
- thin film
- metal thin
- wiring board
- layer
- Prior art date
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本發明係關於一種內藏電阻元件之印刷配線板的製造方法。
近年來,要求電子零件之安裝密度的提升、訊號頻率的提升,並提高搭載在電子機器之印刷配線板的小型化‧高機能化的要求,而增加了將受動零件內藏在印刷配線板內層之所謂零件內藏印刷配線板的必要性。
第3A、3B圖係為顯示習知的電阻元件內藏印刷配線板之製造方法的剖面工程圖(參照專利文獻1)。首先,如第3A(1)圖所示,在聚醯亞胺等絕緣基板51的單面準備具有銅箔層52之單面覆銅層疊板53。在此之銅箔層52厚度係由於可以使在之後印刷碳糊時的印刷膜厚度偏差變小,並且能夠形成細微的電路圖案,因此銅厚度係因為以薄者為佳而使用5μm厚度者。
對於單面覆銅層疊板53,藉由利用感光蝕刻加工手法的蝕刻,形成電阻電極52a及配線圖案52b。
其次,在電阻電極部52a選擇性形成利用無電解銀電鍍等貴金屬電鍍之表面處理層54,並且未形成在配線52b之上。藉此,電阻的電極部係能夠確保對於之後形成的碳糊與電極之間的高溫高濕試驗之耐性。
其次,在電極52a之上利用網版印刷,將片電阻值
50Ω之旭化學研究所(股)製造的碳糊TU-50-8作為構成電阻的碳糊進行印刷,並藉由進行熱硬化形成電阻元件55。之後,因應必要藉由形成焊料阻劑層並施加表面處理再進行外形加工,得到具有電阻元件之印刷配線板56。
第3B(2)及(3)圖係為根據印刷方向及電極配置變化上述印刷時的電阻膜厚之模式圖。再者,第3B(2)圖係顯示在與印刷方向相同的方向配置電極之例子,在該情況下如A-A'剖面所示,使電極間之電阻糊料厚度變薄。
一方面,第3B(3)圖係顯示在對印刷方向旋轉90度的方向配置電極之例子,在該情況下如B-B'剖面所示,電極間的電阻糊料厚度係相對性變厚。由此可知,為了減低印刷時之厚度偏差,必須抑制電極的厚度。
記載於該專利文獻1之使用低溫煅燒型的電阻糊料之印刷法,係有電阻糊料之片電阻值的選擇範圍廣泛,可形成的電阻值之寬幅也廣泛的特徵。
在使用低溫煅燒型的電阻糊料之情況下,雖然是利用網版印刷法形成電阻元件,但是根據在當時所印刷的元件形狀之偏差,要形成高精確度的電阻值之電阻元件係為困難的,在不能滿足被要求的電阻元件之精確度而使電阻值為低的情況下,藉由使用雷射等修整進行提高電阻值的調整。
成為利用該網版印刷之電阻元件的形狀偏差之要因,可以得知與形成電阻元件處之電極配置方向與印刷方向有關。雖然也根據電極形狀,但是由於形成電阻元件處之電
極厚度,也就是配線圖案的厚度為厚,會使前述電阻元件之厚度偏差變得更大。
就消除該點的方法而言可以舉出使配線圖案的厚度變薄之方法。藉由將配線圖案的厚度變薄,也有能夠使可形成的配線圖案之間距更加細微的效果。
一方面,當使配線圖案的厚度變薄時,會發生所謂配線圖案之電阻值上昇的問題。當藉由配線圖案的薄膜化而使導體電阻值上昇時,不僅會增加電流流通時的發熱量,由於配線圖案為薄也使放熱性變差。又藉由使電流流通至電阻元件而發熱,但是也有根據該熱能而使電阻值變動,或是根據該熱能而使電路整體無法正常運作的情況。
由此可知,在配線圖案中尤其是電極部的導體係以具有能夠確保放熱性的厚度為佳。為此,在設計上係無法提升通電電流值,或是必須積極採用放熱構造等,就整體而言成本變高。
一方面,對於近年來高頻化的要求,係藉由電阻元件內藏而能夠使IC與電阻的距離靠近,也有能夠減低寄生電抗等的影響之優點。然而,當配線圖案變薄,使導體電阻值提升時,則會增加傳送高頻訊號時的損失。
一般而言,雖然傳送損失係以介電體損失為支配性考量,但是因為在達到數GHz範圍下也無法無視導體損失,因此在電阻元件內藏基板中,配線圖案的厚度為厚是很重要的。
因此,如專利文獻2等所揭示,藉由將配線圖案轉印
到絕緣樹脂,可以一面減低由絕緣樹脂所露出的配線圖案之厚度,一面確保實質上配線圖案的厚度。
然而,根據這樣的轉印之手法,係有配線圖案越高深寬比且細微的話,對絕緣樹脂的轉印就越困難之缺點。又當將電流流通電阻元件時而發熱,但是因為將熱傳導差的導電性糊料用在與發熱的電阻元件接觸之電極材料,也會有使放熱性變差的擔憂。
進一步在專利文獻3等係記載將電阻糊料預先印刷在絕緣基材,並在其兩端印刷導電性糊料形成電極部的手法。藉由使用該手法,雖然可以電阻糊料的膜厚形成為均勻薄,但是因為利用導電性糊料形成電極部,而有所謂決定電阻元件的電阻值之重要參數,也就是電極間距離不穩定的缺點。
[專利文獻1]日本特開2006-222110號公報
[專利文獻2]日本特開2007-123940號公報
[專利文獻3]日本實開平6-62566號公報
結果,在習知之內藏電阻元件的印刷配線板之製造方法中,要同時達成利用電阻糊料所形成的電阻元件薄膜化與高深寬比且細微的配線圖案為困難的。由此等可以得知,期待以低價又穩定製造可同時達成電阻元件厚度減低與高深寬比且細微的配線圖案之電阻元件內藏型印刷配線
板的方法。
然而,在習知之內藏電阻元件的印刷配線板之製造方法中,要同時達成利用電阻糊料所形成的電阻元件薄膜化與高深寬比且細微的配線圖案為困難的。
本發明係考慮上述觀點而開發出來的,並且以提供低價又穩定製造可同時達成電阻元件厚度減低與高深寬比且細微的配線圖案之電阻元件內藏型印刷配線板的方法為目的。
為了達成上述目的,在本發明中,係針對將電阻元件內藏在層疊有機樹脂絕緣層及金屬配線層而構成的印刷配線板之印刷配線板的製造方法,其特徵為:利用碳糊印刷在前述有機樹脂絕緣層表面形成膜狀的電阻元件;併用濺鍍與電鍍形成覆蓋前述有機樹脂絕緣層中之形成有前述電阻元件的面之金屬薄膜,該金屬薄膜係鎳或鉻單體或彼等的複數層,且具有最小厚度1μm之膜厚者;將前述金屬薄膜作為給電層並進行電解電鍍,而形成前述金屬配線層。
根據此等特徵,本發明係達到以下的效果。
若是根據本發明,在具有電阻元件之印刷配線板的製造方法中,因為在沒有電極部等凹凸的基部絕緣材印刷形成電阻元件,因此可以將元件形成為均勻薄。其後,由於在形成兼具氧化保護層與給電層的金屬薄膜後,再形成電極及配線圖案,因此可以形成導體電阻值為低,且在電阻元件發熱時的放熱性也優之高密度電路。尤其是若是根據半加成手法的話,可以形成高深寬比且細微的配線圖案。
由此等可以得知,本發明能夠提供以低價又穩定製造可同時達成電阻元件厚度減低與高深寬比且細微的配線圖案之電阻元件內藏型印刷配線板的方法。
以下,參照添附圖面說明本發明之實施形態。
第1圖係為顯示本發明之實施例1的剖面工程圖,首先,如第1(1)圖所示,在沒露出於聚醯亞胺等絕緣基板1外部的一面,利用網版印刷法印刷片電阻值50Ω之旭化學研究所(股)製造的碳糊TU-50-8來作為構成電阻元件2的碳糊。
就網版圖樣而言,係使用網目數400,乳劑厚度10μm者。在該狀態下係因為沒有電極部而形成為對平坦場所的印刷,因此使被印刷的碳糊之厚度偏差為少,也幾乎沒有由於電極配置及印刷方向之影響。
在用以形成該電阻元件2的碳糊印刷後,將基板固定在2mm厚度的鋁板(未圖示),利用遠紅外線回流爐在100℃以上、200℃以下加熱60秒,並以尖峰溫度250℃/維持時間10秒使其熱硬化後形成電阻元件2。在利用遠紅外線回流爐進行電阻元件2的煅燒‧熱硬化之際,當增加到包含後續的層疊工程之一連串的製造工程中的最高溫度時,可以使電阻元件2的耐熱性變良好。
又在印刷後,藉由利用箱型熱風烘箱進行170℃、60分鐘的熱硬化也可以成電阻元件2。電阻元件2的尺寸係構成為與電極2b之間的距離為0.5mm,印刷寬幅為1.0mm者。
又,其後由於對利用該工程所形成的電阻元件2進行定位,形成電極,因此在實際上除了作為電阻元件2的機能之外,也可以例如在基板端部的既定位置,利用碳糊同時形成定位用的標記等。
在形成該電阻元件2之前,以穩定提高絕緣基板1(在此係為聚醯亞胺)與電阻元件2(在此係為碳糊)之密接性的目的,進行電漿處理或是電暈處理等之不會損傷絕緣基板1的處理為佳。
其次,如第1(2)圖所示,在包含已形成電阻元件2的面之面,形成金屬薄膜3。金屬薄膜3係由於有作為與之後形成的電極部之界面的氧化保護層之機能,而且也有必須作為利用半加成手法形成配線圖案時之電解電鍍中的給電用籽層之機能,因此金屬薄膜3的材料係必須為能夠達
到與構成配線之金屬的選擇性蝕刻。
在此,假設利用銅形成配線圖案,並選擇鎳作為有選擇性蝕刻機能的金屬。除了鎳以外,鉻亦可以單體或是其等的複數層而適用。就金屬薄膜3的厚度而言,係以1μm前後作為無缺陷又可形成的最小厚度為佳。當併用濺鍍與(電解或是無電解)電鍍而施予1μm厚程度的電鍍作為形成手法時,就不會發生造成機能性問題的針孔。
在形成該金屬薄膜之前,以穩定提高絕緣基板1(在此係為聚醯亞胺)、電阻元件2(在此係為碳糊)與金屬薄膜3之密接性的目的,進行常溫電漿處理等之不會損傷絕緣基板1、電阻元件2的處理為佳。
其次,如第1(3)圖所示,利用感光蝕刻加工手法形成用以進行所謂半加成手法之電鍍阻劑4,並使用其而形成根據電解銅電鍍的配線圖案5。此時之電鍍阻劑4厚度係使用20μm厚的乾膜阻劑,配線圖案5係形成為15μm厚。
接著,如第1(4)圖所示,剝離電鍍阻劑4(未圖示),並利用鎳與銅的選擇性蝕刻手法除去金屬薄膜(未圖示)。就該蝕刻液而言,係可以使用對於電阻元件2的材料及銅之腐蝕性為低,並選擇性蝕刻鎳的蝕刻液,例如包含過氧化氫或硝酸的蝕刻液。又就電阻元件2的樹脂而言,雖然有丙烯、環氧、苯酚等,但是因為任何一者都有對於上述藥液的耐性,因此可以使用電阻元件2作為蝕刻遮罩。
藉由直到目前的工程,配線圖案5係構成為被分離而
電性獨立者。由於厚度為15μm,因此導體電阻值為低,在電阻元件2發熱時的放熱性也高。當然因應用途,藉由變更阻劑的厚度或銅電鍍的厚度,可以控制導體電阻值或放熱性。即使在用以得到高精確度的電阻值之雷射修整時,該實施例1係因為電阻元件2的膜厚為均勻薄,因此能夠穩定進行。
其後,因應必要藉由焊料阻劑層的形成、施予表面處理,並進行外形加工,得到有電阻元件的印刷配線板6。
第2圖係為顯示本發明之實施例2的工程剖面圖。在該實施例2中,係如第2(1)圖所示,利用第1(2)圖形成金屬薄膜3後,在金屬薄膜3上的整面形成全板電鍍層7,其後如第2(2)圖所示,藉由一般的方法,利用根據減去工法之蝕刻手法形成包含電極部之配線圖案。配線圖案的厚度係因為可以利用全板電鍍層7的厚度控制加以改變,因此能夠以期望的厚度形成配線圖案。
進一步,在僅利用鎳構成金屬薄膜之情況下,由於在配線圖案的蝕刻時也除去金屬薄膜,因此可以圖取工程的簡略化。進一步,雖然未圖示,但是此兩者手法都可以利用一般的方法內藏於多層印刷配線板。
1‧‧‧絕緣基板
2‧‧‧電阻元件
3‧‧‧金屬薄膜
4‧‧‧電鍍阻劑
5‧‧‧配線圖案
6‧‧‧具有電阻元件之印刷配線板
7‧‧‧全板電鍍層
51‧‧‧絕緣基板
52‧‧‧銅箔
52a‧‧‧電阻電極
52b‧‧‧配線圖案
53‧‧‧單面覆銅層疊板
54‧‧‧表面處理層
55‧‧‧電阻元件
56‧‧‧根據習知方法之具有電阻元件的印刷配線板
第1圖係為顯示本發明之實施例1工程的概念剖面
圖。
第2圖係為顯示本發明之實施例2工程的概念剖面圖。
第3A圖係為顯示習知工法的前視圖及剖面圖。
第3B圖係為顯示習知工法的前視圖及剖面圖。
1‧‧‧絕緣基板
2‧‧‧電阻元件
3‧‧‧金屬薄膜
4‧‧‧電鍍光阻
5‧‧‧配線圖案
6‧‧‧具有電阻元件之印刷配線板
Claims (3)
- 一種內藏電阻元件的印刷配線板之製造方法,係針對在層疊有機樹脂絕緣層及金屬配線層而構成的印刷配線板,內藏電阻元件之印刷配線板的製造方法,其特徵為:利用碳糊印刷在前述有機樹脂絕緣層表面形成膜狀的電阻元件;併用濺鍍與電鍍形成覆蓋前述有機樹脂絕緣層中之形成有前述電阻元件的面之金屬薄膜,該金屬薄膜係鎳或鉻單體或彼等的複數層,且具有最小厚度1μm之膜厚者;將前述金屬薄膜作為給電層進行電解電鍍形成前述金屬配線層。
- 如申請專利範圍第1項之內藏電阻元件的印刷配線板之製造方法,其中,在前述金屬薄膜上形成電鍍阻劑;使用前述電鍍阻劑,將前述金屬薄膜作為給電層並進行電解電鍍,而在前述金屬配線層形成圖案;剝離前述電鍍阻劑,並除去前述金屬配線層間之露出部份的前述金屬薄膜而形成與前述電阻元件連接之一對電極及配線圖案。
- 如申請專利範圍第1項之內藏電阻元件的印刷配線板之製造方法,其中,將前述金屬薄膜作為給電層進行電解電鍍而全面形成前述金屬配線層; 在前述金屬配線層上形成蝕刻阻劑;對前述金屬配線層及前述金屬薄膜進行蝕刻而形成前述一對電極及配線圖案。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007277795A JP4943293B2 (ja) | 2007-10-25 | 2007-10-25 | 抵抗素子を内蔵したプリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200938019A TW200938019A (en) | 2009-09-01 |
TWI429349B true TWI429349B (zh) | 2014-03-01 |
Family
ID=40616603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97138728A TWI429349B (zh) | 2007-10-25 | 2008-10-08 | A manufacturing method of a printed wiring board incorporating a resistive element |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4943293B2 (zh) |
CN (1) | CN101426336B (zh) |
TW (1) | TWI429349B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102573301B (zh) * | 2010-12-23 | 2014-08-27 | 北大方正集团有限公司 | 在电路板上制作刻槽的方法及电路板 |
CN107466157A (zh) * | 2017-06-20 | 2017-12-12 | 深圳崇达多层线路板有限公司 | 一种埋阻板及使用该埋阻板制作印制线路板的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6079798A (ja) * | 1983-10-06 | 1985-05-07 | 三洋電機株式会社 | 樹脂製回路基板 |
JPS61185995A (ja) * | 1985-02-13 | 1986-08-19 | 三菱電機株式会社 | 抵抗体付き回路基板の製法 |
JPH0680880B2 (ja) * | 1988-03-15 | 1994-10-12 | 松下電工株式会社 | 抵抗体付セラミック回路板の製法 |
JPH0682908B2 (ja) * | 1988-06-27 | 1994-10-19 | 松下電工株式会社 | 抵抗体付セラミック回路板の製造方法 |
JPH0682909B2 (ja) * | 1988-06-27 | 1994-10-19 | 松下電工株式会社 | 抵抗体付セラミック回路板の製造方法 |
JP4069787B2 (ja) * | 2003-04-04 | 2008-04-02 | 株式会社デンソー | 多層基板およびその製造方法 |
CN101048036B (zh) * | 2006-03-30 | 2010-05-12 | 财团法人工业技术研究院 | 嵌入式薄膜电阻及其制造方法、多层基板 |
-
2007
- 2007-10-25 JP JP2007277795A patent/JP4943293B2/ja active Active
-
2008
- 2008-10-08 TW TW97138728A patent/TWI429349B/zh active
- 2008-10-27 CN CN2008101778984A patent/CN101426336B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200938019A (en) | 2009-09-01 |
CN101426336B (zh) | 2011-07-27 |
JP2009105323A (ja) | 2009-05-14 |
CN101426336A (zh) | 2009-05-06 |
JP4943293B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2647267B1 (en) | Method for manufacturing printed circuit board | |
US20100294543A1 (en) | Heat dissipating substrate and method of manufacturing the same | |
CN101188905B (zh) | 内藏电阻元件的印刷电路布线板的制造方法 | |
US20180310417A1 (en) | Circuit board structure and method for forming the same | |
CN114222445B (zh) | 一种电路板制作方法及电路板 | |
TW201939631A (zh) | 配線基板及其製造方法 | |
TWI429349B (zh) | A manufacturing method of a printed wiring board incorporating a resistive element | |
TW200906264A (en) | Method of producing printed circuit board incorporating resistance element | |
US8142597B2 (en) | Method for manufacturing a printed-wiring board having a resistive element | |
JP2001196746A (ja) | プリント配線板およびプリント配線板の製造方法 | |
TW201946074A (zh) | 配線基板之製造方法 | |
JP2009152308A (ja) | プリント配線板の製造方法 | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
JP2004134467A (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
JP2006351991A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
JP2000353726A (ja) | フィルムキャリアの製造方法 | |
JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2007042716A (ja) | 抵抗素子内蔵配線回路板及びその製造方法 | |
JP4645212B2 (ja) | 配線回路板内蔵抵抗素子 | |
JP4857547B2 (ja) | 部品を内蔵した多層配線基板の製造方法 | |
JP4687072B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP3858765B2 (ja) | フィルムキャリアおよびその製造方法 | |
JP2007066955A (ja) | 配線基板内蔵用抵抗素子およびその製造方法 |