JPH0682909B2 - 抵抗体付セラミック回路板の製造方法 - Google Patents

抵抗体付セラミック回路板の製造方法

Info

Publication number
JPH0682909B2
JPH0682909B2 JP63159823A JP15982388A JPH0682909B2 JP H0682909 B2 JPH0682909 B2 JP H0682909B2 JP 63159823 A JP63159823 A JP 63159823A JP 15982388 A JP15982388 A JP 15982388A JP H0682909 B2 JPH0682909 B2 JP H0682909B2
Authority
JP
Japan
Prior art keywords
layer
resistor
metal layer
ceramic substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63159823A
Other languages
English (en)
Other versions
JPH029192A (ja
Inventor
清隆 脇
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63159823A priority Critical patent/JPH0682909B2/ja
Publication of JPH029192A publication Critical patent/JPH029192A/ja
Publication of JPH0682909B2 publication Critical patent/JPH0682909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、抵抗体付セラミック回路板の製造方法に関
し、通常の配線用導体回路とともに抵抗体が形成された
セラミック回路板を製造する方法に関するものである。
〔従来の技術〕
抵抗体を含むセラミック回路板を製造する方法として
は、従来、焼結されたセラミック基板上に導体回路とな
るAg/Pd等を主成分とする貴金属ペーストをスクリーン
印刷等によって印刷するとともに、RuO2を主成分とする
フリット入りの抵抗体ペーストをスクリーン印刷等によ
って印刷し、酸化雰囲気中において焼成することによっ
て、導体回路と抵抗体を同時に形成する方法が一般的で
あった。
しかし、上記方法では、マイグレーションが発生し易
く、また配線抵抗も10〜30mΩ/□と高い。そこで、最
近、上記方法を改良して、マイグレーションの防止や配
線抵抗の低減化とともにペースト材料の低コスト化を図
れる方法として、Cu等を主成分とする卑金属ペーストと
LaB6、SnO2等を主成分とするフリット入りの抵抗体ペー
ストを組み合わせ、両者を窒素雰囲気中で焼成して、導
体回路と抵抗体を同時に形成する方法が盛んになってい
る。
しかし、上記方法でも、導体金属ペーストをスクリーン
印刷しているため100μm以下の微細配線の形成が困難
であるとともに、ペースト中にガラス質を含むためにハ
ンダ付着性が劣り、不良品が出やすく、使用時に故障を
起こし易いという問題がある。また、抵抗体ペーストを
窒素雰囲気中で焼成する必要があり、ペースト材料の完
成度が低いこともあって、従来の空気焼成用抵抗体ペー
ストに比べて、性能的に全ての面で充分に匹敵するとは
言えない。
一方、微細配線回路を形成する方法として、メタライジ
ング法によって、セラミック基板の表面に、ガラス質を
含まない導体金属層を形成し、写真製版技術を用いて回
路を形成する方法が提案されている。しかし、この方法
は、抵抗体ペーストを焼成する際の高温で導体金属層が
酸化されるのを防止するために、不活性あるいは還元性
雰囲気で焼成しなければならないといった制約がある。
また、サブトラクティブ法において、感光性の液状レジ
ストを用いた場合、両面回路板に設けるスルーホール部
の信頼性に劣るという問題もある。
そこで、RuO2を主成分とする空気焼成用抵抗体ペースト
を印刷・焼成して抵抗体層を形成した後、抵抗体層の上
に保護層を形成し、セラミック基板の表面および抵抗体
層の露出部分全体を、強酸によって同時に粗化し、つい
で触媒・活性化処理を行った後、化学めっきまたは化学
めっきと電気めっきを施して導体金属層を形成し、この
導体金属層をパターンエッチングして導体回路を形成す
る方法が提案されており、特開昭61-185995号公報に開
示されている。
また、前記したような各従来技術は、特開昭61-270885
号公報、特開昭61-194794号公報等に開示されている。
また、本願出願人は同様の技術について、特願昭61-357
67号および特願昭63-62347号にて特許出願している。
〔発明が解決しようとする課題〕
ところが、上記した特開昭61-185995号公報に開示の先
行技術では、セラミック基板の表面全体および抵抗体層
の露出部分に、導体回路として必要な厚膜の導体金属層
を形成した後、パターンエッチングして導体金属層の不
用部分を除去するので、作業が面倒な厚膜の導体金属層
のエッチング工程が必要であるとともに、回路部分以外
の不用な導体金属を除去するため、導体金属の無駄が多
くコスト的に高くつく問題がある。またセラミック回路
板にスルーホールを形成しておく場合、エッチング工程
において、スルーホールの一部までエッチングされてし
まい、スルーホールの断線等の不良が発生し易いという
欠点もあった。
さらに、前記先行技術では、セラミック基板と導体回路
あるいは抵抗体層と導体回路との密着力を高めるため
に、セラミック基板および抵抗体層の露出部分を強酸で
粗化しているため、この粗化処理によって抵抗体層が侵
され、抵抗体層の品質性能に悪影響を与えるという問題
もあった。このような問題を起こさないためには、粗化
処理を、抵抗体層の品質性能に影響がない程度に抑えれ
ばよいが、そうすると、導体回路とセラミック基板およ
び抵抗体層との密着力が劣るものとなっていしまう。
そこで、この発明の課題は、上記従来技術において、厚
膜の導体金属層のエッチング工程を不要にするととも
に、両面回路板におけるスルーホール信頼性が高く、微
細配線が可能で配線抵抗が小さく、かつ高精度で高信頼
性の抵抗体層を有する抵抗体付セラミック回路板の製造
方法を提供することにある。
〔課題を解決するための手段〕
上記課題を解決する、この発明のうち、請求項1記載の
発明は、製造過程において以下の工程(1)〜(6)を
含むようにしている。
(1)セラミック基板の表面を粗化する工程。
(2)セラミック基板に抵抗体層を形成し、抵抗体層の
上に保護層を形成する工程。
(3)抵抗体層の露出部分を、セラミック基板表面の粗
化条件よりも弱い粗化条件による抵抗体層に悪影響を与
えない処理方法で粗化する工程。
(4)セラミック基板表面および抵抗体層の露出部分の
全体に薄膜金属層を形成する工程。
(5)薄膜金属層の上に所定の回路パターンに対応する
めっきレジスト層を形成し、めっきレジスト層のない部
分の薄膜金属層に、電解めっきによって導体金属層を形
成する工程。
(6)めっきレジスト層を剥離した後、導体金属層のな
い部分の薄膜金属層をエッチング除去する工程。
請求項2記載の発明は、請求項1記載の発明の実施に際
し、導体回路を構成する金属として、銅,ニッケル,金
のうちの何れかを使用するようにしている。
〔作用〕
請求項1記載の発明によれば、基板表面および抵抗体層
の露出部分全体には、薄膜金属層を形成しておき、この
薄膜金属層の上に形成されためっきレジスト層の形成パ
ターンにしたがって、回路パターンとして必要な個所の
みに、電解めっき法によって、厚膜の導体金属層を形成
するので、従来のような厚膜の導体金属層のエッチング
工程が不要になる。
また、セラミック基板の表面および抵抗体層の露出部分
を粗化処理することで、その上に形成する導体金属層と
の密着力が高くなる。
しかも、抵抗体層の粗化を、セラミック基板の粗化とは
別個に行い、セラミック基板に対しては、充分に粗化が
行える強酸等の強い処理方法を採用し、抵抗体層に対し
ては、抵抗体層の性能に悪影響を与えない、比較的弱い
処理方法で粗化することで、セラミック基板の表面およ
び抵抗体層の何れに対しても適切な粗化処理を行うこと
ができる。
請求項2記載の発明によれば、導体回路を銅,ニッケ
ル,金で構成することによって、導体回路の性能向上を
図ることができる。
〔実施例〕
第1図は、この発明にかかる抵抗体付セラミック回路板
の製造方法の1例を工程流れ図によって示しており、こ
れにしたがって順次説明を加える。また、第2図には、
製造された抵抗体付セラミック回路板の断面構造を示し
ている。
〔工程〕 焼結されたセラミック基板1を用意する。セラミック基
板1の材質は、アルミナ,フォステライト,ステアタイ
ト,ジルコニア,ムライト,コージライト,ジルコン,
チタニア等の酸化物系セラミック材料を主に用いるが、
炭化物系あるいは窒化物系等、任意のセラミック材料を
使用することができる。
〔工程〕 セラミック基板1の表面を粗化処理する。この粗化処理
によって、後工程で形成される導体金属層20および厚膜
導体金属層2と基板表面との密着力(いわゆるアンカー
効果)を向上させることができる。粗化処理の方法は、
セラミック基板1を、例えば、熱リン酸,溶融アルカ
リ,HF等の溶液中に浸漬する方法、あるいは研磨やサン
ドブラスト等によって物理的に粗化する方法等がある
が、その他の粗化処理方法も採用できる。
〔工程〕 セラミック基板1の所定の位置に、抵抗体ペーストをス
クリーン印刷等の手段で、所定のパターンになるように
塗布乾燥させる。その後、セラミック基板1とともに抵
抗体ペーストを焼成して、抵抗体層3を形成する。
抵抗体ペーストは、PdO/Pd/Ag系もしくはRuO2系等の抵
抗成分を、Si,Ca,Al等の酸化物を含むガラスや有機系ビ
ヒクル等と混合してペースト化したもの等、通常の抵抗
体形成用の材料が使用される。抵抗体ペーストの使用に
あたっては、セラミック基板の材料と適合するものを選
択して使用するのが好ましいが、通常、最も安定した特
性を有するRuO2系のものが好適である。
抵抗体ペーストを乾燥および焼成する方法は、通常の抵
抗体形成方法と同様の方法で行われるが、例えば、つぎ
のような条件が一般的である。すなわち、スクリーン印
刷等によってセラミック基板1上に印刷された抵抗体ペ
ーストを、50〜200℃で乾燥させた後、成分中のガラス
フリットが溶融接合する温度、好ましくは500〜1100
℃、より好ましくは600〜950℃の範囲で焼成する。
〔工程〕 抵抗体層3の一部を覆って保護層4を形成する。この保
護層4は、抵抗体層3の耐熱性、耐湿性、耐薬品性等を
向上させ、抵抗値のドリフトを減少させるために形成す
る。保護層4は、後工程で抵抗体層3と薄膜金属層20お
よび導体金属層2とを接続するための部分を除いて、抵
抗体層3の全体を覆うようにする。保護層4としては、
従来の製造方法でも用いられている通常のオーバーコー
トガラスを用いることができるが、このオーバーコート
ガラスの代わりに、感光性ポリイミド、ポリイミド、エ
ポキシ樹脂、トリアジン系材料等から形成された有機系
あるいは無機系物質で、後工程における粗化処理で使用
される酸等に対して耐性のあるものからなる保護層4を
用いることもできる。
保護層4の形成方法は、通常の方法で実施できるが、例
えば、つぎのような条件が一般的である。すなわち、ス
クリーン印刷法を用いて、前記抵抗体層3の一部を除く
全体を覆って、オーバーコート用ガラスペーストを印刷
形成した後、300〜800℃でガラスペーストを焼成するこ
とによって、保護層4を形成する。
〔工程〕 抵抗体層3のうち、保護層4で覆われていない露出部分
を粗化処理する。こうして粗化処理された抵抗体層3の
露出部分の上に薄膜金属層20および導体金属層2を形成
すれば、いわゆるアンカー効果によって、抵抗体層3と
薄膜金属層20等との接続部分の密着性が向上する。粗化
処理する方法は、前記したセラミック基板1の粗化処理
で説明した熱リン酸のような強い粗化作用を有する処理
方法を用いる必要はなく、比較的弱い粗化方法であって
も、抵抗体層3を粗化処理することができる。具体的な
処理方法としては、例えば、リン酸,フッ酸,クロム
酸,硫酸等の酸、あるいはNaOH等のアルカリ溶液を用い
る方法が適用できる。この粗化処理によって、抵抗体層
3の露出部分と同時に、保護層4やセラミック基板1の
表面がある程度粗化されても構わないが、保護層4によ
る抵抗体層3の保護効果や抵抗体層3の性能に悪影響を
与えない程度の粗化処理方法を適用する。
〔工程〕 セラミック基板1の表面および抵抗体層3の露出部分全
体に、薄膜金属層20を形成する。薄膜金属層20として
は、通常の導体回路の材料として用いられている各種の
金属材料が用いられ、化学めっき,蒸着,スパッタリン
グ,イオンプレーティング等の、通常の薄膜形成手段の
なかから選ばれた任意の方法で形成される。
化学めっきの場合には、通常のセンシタイジング−アク
チベーション法を用いて、セラミック基板1表面に金属
パラジウムを析出させて表面を活性化させる。その後、
化学銅めっき浴あるいは化学ニッケルめっき浴等に、前
記活性化されたセラミック基板1を浸漬し、銅あるいは
ニッケル等の薄膜金属層20を形成させる。
蒸着,スパッタリング,イオンプレーティング等の気相
法、あるいはCVD法を用いて薄膜金属層20を形成するこ
ともできる。気相法を用いる場合、第1工程でCrまたは
Tiの金属層を形成し、その上に第2工程として銅または
ニッケル等の金属層を形成させる方法や、400℃程度に
加熱された粗面化済みのセラミック基板1に、上記同様
のCrまたはTiの金属層および銅またはニッケル等の金属
層を順次形成する方法を採用することによって、セラミ
ック基板1と薄膜金属層20との密着力が増大する。
〔工程〕 耐めっき性を有するレジストを、薄膜金属層20の上に塗
布し、乾燥させて、必要とする導体回路の回路パターン
と逆のパターンに、めっきレジスト層を形成する。パタ
ーン状のめっきレジスト層を形成する方法は、スクリー
ン印刷法、あるいは感光性を有する液状レジストを用い
る法、ドライフィルムを用いる方法等、通常の回路形成
におけるレジスト層の形成方法が適用できる。
めっきレジスト層の形成パターンにしたがって、めっき
レジスト層で覆われていない部分の薄膜金属層20の上
に、電解めっき法によって厚膜の導体金属層2を形成す
る。前記した薄膜金属層20の形成手段である化学めっき
法や気相法等では1〜数μm程度の薄い金属層しか形成
することができないので、導体回路として必要な充分な
厚みの導体金属層2を形成するには、この電解めっき法
が必要となる。導電性のある薄膜金属層20の上に電解め
っきを行うので、電解めっきは良好に能率良く行われ
る。
〔工程〕 めっきレジスト層を剥離除去する。剥離液としては、Na
OH,Na2CO3等のアルカリ溶液が挙げられるが、有機溶剤
を用いることもでき、その他通常の剥離液が使用でき
る。剥離方法としては、セラミック基板1を剥離液に浸
漬する方法、あるいは剥離液をセラミック基板1の表面
にスプレーする方法で実施される。
〔工程〕 つぎに、エッチングによって、厚膜の導体金属層2で覆
われていない部分、すなわち導体回路として不要な部分
の薄膜金属層20を除去する。エッチング液としては、過
硫酸ソーダ,塩化第2銅液,過酸化水素系のエッチング
液等が挙げられるが、その他通常のエッチング液を用い
ることができる。このエッチングでは、金属層を0.3〜
3μm程度の厚みで除去できる程度に行うのが、薄膜金
属層20を除去するのに好ましい。このとき、導体回路と
なる厚膜の導体金属層2が同時にエッチングされても、
導体金属層2は充分な厚みがあるので、何ら支障はな
い。逆に、このエッチングによって、導体金属層2の表
面の酸化物が除去され、回路が一層微細化されるので、
このような効果を充分に発揮できる程度にエッチングす
るのが、より好ましい実施条件である。
〔工程〕 つぎに、必要に応じて、導体金属層2が形成されたセラ
ミック基板1を、窒素雰囲気中で加熱処理する。処理温
度は、200〜800℃の範囲で行うのが好ましく、より好ま
しくは400〜700℃の範囲内で実施する。この加熱処理に
よって、薄膜金属層20および導体金属層2とセラミック
基板1の密着力が向上する等の効果があるが、必要がな
ければ行わなくてもよい。処理時間は適宜に設定される
が、例えば1〜100分程度行われる。加熱雰囲気は、真
空中または窒素雰囲気中で行う。なお、必要であれば、
上記加熱雰囲気中に、2〜200ppm程度の微量の酸素を含
んでいてもよい。
〔工程〕 必要に応じて、抵抗体層3のトリミングを行い、所望の
抵抗値に調整する。トリミングの方法は通常の抵抗体付
回路板と同様の方法が用いられ、例えば、アブレッシブ
トリミング,レーザートリミング等の方法がある。その
中でも、高速処理が行え、高性能なレーザートリミング
が、この発明の実施にとって、最も好ましいものであ
る。
以上のような各工程を経て、第2図に示すような、抵抗
体付セラミック回路板が製造され、導体回路としては、
薄膜金属層20と厚膜の導体金属層2とが積層された構造
になっている。
上記実施例において、薄膜金属層20および導体金属層2
からなる導体回路を構成する金属として、配線抵抗が小
さく安価な銅,ニッケル等の卑金属導体を使用すること
によって、線幅、線間30μmという微細パターンの導体
回路を安価に形成することができる。また、金を使用す
れば、マイグレーションの心配がなく、はんだ付け性等
が良好になる。
RuO2系等の空気焼成用抵抗体ペーストを使用すれば、窒
素焼成用抵抗体ペーストに比べて、高精度で高信頼性の
抵抗体層3を形成することができ、例えば、回路定数に
対する抵抗特性が±2%以内という、極めて高精度な抵
抗体層3を備えたセラミック回路板を製造することがで
きる。
つぎに、この発明にかかる抵抗体付セラミック回路板の
製造方法を実際に適用した具体的実施例について説明す
る。
−実施例1− 焼結セラミック基板1として、96%アルミナ基板(4″
×4″×0.635mm)を用い、このセラミック基板1にレ
ーザーで200μmφのスルーホール用孔をあけた。この
基板1を熱リン酸に浸漬して、基板表面およびスルーホ
ール用孔の内壁面を均一に粗化した。粗化によって、表
面粗さが最大粗さ2〜3μmになった。粗化処理の後、
充分に洗浄して乾燥させた。乾燥後、セラミック基板1
の上にRuO2系の抵抗体ペーストをスクリーン印刷し、乾
燥後、空気中850℃で焼成して抵抗体層3を形成した。
このあと、抵抗体層3のうち、導体回路との接続部分と
なる一部を除いて全体を覆うように、オーバーコート用
ガラスペーストをスクリーン印刷し、乾燥させた後、空
気中600℃の条件で焼成して保護層4を形成した。
つぎに、抵抗体層3の露出部分に対して、5%のフッ酸
溶液を用いて粗化処理を行い、その後充分に水洗および
乾燥させた。セラミック基板1を、センシタイジングお
よびアクチベーション用の処理液に順次浸漬し、セラミ
ック基板1の表面および抵抗体層3の露出部分全体に、
パラジウムの核付けを行った。セラミック基板1を市販
の化学銅めっき液に浸漬し、約1μmの銅層からなる薄
膜金属層20を形成した。
セラミック基板1の両面に形成された薄膜金属層20の上
に、耐めっき性を有する感光性の液状レジストを塗布
し、写真製版技術を用いて、必要とする回路パターンと
は逆のパターンのめっきレジスト層を形成した。その
後、電気硫酸銅めっきを行って、10μmの銅層からなる
厚膜の導体金属層2を形成した。
セラミック基板1を5%のNaOH溶液中に浸漬することに
よって、めっきレジスト層を剥離した。セラミック基板
1の表面に露出した薄膜金属層20および厚膜導体金属層
2に対して、塩化第2銅を用いて、1〜2μm程度のク
イックエッチングを施して、不要な薄膜金属層20を除去
した。その結果、線幅、線間50μmの導体回路が得ら
れ、スルーホール部の断線等の不良は見られなかった。
つぎに、製造されたセラミック回路板に対して、50ppm
の酸素を含む窒素雰囲気中で600℃の加熱処理を行っ
た。
上記のようにして製造された抵抗体付セラミック回路板
は、銅層からなる薄膜金属層20および導体金属層2が抵
抗体層3と強固に接着しているとともに、薄膜金属層20
および導体金属層2のセラミック基板1に対する密着力
は2.0〜3.0kg/mm2と、極めて高い値を示した。また、抵
抗体層3の回路定数に対する抵抗特性を測定したとこ
ろ、±2%以内で高精度な値を示した。その後、抵抗体
層3の抵抗値が所望の値になるように、レーザートリマ
ーでトリミング調整することによって、第2図に示すよ
うな、スルーホール5を備えた抵抗体付セラミック両面
回路板が製造できた。
このようにして製造された両面回路板は、従来のペース
ト法によるスルーホールに比べて、スルーホールの信頼
性が高く、厚膜の導体金属層のエッチング工程を用いる
ことなく微細回路が形成でき、配線抵抗も小さくなっ
た。また、抵抗体層も高精度で信頼性も良好であった。
−実施例2− 焼結セラミック基板1として、92%アルミナ基板を用
い、熱リン酸に浸漬することによって、表面を最大粗さ
2μm程度に粗化処理した後、充分に洗浄して乾燥させ
た。乾燥後、セラミック基板1の上に、RuO2系の抵抗体
ペーストをスクリーン印刷し、乾燥させた後、空気中90
0℃の条件で焼成して抵抗体層3を形成した。このあ
と、抵抗体層3の所定部分を覆うように、オーバーコー
ト用ガラスペーストをスクリーン印刷し、乾燥させた
後、空気中600℃の条件で焼成して保護層4を形成し
た。さらに、抵抗体層3の露出部分を、10%のクロム酸
溶液を用いて粗化し、充分に水洗・乾燥した。
セラミック基板1の表面および抵抗体層3の露出部分の
全体に、化学めっきによって、厚み0.8〜1.2μmの銅層
からなる薄膜金属層20を形成した。この薄膜金属層20の
上に、耐めっき性を有するドライフィルムをラミネート
し、写真製版技術を用いて所定パターンのめっきレジス
ト層を形成した。その後、めっきレジスト層のない部分
に、電解めっきによって、厚み13μmの銅層からなる厚
膜の導体金属層2を形成した。ドライフィルムからなる
めっきレジスト層を、4%のKOH溶液を用いてスプレー
法で剥離した。薄膜金属層20および導体金属層2の表面
に、過硫酸ソーダによって、2〜3μm程度のクイック
エッチングを施した結果、線幅、線間50μmの導体回路
が形成された。
その結果、得られた抵抗体付セラミック回路板は、抵抗
体層3の回路定数に対する抵抗特性が±2%以内で高精
度であった。このあと、抵抗体層をレーザートリマーで
トリミングして、所定の抵抗値に調整することによっ
て、抵抗体付セラミック回路板の製造が完了した。
−実施例3− 焼結セラミック基板1として、99%アルミナ基板を用
い、この基板の表面をフッ酸を用いて、最大粗さ1〜2
μmに粗化処理した後、充分に洗浄した乾燥させた。乾
燥したセラミック基板1の上にRuO2系の抵抗体ペースト
をスクリーン印刷し、乾燥させた後、空気中850℃で焼
成して抵抗体層3を形成した。抵抗体層3の所定部分を
覆うように、オーバーコート用ガラスペーストをスクリ
ーン印刷し、乾燥させた後、空気中600℃で焼成して保
護層4を形成した。
つぎに、抵抗体層3の露出部分を10%の硫酸溶液を用い
て粗化し、充分に水洗・乾燥した後、スパッタリング法
によって、銅層からなる薄膜金属層20を形成した。この
薄膜金属層20の上に、耐めっき性を有する感光性の液状
レジストを塗布し、写真製版技術を用いて、所定パター
ンのめっきレジスト層を形成した。めっきレジスト層の
パターンにしたがって、電解めっき法で、厚み12μmの
厚膜の導体金属層2を形成した。その後、セラミック基
板1を20%のNaCO3溶液中に浸漬して、めっきレジスト
層を剥離した。
セラミック基板1上の薄膜金属層20および導体金属層2
に対して、塩化第2鉄を用いて、1.5〜2.5μm程度のク
イックエッチングを施し、線幅、線間50μmの導体回路
を得た。その後、70ppmの酸素を含む窒素雰囲気中にお
いて600℃で加熱処理を行った。
その結果、得られた抵抗体付セラミック回路板は、銅層
からなる薄膜金属層20および導体金属層2と抵抗体層3
との接続部分は強固に接着しており、銅層と基板との密
着力は2.0〜3.0kg/mm2と、極めて高い値を示した。ま
た、抵抗体層3の回路定数に対する抵抗特性を測定した
ところ、±2%以内で高精度な値を示した。その後、抵
抗体層3の抵抗値が所望の値になるように、レーザート
リマーでトリミング調整した。
−実施例4− 焼結窒化アルミ基板(2″×2″×0.635mm)を用い、
めっきレジストの剥離液として塩化メチレンを用いた以
外は、実施例1と同様の工程で抵抗体付セラミック回路
板を製造した。その結果、得られたセラミック回路板の
抵抗体層3の抵抗値のバラツキは、実施例1と同様の優
れた特性を有するものであった。
−実施例5− 焼結セラミック基板として、99%アルミナ基板を用い、
抵抗体ペーストをセラミック基板上に直接描画して所定
形状に形成した以外は、実施例2と同様の工程で、抵抗
体付セラミック回路板を製造した。その結果、得られた
セラミック回路板の抵抗体層3の抵抗値のバラツキは、
実施例2と同様の優れた特性を有するものであった。
−比較例1− この比較例は、抵抗体層を、セラミック基板表面と同時
に、セラミック基板に適した強い粗化条件で粗化した場
合である。
下記相違点以外は、実施例1と同様の条件で実施した。
熱リン酸によるセラミック基板表面の粗化は行わなか
った。
抵抗体層の露出部分を、セラミック基板表面ととも
に、12%フッ酸溶液(30℃、15分)で粗化した。
その結果、セラミック基板表面は良好に粗化され、薄膜
金属層および厚膜金属層の形成も良好に行えた。こうし
て形成された銅導体層のセラミック基板に対する密着力
を測定したところ、1.5〜2.5kg/mm2と、比較的高い値を
示した。
しかし、粗化処理によって、抵抗体層の露出部分でガラ
ス成分が侵され損傷を受けた。その結果、導体と抵抗体
層との電気的接続がうまく行われず、抵抗体付セラミッ
ク回路板としては、十分な性能が発揮できなかった。
−比較例2− この比較例は、抵抗体層とともにセラミック基板表面
を、抵抗体層に適した弱い粗化条件で粗化した場合であ
る。
下記相違点以外は、実施例1と同様の条件で実施した。
熱リン酸によるセラミック基板表面の粗化は行わなか
った。
その結果、抵抗体層の露出部分は良好に粗化され、銅導
体層との電気的な接続も良好に行えた。
しかし、セラミック基板表面の粗化が不十分になったた
め、化学めっき法による薄膜金属層の形成の際に、セラ
ミック基板と薄膜金属層の密着不良が原因と考えられる
「ふくれ」が多数発生した。したがって、抵抗体付セラ
ミック回路板としては、十分な性能が発揮できなかっ
た。
〔発明の効果〕
以上に述べた、この発明にかかる抵抗体付セラミック回
路板の製造方法のうち、請求項1記載の発明によれば、
抵抗体層および保護層が形成されたセラミック基板の表
面および抵抗体層の露出部分全体に薄膜金属層を形成し
た後、所定の回路パターンに対応するめっきレジスト層
を形成し、このめっきレジスト層のパターンにしたがっ
て、電解めっき法で厚膜の導体金属層を形成するので、
従来の製造方法のように、厚膜の導体金属層をエッチン
グする面倒な工程が不要になる。厚膜の導体金属は回路
形成に必要なところのみに形成するので、無駄がなく材
料コストが安くなる。なお、この発明においても、薄膜
金属層については、回路パターンにしたがってエッチン
グしているが、薄膜金属層は厚膜の導体金属層に比べて
はるかに薄いものであるから、エッチングの手間はそれ
ほどかからず、除去される無駄な金属材料も極めて少な
い。
また、厚膜の導体金属のエッチングを行わないので、ス
ルーホールを設けたときに、スルーホールの一部がエッ
チングされて断線等の不良を生じるという心配がなく、
スルーホールの信頼性が高くなる。
しかも、導体金属ペーストの焼成によって導体回路を製
造する方法等に比べ、微細回路が形成でき、低抵抗の導
体金属を用いることができるので配線抵抗が低くなり、
抵抗体層として高性能なものを使用できるので、高精度
で高信頼性を有する抵抗体層を備えたセラミック回路板
を提供することができる。
さらに、抵抗体層を形成する前に、セラミック基板を通
常の強い粗化処理方法で粗化しておき、抵抗体層の露出
部分については、抵抗体層に悪影響を与えないような、
比較的弱い処理方法で粗化することによって、抵抗体層
の性能を低下させることなく、セラミック基板と導体回
路との密着力を高めることが可能になり、抵抗体付セラ
ミック回路板の性能向上に大きく貢献できることにな
る。
請求項2記載の発明によれば、請求項1記載の上記効果
に加え、回路パターンを形成する導体金属として、銅ま
たはニッケルのような卑金属を用いることによって、材
料コストを削減できるとともに配線抵抗を低くでき、ま
た、金を用いることによって、マイグレーションの心配
がなくなるとともに、はんだ付け性等が良好になる。
【図面の簡単な説明】
第1図はこの発明の実施例を示す工程流れ図、第2図は
製造された抵抗体付セラミック回路板の断面図である。 1…セラミック基板、2…導体金属層、20…薄膜金属
層、3…抵抗体層、4…保護層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−95396(JP,A) 特開 昭61−185995(JP,A) 特開 昭63−124596(JP,A) 特開 昭55−86183(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】セラミック基板に導体回路とともに抵抗体
    が形成されたセラミック回路板を製造する方法であっ
    て、以下の工程(1)〜(6)を含むことを特徴とする
    抵抗体付セラミック回路板の製法。 (1)セラミック基板の表面を粗化する工程。 (2)セラミック基板に抵抗体層を形成し、抵抗体層の
    上に保護層を形成する工程。 (3)抵抗体層の露出部分を、セラミック基板表面の粗
    化条件よりも弱い粗化条件による抵抗体層に悪影響を与
    えない処理方法で粗化する工程。 (4)セラミック基板表面および抵抗体層の露出部分の
    全体に薄膜金属層を形成する工程。 (5)薄膜金属層の上に所定の回路パターンに対応する
    めっきレジスト層を形成し、めっきレジスト層のない部
    分の薄膜金属層に、電解めっきによって導体金属層を形
    成する工程。 (6)めっきレジスト層を剥離した後、導体金属層のな
    い部分の薄膜金属層をエッチング除去する工程。
  2. 【請求項2】導体回路を形成する金属が、銅,ニッケ
    ル,金のうちの何れかである請求項1記載の抵抗体付セ
    ラミック回路板の製造方法。
JP63159823A 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法 Expired - Fee Related JPH0682909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63159823A JPH0682909B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63159823A JPH0682909B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Publications (2)

Publication Number Publication Date
JPH029192A JPH029192A (ja) 1990-01-12
JPH0682909B2 true JPH0682909B2 (ja) 1994-10-19

Family

ID=15702031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63159823A Expired - Fee Related JPH0682909B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH0682909B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4943293B2 (ja) * 2007-10-25 2012-05-30 日本メクトロン株式会社 抵抗素子を内蔵したプリント配線板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586183A (en) * 1978-12-22 1980-06-28 Tokyo Shibaura Electric Co Substrate
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS61185995A (ja) * 1985-02-13 1986-08-19 三菱電機株式会社 抵抗体付き回路基板の製法
JPS63124596A (ja) * 1986-11-14 1988-05-28 株式会社東芝 回路基板

Also Published As

Publication number Publication date
JPH029192A (ja) 1990-01-12

Similar Documents

Publication Publication Date Title
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
US4963389A (en) Method for producing hybrid integrated circuit substrate
JPH0682909B2 (ja) 抵抗体付セラミック回路板の製造方法
JPH0682908B2 (ja) 抵抗体付セラミック回路板の製造方法
JPS61185995A (ja) 抵抗体付き回路基板の製法
JPH114056A (ja) 印刷抵抗プリント配線板及びその製作方法
JPH0680880B2 (ja) 抵抗体付セラミック回路板の製法
JPH0632358B2 (ja) 抵抗体付セラミック回路板の製造方法
JPH07297513A (ja) 抵抗体付きセラミックプリント配線板及びその製造方法
US4898805A (en) Method for fabricating hybrid integrated circuit
JP4328134B2 (ja) プリント配線基板の製造方法
JPH08153954A (ja) セラミックプリント配線板の製造方法
JP2514020B2 (ja) 配線基板
JPS6352796B2 (ja)
JPH04357895A (ja) セラミック配線板の製造法
JPH01173778A (ja) 低抗体付きプリント配線板の製造方法
JPH0754770B2 (ja) セラミツク配線基板の製法
JPH0891969A (ja) セラミック基材へのNiメタライズ法
JPH0661619A (ja) 回路基板の製造方法
JPH01262691A (ja) セラミック・プリント配線板の製造方法
JPH03205892A (ja) セラミックプリント配線板およびその製造方法
JPH01303790A (ja) セラミックプリント配線板およびその製造方法
JPS63275196A (ja) 回路基板の製造方法
JPH0228392A (ja) セラミックプリント配線板
JPH07297514A (ja) 抵抗体付セラミック回路板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees