CN107466157A - 一种埋阻板及使用该埋阻板制作印制线路板的方法 - Google Patents

一种埋阻板及使用该埋阻板制作印制线路板的方法 Download PDF

Info

Publication number
CN107466157A
CN107466157A CN201710470386.6A CN201710470386A CN107466157A CN 107466157 A CN107466157 A CN 107466157A CN 201710470386 A CN201710470386 A CN 201710470386A CN 107466157 A CN107466157 A CN 107466157A
Authority
CN
China
Prior art keywords
baffle
wall
wiring board
resistor disc
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710470386.6A
Other languages
English (en)
Inventor
叶国俊
陈来春
周文涛
杨润伍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Shenzhen Suntak Multilayer PCB Co Ltd
Priority to CN201710470386.6A priority Critical patent/CN107466157A/zh
Publication of CN107466157A publication Critical patent/CN107466157A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种埋阻板,包括铜箔、多个电阻片以及绝缘介质层;多个所述电阻片均设于所述绝缘介质层的上表面并嵌入所述绝缘介质层,所述电阻片的上端与所述绝缘介质层的上端齐平,所述铜箔设置于所述绝缘介质层的上表面并与所述电阻片接触;还公开了一种使用该埋阻板制作印制线路板的方法。本发明通过该埋阻板能够减少后期制作印制线路板时的工艺流程,提高线路板的生产效率并减少了生产成本,且通过优化工艺流程减少出现电阻值不准的问题。

Description

一种埋阻板及使用该埋阻板制作印制线路板的方法
技术领域
本发明涉及印制线路板生产技术领域,尤其涉及一种埋阻板及使用该埋阻板制作印制线路板的方法。
背景技术
传统的PCB埋阻工艺中的电阻层是一整块平面,利用电阻层和铜箔的化学特性不一样,进行两次蚀刻,第一次蚀掉铜箔和电阻层,第二次只蚀掉铜箔,需要两次蚀刻使制作线路板的流程比较繁琐,导致线路板的生产效率低和生产成本高;因为电阻材料的电阻率远高于铜箔,在电阻材料与铜箔相覆盖接触的部分,会被铜箔短路掉,所以只有露出的电阻材料会参与信号的传输。
上述工艺流程还有以下两个缺陷,最终导致电阻值不准:
(1)对铜箔来说,两次蚀刻会造成延电流方向的铜箔只经过第一次侧蚀,而垂直于电流方向的铜箔则经过第一次侧蚀和第二次侧蚀,两次化学过程不同,侧蚀量不好管控,容易导致尺寸误差大;
(2)经过第二次蚀刻后,使垂直于电流方向的铜箔经过第一次侧蚀和第二次侧蚀,导致最终图形中铜箔的宽度小于电阻材料的宽度,电阻材料中的电流分布产生畸变,并非均匀的电流分布。
发明内容
本发明针对现有的埋阻印制线路板的制作方法因流程繁琐造成生产效率低和工艺缺陷造成电阻值不准的问题,提供一种埋阻板及使用该埋阻板制作印制线路板的方法,该埋阻板能够减少后期制作印制线路板时的工艺流程,提高线路板的生产效率并减少了生产成本,且通过优化工艺流程减少出现电阻值不准的问题。
为了解决上述技术问题,本发明提供了一种埋阻板,包括铜箔、多个电阻片以及绝缘介质层;多个所述电阻片均设于所述绝缘介质层的上表面并嵌入所述绝缘介质层,所述电阻片的上端与所述绝缘介质层的上端齐平,所述铜箔设置于所述绝缘介质层的上表面并与所述电阻片接触。
优选地,多个所述电阻片呈网格化分布于所述绝缘介质层上表面。
优选地,所述电阻片是薄膜电阻。
一种基于上述的埋阻板制作印制线路板的方法,包括以下步骤:
S1、在埋阻板的铜箔上贴膜;
S2、根据设计要求,制作仅含线路图形的菲林负片,并在线路图形中对应所需的电阻片处开窗,所述开窗的大小根据所需阻值来确定;
S3、将所述菲林负片覆盖在膜上并与膜进行对位,依次通过曝光和显影的工序,最终显影掉非线路图形和开窗处的膜;
S4、通过蚀刻工序蚀刻掉非线路图形和开窗处的铜箔,最终蚀刻出线路,而被蚀刻掉开窗处铜箔的线路通过电阻片相连;
S5、然后依次经过后工序处理,制得印制线路板。
优选地,线路图形中在所述开窗处两端的图形要预大,从而使线路中与电阻片相连处的宽度大于电阻片的宽度。
优选地,可通过改变线路图形中开窗的大小,从而改变接入线路的有效电阻片大小来调节电阻值大小。
优选地,还可在线路中通过以串联和/或并联的方式接入多块电阻片来调节电阻值的大小。
与现有技术相比,本发明的有益效果是:
本发明通过设计一种全新的埋阻板结构,其中的多个电阻片通过网格化分布的方式镶嵌于绝缘介质层上,且多个电阻片之间通过绝缘介质层相互隔开,电阻片的表面与绝缘介质层的表面齐平并与设于绝缘介质层表面上的铜箔接触;其中的电阻片可根据实际需要设计成各种形状和大小,在绝缘介质层上的分布也可以进行各种变化;因为电阻片是通过嵌入的方式设于绝缘介质层上的,在后期制作印制线路板过程中不需要蚀刻电阻层的步骤,直接通过一次蚀刻将内层线路蚀刻出来并蚀刻掉开窗处的铜箔,且开窗处两端的内层线路通过电阻片连接,从而减少了制作印制线路板时的工艺流程,提高线路板的生产效率并减少了生产成本;而且开窗处两端的内层线路比电阻片的宽度大,这样内层线路中的电流进入电阻片时可以更均匀的分布于电阻片,使电阻值更准;本发明可以通过改变开窗的大小进而改变开窗两端内层线路之间的间隙大小来调节电阻值的大小,还可通过在内层线路中串联和/或并联多块电阻片来调节电阻值的大小。
附图说明
图1为实施例中埋阻板的示意图;
图2为实施例中电阻片在绝缘介质层的其中一种分布结构图;
图3为实施例中电阻片在绝缘介质层的另一种分布结构图;
图4为实施例中电阻片在绝缘介质层的又一种分布结构图;
图5为实施例中调节电阻值大小的示意图。
具体实施方式
为了更充分的理解本发明的技术内容,下面结合附图和具体实施例对本发明的技术方案作进一步介绍和说明。
实施例1
如图1所示,本实施例提供一种埋阻板,包括铜箔3、多个电阻片2以及绝缘介质层1;多个电阻片2均设于绝缘介质层1的上表面并嵌入绝缘介质层1中,电阻片2的上端与绝缘介质层1的上端齐平,铜箔3设置于绝缘介质层1的上表面并与电阻片2接触。
其中,电阻片2是薄膜电阻;铜箔3的大小与绝缘介质层1的大小相同。
其中,电阻片2呈网格化分布于绝缘介质层1上表面,电阻片2的形状可以是正方形或长方形,电阻片2的形状及其在绝缘介质层1上的分布方式还可根据实际需要(比如阻值的大小)进行任意更改变化,如图2至图4为其中的三种电阻片的形状及其在绝缘介质层上的分布方式,上述的形状与分布方式还可以有各种各样,并不限定于此。
一种基于上述的埋阻板制作印制线路板的方法,包括以下步骤:
(1)制作具有内层线路的埋阻板:
S1、按拼板尺寸520mm×620mm开出埋阻板,埋阻板厚度0.5mmH/H;
S2、用垂直涂布机在埋阻板的铜箔上贴干膜或湿膜;
S3、根据设计要求,制作仅含内层线路图形的菲林负片,并在内层线路图形中对应所需的电阻片处开窗,开窗的大小和数量根据所需阻值来确定,且内层线路图形中在开窗处两端的图形要预大;
S4、将所述菲林负片覆盖在干膜或湿膜上并与干膜或湿膜进行对位,采用全自动曝光机,依次通过曝光和显影的工序,最终显影掉非内层线路图形和开窗处的干膜或湿膜;
S5、通过蚀刻工序蚀刻掉非内层线路图形和开窗处的铜箔,最终蚀刻出内层线路,而开窗处两端的内层线路通过电阻片相连,然后检查内层线路的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。
其中,内层线路中与电阻片相连的两端宽度大于电阻片的宽度,这样内层线路中的电流进入电阻片时可以更均匀的分布于电阻片,使电阻值更准,虽然铜箔预大会导致电流在铜箔内分布不均匀程度增加,但是与薄膜电阻材料相比,铜箔的电阻率极小,所以铜箔内电流分布不均匀带来的电阻值变化可以忽略。
其中,如图5所示,可以通过调节开窗的大小,从而改变开窗两端内层线路之间的间隙d大小来调节电阻值的大小,间隙越小,内层线路中接入的有效电阻片越小,而电阻值也会越小;还可通过在内层线路中串联和/或并联(串联a、并联b、混联c)多块电阻片来调节电阻值的大小。
(2)根据现有技术,将具有内层线路的埋阻板依次经过压合→钻孔→沉铜→全板电镀→制作外层线路→制作阻焊层→丝印字符→表面处理→成型,制得印制线路板;具体如下:
a、压合:棕化速度按照底铜铜厚棕化,将埋阻板、半固化片和铜箔按要求叠板后,根据板料的特性选用适当的层压条件进行压合,形成生产板。
b、钻孔:利用钻孔资料进行钻孔加工。
c、沉铜:使生产板上的孔金属化,背光测试10级,孔中的沉铜厚度为0.5μm。
d、全板电镀:以1.8ASD的电流密度全板电镀20min。
e、制作外层线路(正片工艺):采用全自动曝光机和正片线路菲林,以5-7格曝光尺(21格曝光尺)完成外层线路曝光,经显影,在生产板上形成外层线路图形;然后在生产板上分别镀铜和镀锡,镀铜参数的电镀参数:1.8ASD×60min,镀锡的电镀参数:1.2ASD×10min,锡厚为3-5μm;然后再依次退膜、蚀刻和退锡,在生产板上蚀刻出外层线路,然后检查外层线路的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。。
f、制作阻焊层并丝印字符:根据现有技术并按设计要求在生产板上制作阻焊层并丝印字符。
g、表面处理、检测与成型:根据现有技术并按设计要求在生产板上做表面处理,然后测试生产板的电气性能,锣外形及再次抽测板的外观,制得印制线路板成品。
实施例2
本实施例提供一种基于上述的埋阻板制作印制线路板的方法,包括以下步骤:
(1)制作具有外层线路的埋阻板:
S1、按拼板尺寸520mm×620mm开出埋阻板,埋阻板厚度0.5mmH/H;
S2、用垂直涂布机在埋阻板的铜箔上贴干膜或湿膜;
S3、根据设计要求,制作仅含外层线路图形的菲林负片,并在外层线路图形中对应所需的电阻片处开窗,开窗的大小和数量根据所需阻值来确定,且外层线路图形中在开窗处两端的图形要预大;
S4、将所述菲林负片覆盖在干膜或湿膜上并与干膜或湿膜进行对位,采用全自动曝光机,依次通过曝光和显影的工序,最终显影掉非外层线路图形和开窗处的干膜或湿膜;
S5、通过蚀刻工序蚀刻掉非内层线路图形和开窗处的铜箔,最终蚀刻出外层线路,而开窗处两端的外层线路通过电阻片相连,外层线路中与电阻片相连的两端宽度大于电阻片的宽度,然后检查外层线路的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。
(2)根据现有技术,将具有外层线路的埋阻板依次经过制作阻焊层→丝印字符→表面处理→成型,制得印制线路板;具体实施步骤详见实施例1中的相应步骤。
实施例3
本实施例提供一种基于上述的埋阻板制作印制线路板的方法,包括以下步骤:
(1)制作具有外层线路的生产板:
S1、按拼板尺寸520mm×620mm开出芯板,芯板厚度0.5mmH/H;
S2、根据现有技术,在芯板上制作内层线路;
S3、将埋阻板、芯板、埋阻板依次叠合后进行压合,形成生产板;埋阻板上的铜箔层在最外层。
S4、在生产板上钻孔并使孔金属化;
S5、用垂直涂布机在生产板上贴干膜或湿膜;
S6、根据设计要求,制作仅含外层线路图形的菲林负片,并在外层线路图形中对应所需的电阻片处开窗,开窗的大小和数量根据所需阻值来确定,且外层线路图形中在开窗处两端的图形要预大;
S7、将所述菲林负片覆盖在干膜或湿膜上并与干膜或湿膜进行对位,采用全自动曝光机,依次通过曝光和显影的工序,最终显影掉非外层线路图形和开窗处的干膜或湿膜;
S8、通过蚀刻工序蚀刻掉非内层线路图形和开窗处的铜箔,最终蚀刻出外层线路,而开窗处两端的外层线路通过电阻片相连,外层线路中与电阻片相连的两端宽度大于电阻片的宽度,然后检查外层线路的开短路、线路缺口、线路针孔等缺陷,有缺陷报废处理,无缺陷的产品出到下一流程。
(2)根据现有技术,将具有外层线路的生产板依次经过制作阻焊层→丝印字符→表面处理→成型,制得印制线路板;具体实施步骤详见实施例1中的相应步骤。
以上所述仅以实施例来进一步说明本发明的技术内容,以便于读者更容易理解,但不代表本发明的实施方式仅限于此,任何依本发明所做的技术延伸或再创造,均受本发明的保护。

Claims (7)

1.一种埋阻板,其特征在于,包括铜箔、多个电阻片以及绝缘介质层;多个所述电阻片均设于所述绝缘介质层的上表面并嵌入所述绝缘介质层,所述电阻片的上端与所述绝缘介质层的上端齐平,所述铜箔设置于所述绝缘介质层的上表面并与所述电阻片接触。
2.根据权利要求1所述的埋阻板,其特征在于,多个所述电阻片呈网格化分布于所述绝缘介质层上表面。
3.根据权利要求1所述的埋阻板,其特征在于,所述电阻片是薄膜电阻。
4.一种基于权利要求1-3任一项所述的埋阻板制作印制线路板的方法,其特征在于,包括以下步骤:
S1、在埋阻板的铜箔上贴膜;
S2、根据设计要求,制作仅含线路图形的菲林负片,并在线路图形中对应所需的电阻片处开窗,所述开窗的大小根据所需阻值来确定;
S3、将所述菲林负片覆盖在膜上并与膜进行对位,依次通过曝光和显影的工序,最终显影掉非线路图形和开窗处的膜;
S4、通过蚀刻工序蚀刻掉非线路图形和开窗处的铜箔,最终蚀刻出线路,而被蚀刻掉开窗处铜箔的线路通过电阻片相连;
S5、然后依次经过后工序处理,制得印制线路板。
5.根据权利要求4所述的制作印制线路板的方法,其特征在于,线路图形中在所述开窗处两端的图形要预大,从而使线路中与电阻片相连处的宽度大于电阻片的宽度。
6.根据权利要求4所述的制作印制线路板的方法,其特征在于,可通过改变线路图形中开窗的大小,从而改变接入线路的有效电阻片大小来调节电阻值大小。
7.根据权利要求4所述的制作印制线路板的方法,其特征在于,可在线路中通过以串联和/或并联的方式接入多块电阻片来调节电阻值的大小。
CN201710470386.6A 2017-06-20 2017-06-20 一种埋阻板及使用该埋阻板制作印制线路板的方法 Pending CN107466157A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710470386.6A CN107466157A (zh) 2017-06-20 2017-06-20 一种埋阻板及使用该埋阻板制作印制线路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710470386.6A CN107466157A (zh) 2017-06-20 2017-06-20 一种埋阻板及使用该埋阻板制作印制线路板的方法

Publications (1)

Publication Number Publication Date
CN107466157A true CN107466157A (zh) 2017-12-12

Family

ID=60546024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710470386.6A Pending CN107466157A (zh) 2017-06-20 2017-06-20 一种埋阻板及使用该埋阻板制作印制线路板的方法

Country Status (1)

Country Link
CN (1) CN107466157A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521058A (zh) * 2020-11-19 2022-05-20 广州方邦电子股份有限公司 带隐埋电阻的印制板及其制备方法
CN114521058B (zh) * 2020-11-19 2024-05-31 广州方邦电子股份有限公司 带隐埋电阻的印制板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204187A (en) * 1977-11-14 1980-05-20 Nitto Electric Industrial Co., Ltd. Printed circuit substrate with resistance elements
CN1335742A (zh) * 2000-05-25 2002-02-13 奥克-三井有限公司 制造用于印刷电路板的严格容限埋入元件的方法
CN101426336A (zh) * 2007-10-25 2009-05-06 日本梅克特隆株式会社 内置了电阻元件的印刷布线板的制造方法
CN103068175A (zh) * 2012-11-08 2013-04-24 东莞生益电子有限公司 提高埋电阻印制线路板电阻值精度的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204187A (en) * 1977-11-14 1980-05-20 Nitto Electric Industrial Co., Ltd. Printed circuit substrate with resistance elements
CN1335742A (zh) * 2000-05-25 2002-02-13 奥克-三井有限公司 制造用于印刷电路板的严格容限埋入元件的方法
CN101426336A (zh) * 2007-10-25 2009-05-06 日本梅克特隆株式会社 内置了电阻元件的印刷布线板的制造方法
CN103068175A (zh) * 2012-11-08 2013-04-24 东莞生益电子有限公司 提高埋电阻印制线路板电阻值精度的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521058A (zh) * 2020-11-19 2022-05-20 广州方邦电子股份有限公司 带隐埋电阻的印制板及其制备方法
CN114521058B (zh) * 2020-11-19 2024-05-31 广州方邦电子股份有限公司 带隐埋电阻的印制板及其制备方法

Similar Documents

Publication Publication Date Title
CN102946693B (zh) 一种金面镀铜混合表面工艺的阶梯线路板及其制造方法
US6262579B1 (en) Method and structure for detecting open vias in high density interconnect substrates
CN107027245B (zh) 一种阻焊桥的制作方法
CN106961796B (zh) 一种便于检测背钻孔精度的pcb的制作方法
CN109195313A (zh) 一种新型背钻测试孔制作方法
CN104717846B (zh) 一种pcb中金属化槽孔的制作方法
CN105208790B (zh) 一种在pcb上制作阻焊层的方法
CN105848423B (zh) 一种具有电镀金及化学沉金两种表面处理的pcb的制作方法
CN107592735A (zh) 一种高精度余厚要求的阶梯板制作方法
CN110708859A (zh) 一种埋铜块及增强埋入式铜块结合力的制作方法
CN105578778A (zh) 一种单面局部电镀厚金pcb的制作方法
CN108200734A (zh) 一种生产正凹蚀印制电路板的方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN107708316A (zh) 一种超精细线路的制作方法
CN106559963A (zh) 一种pcb中的塞孔方法
CN109874232A (zh) 一种高厚径比且线路分布不均的线路板的制备方法
CN110430677A (zh) 一种改善背钻孔披锋及压接孔偏小的pcb制备方法
CN107333393A (zh) 一种埋阻板材的制作方法
CN106714453B (zh) 一种假性刚挠结合板及其制备方法
CN103702509B (zh) 台阶状线路板及其制作方法
CN108449883A (zh) 一种表面处理为电镍金加局部电金的线路板的制作方法
CN108289388A (zh) 一种预防上锡不良的pcb制作方法
CN108401381B (zh) 一种断接金手指类印制电路板的制作方法
CN105517373B (zh) 一种pcb背板外层线路图形的制作方法
CN107172833A (zh) 一种高落差阶梯电路板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171212

RJ01 Rejection of invention patent application after publication