JP3858765B2 - フィルムキャリアおよびその製造方法 - Google Patents

フィルムキャリアおよびその製造方法 Download PDF

Info

Publication number
JP3858765B2
JP3858765B2 JP2002157479A JP2002157479A JP3858765B2 JP 3858765 B2 JP3858765 B2 JP 3858765B2 JP 2002157479 A JP2002157479 A JP 2002157479A JP 2002157479 A JP2002157479 A JP 2002157479A JP 3858765 B2 JP3858765 B2 JP 3858765B2
Authority
JP
Japan
Prior art keywords
film
hole
conductor layer
heat
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002157479A
Other languages
English (en)
Other versions
JP2003347365A (ja
Inventor
信美 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2002157479A priority Critical patent/JP3858765B2/ja
Publication of JP2003347365A publication Critical patent/JP2003347365A/ja
Application granted granted Critical
Publication of JP3858765B2 publication Critical patent/JP3858765B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子回路基板及び半導体チップキャリア用フィルム及びその製造方法に関するものである。
【0002】
【従来の技術】
プリント配線板は、テレビ、携帯電話、ゲーム機、音響機器、VTR等の民生用電子機器や、車、産業ロボット、電子計算機、OA機器、電子応用機器、電気計測器、通信機等の産業用機器に使用されている。近年、ロボット玩具、パーソナルコンピュータ等に代表されるように、これら電子機器はより高性能でコンパクト化の要求が高まっている。これら要求を充たすため、プリント配線板上に直接半導体チップを搭載・実装するフィルムキャリアのコア基材、接着材と封止材として絶縁耐熱樹脂が使用されている。
【0003】
このような電子機器の小型化、高密度化、高性能化に対応できるフィルムキャリアとして、配線の細線化、導通孔の小型化、ランドやパッドの小径化、基材のフレキシブル化、多層化及びファイン化が急速に進んでいる。さらに、低コストで、且つ、高信頼性が要求されている。通常、2メタルT-BGAの製造におけるブラインドビアホール形成とビア内導通形成は、両面導体積層テープの片方よりレーザーを使用した開孔作業と開孔面側からの電解銅めっき作業となる。高密度且つ高信頼性のフィルムキャリアを形成するには、信頼性の高いフィルドビアで両導体を繋ぐ必要があるが、高信頼性フィルドビアを形成するには、ビアの開孔径と基材の厚みが影響して生産費用と時間を要するため、コンフォーマルビアが現在は主流であるが、ビア内の銅めっき厚コントロールが困難で、ビア内の銅めっき厚によっては十分な信頼性の確保に問題があった。
【0004】
従来の両面フィルムキャリアの構成、半導体集積回路用装置及び製造方法について説明する。図2(a)〜(e)にフィルムキャリア及び半導体集積回路用装置の製造方法の一例を断面で示す。
先ず、絶縁性フィルム11の両面に接着剤と銅箔等を貼り合わせて導体層12及び導体層13を形成する(図2(a)参照)。
次に、絶縁性フィルム11の両端に長手方向に沿ってパンチプレス等によりスプロケットホール14を形成する(図2(b)参照)。
次に、導体層12,13上にエッチングレジスト膜15を形成し、導体層12の所定位置にパターンを焼き付け、現像したのちに、露出した両面の導体層をフラッシュエッチングして開口部16を形成する(図2(c)参照)。エッチング終了後、エッチングレジストは剥離する。
次に、開口部を形成した導体層12をマスクにしてレーザービームを照射し、導通孔用孔17を形成する(図2(d)参照)。
次に、樹脂表面にスパッタリング、無電解めっき等を施して、薄膜導体層18が形成される(図2(e)参照)。更に、薄膜導体層18が形成された後、導体層13上に裏止め用レジスト19を形成する。
導体層12、13をカソード電極にして電解銅めっきにて導通孔用孔17内に銅めっきを施して、両面の導体層12、13を電気的に接続する導通孔20を形成する(図2(f)参照)。電解銅めっき終了後、裏止め用レジスト19は剥離する。
次に、両面の導体層12、13上にエッチングレジスト層21を形成し、露光と現像を行って、パターニング処理を行って所望の配線パターン12a、13aを形成する。
【0005】
従来のブラインドビア構造を有するインターポーザーを形成するために使用される材料と方法について説明する。上記絶縁性フィルム11はポリイミド樹脂等に代表される耐熱性熱硬化型樹脂フィルムであり、接着剤層は絶縁性、耐熱性と密着性を重視したエポキシ樹脂或いはポリイミド等を主成分とする熱硬化型液状樹脂が採用されている。
【0006】
ビアを形成しようとする材料(基材)には、耐熱性熱硬化型樹脂フィルムの両面に金属箔を張合わせた構成になっている。ブラインドビアは、上記金属箔の何れか一方の金属箔を残して作るビアを云う。フィルムキャリアはブラインドビアが要求され金属箔を残す必要があり、パンチングプレス機での開孔作業は不可能である。この為、ドライメソッドとしては、先ず、フォトリソグラフィーで、所望する位置に所望の径長で開孔し、そのパターンをマスクとして、レーザービームの照射やプラズマ光の照射にて樹脂を分解除去してブラインドビアを形成する。また、ウェットメソッドとしては、先ず、フォトリソグラフィーで、所望する位置に所望の径長で開孔し、そのパターンをマスクとして、ヒドラジン等の強アルカリ溶液で化学エッチングしてブラインドビアを形成する。
【0007】
しかし、これらの方法を用いてブラインドビアを形成する工法は、工程数が増えることにより歩留まりが低下する。また、レーザー装置を使用する場合は、ビアを1穴ずつ加工するために多量生産の場合スループットが悪くなる。さらに、プラズマ光での処理は、複数のビアを同時に加工できるが、エッチングレートが低いため、やはり、スループットは低い。また、ポリイミドエッチングにおいては、エッチング終点の確認が困難で、ケースによっては、エッチング時間が短くて、絶縁樹脂を残してしまうことがあり、また、エポキシ樹脂であると、エッチングレートが異なるため、所望するブラインドビアの形状を得ることができない。
【0008】
現在運用されているパッケージアセンブリー装置の要求から樹脂基材の厚みが50μm未満となると、スプロケット搬送を基本とするテープでは実装が困難となり、50μmを下限とする基材の厚みが要求されている。更に、導通信頼性の向上や設計度の向上等のために、フィルドビアも要求されている。50μm厚基材にフィルドビア内にめっきすることもスループットを低下させる問題がある。
【0009】
【発明が解決しようとする課題】
本発明は、従来の両面配線フィルムキャリアより、高信頼性且つ低コスト化とを実現できるビア及び導通形状を含むフィルムキャリア構成と製造方法を提供することをその課題とする。
【0010】
請求項1に対応する発明は、耐熱絶縁樹脂フィルムの両面に導体層が存在し、耐熱絶縁樹脂フィルムを貫くビアホールを介して電気的に接続されたフィルムキャリアにおいて、ビアホール部で、第1導体層および耐熱絶縁樹脂フィルムが同時に穴あけ加工され、第2導体層は耐熱絶縁樹脂フィルムの深さのほぼ中央部位まで押し込まれた形状を有し、前記ビアホールが両面より銅めっきにて充填されていることを特徴とするフィルムキャリアである。
【0011】
また、請求項2に対応する発明は、耐熱絶縁樹脂フィルムの両面に導体層が存在し、耐熱絶縁樹脂フィルムを貫くビアホールを介して電気的に接続されたフィルムキャリアにおいて、ビアホール部で、第1導体層がパンチプレスで切断されると同時に、当該パンチプレスによって耐熱絶縁樹脂フィルムを貫くビアホールが形成され、第2導体層は耐熱絶縁樹脂フィルムの深さのほぼ中央部位まで押し込まれた形状を有し、前記ビアホールが両面より銅めっきにて充填されていることを特徴とするフィルムキャリアである。
【0012】
また、請求項3に対応する発明は、該耐熱絶縁樹脂フィルムの両面に導体層が存在し、耐熱絶縁樹脂フィルムを貫くビアホールを介して電気的に接続されたフィルムキャリアであって少なくとも以下の工程[a]〜[g]を含んでいることを特徴とする請求項1、2記載のフィルムキャリアである。
【0013】
[a] 片面に第1導体層(1)と裏面に接着剤層(3)を有する長尺状の絶縁性フィルム(2)の両端に長手方向に沿ってスプロケットホール(4)を形成する工程。
【0014】
[b]前記絶縁性フィルム(2)の所定位置に導通孔用孔(5)を形成する工程。
【0015】
[c]前記スプロケットホール(4)と導通孔用孔(5)を形成した絶縁性フィルム(2)の接着剤層(3)上に第2導体層(6)をラミネートする工程。
【0016】
[d]前記第2導体層(6)を設けたスプロケットホール(4)と導通孔用孔(5)を形成した絶縁性フィルム(2)の第2導体層(6)側から導通孔用孔(5)の位置に合わせて銅箔をプレスしてほぼ基材の中央部深さまで押し込む工程。
【0017】
[e]前記絶縁性フィルム(2)の導通孔用孔(5)側面に露出した樹脂表面にスパッタリング、無電解めっき等の手段にて、薄膜導体層(7)を形成する工程。
【0018】
[f]前記薄膜導体層を形成した導通孔に両面より電解銅めっきを施して、ビアを充填する工程。
【0019】
[g]前記ビアをめっきした絶縁性フィルム(2)にエッチングレジスト膜を形成、パターンを焼き付け、現像したのちに、露出した両面の導体層をフラッシュエッチングする工程。
【0020】
(作用)
従って、請求項1、2、3に対応する発明は以上のような手段を講じたことにより、大量生産の際、量産効果のない開孔工程を量産効果のあるパンチプレス工法に置き換えることが可能となり、また、第2導体層は耐熱絶縁樹脂フィルムのほぼ中心部まで押し込まれているため、両面より電解銅めっきを施してビアを充填することが可能となるので、フィルドビアとすることができる。これにより、長時間の導通形成加工を避けるために形成されるコンフォーマルビアと同時間で形成可能でかつコンフォーマルビアより信頼性の高いフィルドビアが形成できるようになった。
【0021】
このため、従来、量産効果を最大限に生かせない工程や反応終点の確認が難しい工程、且つ、長時間の導通加工工程を経て作られていたフィルムキャリアを、高生産効率と低コストで製造できる高性能で信頼性の高いフィルムキャリアとすることが可能となる。
【0022】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。
図1は本発明の一実施形態に係る半導体集積回路用装置の構成およびその製造方法を断面で示す模式図である。まず、片面に第1導体層(1)として金属箔とその反対面に接着剤層(3)を有する長尺状の絶縁性フィルム(2)(図1(a)参照)の両端に長手方向に沿ってスプロケットホール(4)と所定位置に導通孔用孔(5)がパンチプレス工法で形成される(図1(b)参照)。
【0023】
次に、スプロケットホール(4)と導通孔用孔(5)を形成した第1導体層(1)と裏面に接着剤層(3)を有する長尺状の絶縁性フィルム(2)の接着剤層(3)にスプロケットホール部位を除き金属箔をラミネートして第2導体層(6)が形成される(図1(b)参照)。
【0024】
次に、前記第2導体層(6)を設けた長尺状の絶縁性フィルム(2)の第2導体層(6)側から導通孔用孔(5)の位置に合わせて銅箔をプレスしてほぼ基材の中央部深さまで押し込んでビアが形成される(図1(c)参照)。
【0025】
次に、絶縁性フィルム(2)の導通孔用孔(5)側面に露出した樹脂表面にスパッタリング、無電解めっき等を施して、薄膜導体層(7)が形成される(図1(d)参照)。
【0026】
次に、導通孔及び導通膜上に両面から電解銅めっきを施して、フィルドビアめっき層(8)が形成される(図1(e)参照)。
【0027】
フィルドビアを形成した絶縁性フィルム(2)にレジスト膜(9)を形成、パターンを焼き付け、現像したのちに、露出した両面の導体層をフラッシュエッチングして配線パターン(10)を形成し、フィルムキャリアが形成される(図1(f,g,h,i)参照)。
【0028】
このようにして、高生産効率と低コストで製造できる高性能で信頼性の高いフィルムキャリアの形成が可能となる。本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【0029】
【実施例】
次に、本発明の具体的実施例を説明する。
【0030】
50μmの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムの片面に9μmの厚みを有する銅箔がラミネートされ、また、銅箔の反対面に12μmの接着剤層とカバーフィルムが設けられた片面銅張積層板に、スプロケットホールと導通用ビア(100μmφ)を、図1(b)に示すように打抜き形成した。なお、1ピース10mm×10mm、200ピンパッケージで(1ピース)/(1NCパンチ)を4列で設定した。
【0031】
次に、片面銅張積層板の接着剤層上に9μm銅箔をラミネートし導体層を形成した。次に、前記の設定に合わせ平板上に各々のビア開口部に対応した凸部を備えた4つのNCポンチを4列に配し、図1(c)に示すように、このポンチを利用しビア開孔部にラミネートした銅箔側から基材の中央部まで銅箔を押し込みビアを形成した。
【0032】
次に、上記導通孔の露出したポリイミド樹脂上にダイレクトプレーティング で銅めっき前処理を施した後、電解銅めっき(2A/dm2)でフィルドビアになるようにテープ両面よりめっきを施した(図1(d)〜(e)参照)。この電解銅めっきに要した時間は約20分間であった。また、めっき後の導体厚は両面とも平均22μm厚であった。引き続いて、電解銅めっきを施した両面銅張積層板の両面にドライフィルムレジストをラミネート、露光、現像、エッチングと剥離を行って、所望の配線パターンを形成し、キャリアフィルムを形成した(図1(f)〜(i)参照)。形成されたキャリアフィルムの環境信頼性試験においても、信頼性が確認された。表1は、環境信頼性試験の規格表であるが、試験の結果この規格を満足した。
【0033】
【表1】
Figure 0003858765
【0034】
ここで形成された上記キャリアフィルムは、電解めっきによるビア導通形成の際、めっき時間が大幅に短縮され、ビアの導通信頼性が従来の銅めっきビアと同等であるフィルドビアが短時間で形成できることが証明された。
【0035】
<比較例1>
50μmの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムの片面に9μmの厚みを有する銅箔がラミネートされ、また、銅箔の反対面に12μmの接着剤層とカバーフィルムが設けられた片面銅張積層板にスプロケットホールと100μmφの導通用ビアを、打抜き形成した。
【0036】
次に、片面銅張積層板の接着剤層上に9μmの厚みを有する銅箔をラミネートし導体層を形成した。
【0037】
次に、上記導通孔の露出したポリイミド樹脂上にダイレクトプレーティング で銅めっき前処理を施した後、ビアが形成された側より電解銅めっきで所望のビア底部銅箔厚9μm厚になるようにめっきを施した。この電解銅めっき(2A/dm2)に要した時間は約80分間であった。また、めっき後のビア形成側の導体厚は平均33μm厚であった。引き続いて、電解銅めっきを施した両面銅張積層板の両面にドライフィルムレジストをラミネート、露光、現像、エッチングと剥離を行って、所望の配線パターニングを形成し、キャリアフィルムが形成された。
【0038】
<比較例2>
62μmの厚みを有する耐熱性熱硬化絶縁性ポリイミドフィルムの両面に9μmの厚みを有する銅箔を有する両面銅張積層板にスプロケットホールを形成し、更にエッチング加工とレーザー照射の併用により100μmφの導通用ビアを形成した。
【0039】
次に、上記導通孔の露出したポリイミド樹脂をデスミア処理とダイレクトプレーティングで銅めっき前処理を施した後、ビアが形成された側より電解銅めっきで所望のビア内銅箔厚9μm厚になるようにめっきを施した。この電解銅めっき(2A/dm2)に要した時間は約80分間であった。また、めっき後のビア形成側の導体厚は平均33μm厚であった。引き続いて、電解銅めっきを施した両面銅張積層板の両面にドライフィルムレジストをラミネート、露光、現像、エッチングと剥離を行って、所望の配線パターニングを形成し、キャリアフィルムが形成された。
【0040】
ここで形成された上記本発明の実施例のキャリアフィルムは、電解めっきによるビア導通形成の際、めっき時間が大幅に短縮され、ビアの導通信頼性が従来の銅めっきビアと同等のフィルドビアが短時間で形成できることが証明され、また、両面の配線がほぼ同等の厚みを有する加工性の良く、更に、高信頼導通ビアを有するフィルムキャリアが得られた。よって、本発明に基づく導通ビア加工を行うことで、短時間で信頼性の高いフィルドビアが形成でき、また、両面めっきを施すことで導体両面がほぼ同等の膜厚になるため、配線の引き回しが有利となった。
【0041】
【発明の効果】
以上説明したように本発明によれば、大量生産の際に量産効果のない開孔工程を、量産効果のあるパンチプレス工法に置き換えることが可能となり、また、第2導体層は耐熱絶縁樹脂フィルムのほぼ中心部まで押し込まれているため、両面より電解銅めっきを施してビアを充填することが可能となるので、長時間の導通形成加工を避けるために形成されるコンフォーマルビアと同時間で形成可能でかつコンフォーマルビアより信頼性の高いフィルドビアが形成できるようになった。従って、従来量産効果を最大限に生かせない工程や反応終点の確認が難しい工程、且つ、長時間の導通加工工程を経て作られていたフィルムキャリアと異なり、生産効率と信頼性が向上する。しかも、フィルドビアであることから、インターポーザーとしての設計の自由度が稼げるフィルムキャリアを提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体集積回路用装置の構成およびその製造方法を断面で示す模式図である。
【図2】従来のフィルムキャリア及び半導体集積回路用装置の製造方法の一例を断面で示す模式図である。
【符号の説明】
(1)… 第1導体層
(2)… 絶縁性フィルム
(3)… 接着剤層
(4)… スプロケットホール
(5)… 導通孔用孔
(6)… 第2導体層
(7)… 薄膜導体層
(8)… めっき層
(9)… レジスト膜
(10)… 配線パターン
(11)… 絶縁性フィルム
(12)… 導体層
(12a)… 配線パターン
(13)… 導体層
(13a)… 配線パターン
(14)… スプロケットホール
(15)… エッチングレジスト膜
(16)… 開口部
(17)… 導通孔用孔
(18)… 薄膜導体層
(19)… 裏止め用レジスト
(20)… 導通孔
(21)… エッチングレジスト層

Claims (3)

  1. 耐熱絶縁樹脂フィルムの両面に導体層が存在し、耐熱絶縁樹脂フィルムを貫くビアホールを介して電気的に接続されたフィルムキャリアにおいて、ビアホール部で、第1導体層および耐熱絶縁樹脂フィルムが同時に穴あけ加工され、第2導体層は耐熱絶縁樹脂フィルムの深さのほぼ中央部位まで押し込まれた形状を有し、前記ビアホールが両面より銅めっきにて充填されていることを特徴とするフィルムキャリア。
  2. 耐熱絶縁樹脂フィルムの両面に導体層が存在し、耐熱絶縁樹脂フィルムを貫くビアホールを介して電気的に接続されたフィルムキャリアにおいて、ビアホール部で、第1導体層がパンチプレスで切断されると同時に、当該パンチプレスによって耐熱絶縁樹脂フィルムを貫くビアホールが形成され、第2導体層は耐熱絶縁樹脂フィルムの深さのほぼ中央部位まで押し込まれた形状を有し、前記ビアホールが両面より銅めっきにて充填されていることを特徴とするフィルムキャリア。
  3. 少なくとも以下の工程[a]〜[g]を含んでいることを特徴とするフィルムキャリアの製造方法。
    [a] 片面に第1導体層(1)と裏面に接着剤層(3)を有する長尺状の絶縁性フィルム(2)の両端に長手方向に沿ってスプロケットホール(4)を形成する工程。
    [b]前記の絶縁性フィルム(2)の所定位置に導通孔用孔(5)を形成する工程。
    [c]前記スプロケットホール(4)と導通孔用孔(5)を形成した絶縁性フィルム(2)の接着剤層(3)上に第2導体層(6)をラミネートする工程。
    [d]前記第2導体層(6)を設けスプロケットホール(4)と導通孔用孔(5)を形成した絶縁性フィルム(2)の第2導体層(6)側から、導通孔用孔(5)の位置に合わせて銅箔をプレスしてほぼ基材の中央部深さまで押し込む工程。
    [e]前記絶縁性フィルム(2)の導通孔用孔(5)側面に露出した樹脂表面にスパッタリング、無電解めっき等の手段にて、薄膜導体層(7)を形成する工程。
    [f]前記薄膜導体層を形成した導通孔に両面より電解銅めっきを施して、ビアを充填する工程。
    [g]前記ビアをめっきした絶縁性フィルム(2)にエッチングレジスト膜を形成、パターンを焼き付け、現像したのちに、露出した両面の導体層をフラッシュエッチングする工程。
JP2002157479A 2002-05-30 2002-05-30 フィルムキャリアおよびその製造方法 Expired - Fee Related JP3858765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002157479A JP3858765B2 (ja) 2002-05-30 2002-05-30 フィルムキャリアおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002157479A JP3858765B2 (ja) 2002-05-30 2002-05-30 フィルムキャリアおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2003347365A JP2003347365A (ja) 2003-12-05
JP3858765B2 true JP3858765B2 (ja) 2006-12-20

Family

ID=29773323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002157479A Expired - Fee Related JP3858765B2 (ja) 2002-05-30 2002-05-30 フィルムキャリアおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3858765B2 (ja)

Also Published As

Publication number Publication date
JP2003347365A (ja) 2003-12-05

Similar Documents

Publication Publication Date Title
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4527045B2 (ja) ケーブル部を有する多層配線基板の製造方法
JP5313202B2 (ja) ビルドアップ型多層プリント配線板及びその製造方法
JP2008060609A (ja) 多層基板およびその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
TWI733655B (zh) 具有輪廓化導電層的印刷電路板及其製造方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR101854626B1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP3858765B2 (ja) フィルムキャリアおよびその製造方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007335631A (ja) 積層配線板の製造方法
JPH06232558A (ja) 多層プリント配線板の製造方法
JP2001111195A (ja) 回路基板の製造方法
JP3496273B2 (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP2000133943A (ja) 多層基板の製造方法
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004014559A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
JP2005109299A (ja) 多層配線板およびその製造方法
JP2005353841A (ja) 回路基板およびその製造方法
JP2002141637A (ja) プリント配線板及びその製造方法
JP3994952B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees