JP4626282B2 - 抵抗素子内蔵基板の製造方法 - Google Patents
抵抗素子内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP4626282B2 JP4626282B2 JP2004351729A JP2004351729A JP4626282B2 JP 4626282 B2 JP4626282 B2 JP 4626282B2 JP 2004351729 A JP2004351729 A JP 2004351729A JP 2004351729 A JP2004351729 A JP 2004351729A JP 4626282 B2 JP4626282 B2 JP 4626282B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- film
- resistance value
- value change
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
絶縁基板上にめっきで抵抗層を形成した材料には、MacdermidのM−Passがある。この方法では、絶縁基板上に配線の一部が分離している配線パターンを形成した後に、抵抗層をこの一部分離している配線と配線の間に無電解ニッケル・リンめっきによって形成する。抵抗層は配線の厚み分の段差がある面にめっきされるため、めっき膜厚が薄いと配線と抵抗素子の接続信頼性が悪くなるという問題があった(例えば、特許文献2参照)。
また、本発明は、前記製造方法において、前記抵抗値変化処理後に、抵抗皮膜に加熱処理を施すことを特徴とする抵抗素子内蔵基板の製造方法を提供する。
また、本発明は、前記製造方法において、前記抵抗値変化処理後、前記保護層を剥離せずに当該抵抗素子を基板内に埋め込むことを特徴とする抵抗素子内蔵基板の製造方法を提供する。
図1は、本発明の第1形態例の抵抗素子内蔵基板1A(図1(e)参照)の製造工程を示す図面である。
図1(e)に示すように、本発明の第1形態例の抵抗素子内蔵基板1Aは、絶縁基板10と、この絶縁基板10の両面に形成された複数の抵抗素子2,2Aと、抵抗素子2,2Aを覆うように設けられた絶縁層3と、絶縁層3を貫通するように設けられた導通ビア4と、絶縁層3上に形成された配線層5とを備え、前記抵抗素子2,2Aの抵抗皮膜11,11aは、同一のめっき抵抗層からなり、前記抵抗素子2,2Aのうち少なくとも一つは、抵抗皮膜11に抵抗値変化処理を施されていない抵抗素子2であり、他の抵抗素子2Aは、抵抗値変化処理が施された抵抗皮膜11aを有するものである。
抵抗素子2,2Aは、めっき抵抗層からなる抵抗皮膜11,11aと、この抵抗皮膜11,11aに接する2つの導体層12,12とを有する。各抵抗素子2,2Aにおいて、2つの導体層12,12は互いに分離されており、抵抗素子2,2Aの素子電極として用いることができる。それぞれの導体層12,12は、導通ビア4を介して絶縁層3上の配線層5と接続されている。
絶縁層3は、熱硬化樹脂や光硬化性樹脂などの絶縁樹脂から形成することができる。
めっき抵抗層は、例えばニッケルやニッケル合金などからなる抵抗性材料を絶縁基板10上に無電解めっきすることによって形成することができる。
抵抗値変化処理は、例えば抵抗皮膜の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜11の抵抗値を上昇または低下させることにより行うことができる。例えば、抵抗値変化処理液として少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む処理液を用いることにより、抵抗皮膜の表面にそれらの金属塩が析出し、抵抗値を下げることが可能である。また、市販のエッチング液を使用し、膜厚を薄くすることで、抵抗値を上げることもできる。
まず、図1(a),図3(a)に示すように絶縁基板10上に複数の抵抗素子2,2,…を形成する。この段階における抵抗素子2,2,…は、抵抗値変化処理を施していないものであり、これらの抵抗素子2,2,…の形成方法は、特に限定されるものではなく、オメガプライやマクダーミットの方式が使用できる。
次に、レジスト20の開口部21に露出された抵抗皮膜11の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜11の抵抗値を変化させる。これにより、抵抗値変化処理された抵抗皮膜11aを有する抵抗素子2Aを得ることができる(図1(c),図3(c)参照)。
抵抗値変化処理によって抵抗皮膜の抵抗値を下げる場合には、抵抗値変化処理液として少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む処理液を用いればよい。これにより、抵抗皮膜の表面にそれらの金属塩が析出し、抵抗値を下げることが可能である。
なお、抵抗素子の形成後、抵抗値を安定化させるため、上記工程の適当な段階において熱処理を施すことが好ましい。上記の熱処理は、例えば、100〜850℃の温度範囲内で行うことができる。
なお、図1(d)でレジスト20を剥離する代わりに、例えば、開口部21を絶縁性封止材料で封止することにより、抵抗値変化処理を施した抵抗素子2Aを基板内に埋め込むことができる。この場合、絶縁層3がレジスト20および前記絶縁性封止材料から構成された多層配線回路基板を製造することができる。
本発明において抵抗値変化処理は、抵抗値変化処理液の組成や濃度、処理条件等によって抵抗値変化の程度を調整することが可能である。従って、少なくとも一つの抵抗素子の抵抗皮膜に施す抵抗値変化処理と、他の抵抗素子の抵抗皮膜に施す抵抗値変化処理とで、それぞれ抵抗値変化の程度を変えることによって、抵抗皮膜のシート抵抗が異なる抵抗素子が内蔵された本発明の抵抗素子内蔵基板を得ることができる。
図2(g)に示す第2形態例の抵抗素子内蔵基板1Bの場合は、抵抗値変化処理が施された第1の抵抗皮膜11aを有する第1の抵抗素子2Aと、抵抗値変化処理が施された第2の抵抗皮膜11bを有する第2の抵抗素子2Bとを備え、抵抗値変化処理が施された第1の抵抗皮膜11aのシート抵抗が、抵抗値変化処理が施された第2の抵抗皮膜11bのシート抵抗と異なっている。
まず、図2(a)に示すように絶縁基板10上に複数の抵抗素子2,2,…を形成する。この段階における抵抗素子2,2,…は、抵抗値変化処理を施していないものであり、これらの抵抗素子2,2,…の形成方法は、特に限定されるものではなく、オメガプライやマクダーミットの方式が使用できる。
次に、開口部21に露出された抵抗皮膜の抵抗値変化処理液への浸漬または散布によって抵抗値を上昇または低下させる。これにより、抵抗値変化処理された第1の抵抗皮膜11aを有する抵抗素子2Aを得ることができる(図2(c)参照)。
次に、開口部23に露出された抵抗皮膜11の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜11の抵抗値を変化させる。これにより、抵抗値変化処理された第2の抵抗皮膜11bを有する抵抗素子2Bを得ることができる(図2(e)参照)。
抵抗値変化処理後は、図2(f)に示すように第2のレジスト22を剥離したのち、図2(g)に示すように絶縁層3を用いて通常の多層配線基板の工程で次の配線層を形成することで、配線層5や導通ビア4を含む抵抗素子2A,2Bを内蔵した多層配線回路基板1Bを製造することができる。
抵抗素子の熱処理を行う場合は、第1形態例の抵抗素子内蔵基板1Aの製造方法における熱処理の方法と同様にして行うことができる。
(1) 第1の抵抗皮膜11aのシート抵抗を上昇させて第2の抵抗皮膜11bのシート抵抗を低下させる。
(2) 第1の抵抗皮膜11aのシート抵抗を低下させて第2の抵抗皮膜11bのシート抵抗を上昇させる。
(3) 第1の抵抗皮膜11aも第2の抵抗皮膜11bもシート抵抗を上昇させるが、シート抵抗を上昇させた抵抗値変化量が互いに異なる。
(4) 第1の抵抗皮膜11aも第2の抵抗皮膜11bもシート抵抗を低下させるが、シート抵抗を低下させた抵抗値変化量が互いに異なる。
絶縁基板10上に無電解Niめっきを用いて、厚さ0.5μmのNiめっき膜からなる抵抗皮膜を形成する。Niめっき後に無電解銅めっき工程によって厚さ1μmの銅めっき層を形成する。さらに、電気銅めっきによって厚さ15μmになる条件で銅めっき層の厚みを調整する。
配線パターン形状にフォトリソグラフィ工程とエッチング工程によって銅とNiの不要部分を除去し、配線パターン形状を得る。そして、レジスト剥離後に抵抗素子2,2,…を形成する部分以外に再度レジストパターンを形成する。さらに、CuはエッチングするがNiをエッチングしないエッチング液(アルカリ性エッチング液)を使用して抵抗素子の銅層を除去する。これらの工程で、導体層12を含む抵抗素子2,2,…を形成することができる(図1(a)参照)。
次に、レジスト20の開口部21から露出した抵抗皮膜11に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜11aが得られる(図1(c)参照)。
抵抗値変化処理液として、10容量%の硫酸溶液に30g/lの硫酸銅を溶かした溶液を用いることにより、抵抗皮膜上に薄膜の銅が析出し、抵抗皮膜のシート抵抗を大幅に低下させることができる。抵抗値変化処理液の温度は30℃、浸漬時間は5分程度で良い。
これらのパターニングと処理を繰り返すことで、シート抵抗の異なる抵抗皮膜11,11aを同じのめっき抵抗層から得ることが可能となった。
以上の工程により、図1(e)に示すように、絶縁層3、導通ビア4、配線層5を含み、抵抗値変化処理が施されていない抵抗素子2と抵抗値変化処理が施された抵抗素子2Aとを内蔵した多層配線基板1Aを製造することができる。
実施例2の抵抗素子内蔵基板1Bは、以下の方法により製造することができる。
実施例1と同様に抵抗素子2,2,…を絶縁基板10の両面に形成する(図2(a)参照)。
次に、第1のレジスト20の開口部21から露出した抵抗皮膜11に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜11aが得られる(図2(c)参照)。ここでは、塩化第二鉄液(10%溶液)に30℃で1分浸漬すると、抵抗皮膜11aの抵抗値は60%程度上昇する。
次に、第2のレジスト22の開口部23から露出した抵抗皮膜11に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜11bが得られる(図2(e)参照)。ここでは、10容量%硫酸に硫酸銅20g/lを入れた溶液で30℃、10分間浸漬すると、抵抗皮膜11bの抵抗値は20%程度低下する。
2…抵抗皮膜に抵抗値変化処理を施していない抵抗素子、
2A,2B…抵抗皮膜に抵抗値変化処理を施した抵抗素子、
11…抵抗値変化処理を施していない抵抗皮膜、
11a,11b…抵抗値変化処理を施した抵抗皮膜、
20,22…保護層(レジスト)。
Claims (3)
- 同一のめっき抵抗層からなる抵抗皮膜を有する複数の抵抗素子を内蔵する抵抗素子内蔵基板の製造方法において、
少なくとも一つの抵抗素子の有する抵抗皮膜を覆う保護層を設け、他の抵抗素子の有する抵抗皮膜に、前記保護層が設けられていない抵抗皮膜の抵抗値変化処理液への浸漬または散布により、抵抗皮膜の抵抗値を下げる抵抗値変化処理を施し、かつ前記抵抗値変化処理液は、少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む溶液であることを特徴とする抵抗素子内蔵基板の製造方法。 - 前記抵抗値変化処理後に、抵抗皮膜に加熱処理を施すことを特徴とする請求項1に記載の抵抗素子内蔵基板の製造方法。
- 前記抵抗値変化処理後、前記保護層を剥離せずに当該抵抗素子を基板内に埋め込むことを特徴とする請求項1または2に記載の抵抗素子内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351729A JP4626282B2 (ja) | 2004-12-03 | 2004-12-03 | 抵抗素子内蔵基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351729A JP4626282B2 (ja) | 2004-12-03 | 2004-12-03 | 抵抗素子内蔵基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165117A JP2006165117A (ja) | 2006-06-22 |
JP4626282B2 true JP4626282B2 (ja) | 2011-02-02 |
Family
ID=36666803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004351729A Expired - Fee Related JP4626282B2 (ja) | 2004-12-03 | 2004-12-03 | 抵抗素子内蔵基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4626282B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5378050A (en) * | 1976-12-21 | 1978-07-11 | Nitto Electric Ind Co | Multilayer resistance circuit board |
JPH097809A (ja) * | 1995-06-21 | 1997-01-10 | Rohm Co Ltd | 薄膜抵抗器およびその製造方法 |
JPH10275717A (ja) * | 1997-03-31 | 1998-10-13 | Taiyo Yuden Co Ltd | チップ抵抗器の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5012906B1 (ja) * | 1970-10-09 | 1975-05-15 |
-
2004
- 2004-12-03 JP JP2004351729A patent/JP4626282B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5378050A (en) * | 1976-12-21 | 1978-07-11 | Nitto Electric Ind Co | Multilayer resistance circuit board |
JPH097809A (ja) * | 1995-06-21 | 1997-01-10 | Rohm Co Ltd | 薄膜抵抗器およびその製造方法 |
JPH10275717A (ja) * | 1997-03-31 | 1998-10-13 | Taiyo Yuden Co Ltd | チップ抵抗器の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006165117A (ja) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100811498B1 (ko) | 박형 집적 레지스터/캐패시터/인덕터 패캐이지 및 제조방법 | |
JP4242416B2 (ja) | ランドレスビアホールを備えたプリント基板の製造方法 | |
CN100508692C (zh) | 制造具有薄核心层的印刷电路板的方法 | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
EP0053490A1 (en) | Method for manufacturing a fine-patterned thick film conductor structure | |
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
JP3655336B2 (ja) | 印刷配線板の製造方法および印刷配線板 | |
CN115066109B (zh) | 具有电镀硬金孤立pad的柔性线路板及其制作方法 | |
JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
KR100747020B1 (ko) | 저항체 내장형 인쇄회로기판 및 그 제조방법 | |
JP2005175185A (ja) | フレキシブル配線基板 | |
TWI429349B (zh) | A manufacturing method of a printed wiring board incorporating a resistive element | |
JP4792761B2 (ja) | 抵抗素子の形成方法 | |
JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
JP4507780B2 (ja) | 抵抗体内蔵プリント配線板の製造方法 | |
JP4507779B2 (ja) | 抵抗素子内蔵プリント配線板の製造方法 | |
JP4687084B2 (ja) | 受動素子内蔵プリント配線板の製造方法 | |
JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
JP2000353726A (ja) | フィルムキャリアの製造方法 | |
JPH03225894A (ja) | プリント配線板の製造方法 | |
JP4661338B2 (ja) | 抵抗体の形成方法 | |
JP4359990B2 (ja) | フィルムキャリアの製造方法 | |
KR100754805B1 (ko) | 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법 | |
JP4645212B2 (ja) | 配線回路板内蔵抵抗素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |