JP4626282B2 - 抵抗素子内蔵基板の製造方法 - Google Patents

抵抗素子内蔵基板の製造方法 Download PDF

Info

Publication number
JP4626282B2
JP4626282B2 JP2004351729A JP2004351729A JP4626282B2 JP 4626282 B2 JP4626282 B2 JP 4626282B2 JP 2004351729 A JP2004351729 A JP 2004351729A JP 2004351729 A JP2004351729 A JP 2004351729A JP 4626282 B2 JP4626282 B2 JP 4626282B2
Authority
JP
Japan
Prior art keywords
resistance
film
resistance value
value change
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004351729A
Other languages
English (en)
Other versions
JP2006165117A (ja
Inventor
達広 岡野
由香 水野
隆之 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2004351729A priority Critical patent/JP4626282B2/ja
Publication of JP2006165117A publication Critical patent/JP2006165117A/ja
Application granted granted Critical
Publication of JP4626282B2 publication Critical patent/JP4626282B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、複数の抵抗素子を内蔵する抵抗素子内蔵基板に関し、特に、従来より抵抗素子の抵抗値の精度が高く、プリント配線板に適した抵抗素子内蔵基板に関する。
近年、携帯電話やデジタルカメラなどの機器の小型化と軽量化が進むにつれて、プリント配線板に実装する素子においては、素子の小型化や素子同士の間隔の削減といった従来の実装技術では対応が難しくなり、これら素子をプリント配線板内に内蔵した多層プリント配線板への期待が高まっている。受動素子(キャパシタ、抵抗、インダクタ)は既存のチップ素子を埋め込めば機器メーカーが必要とする特性を比較的容易に満たすことができるが、素子を内蔵した基板が厚くなってしまうという問題点がある。そのため、薄い部品や薄膜素子で十分に特性を満たすことができる方法の開発などが急がれている。
プリント配線板内部に抵抗素子を作り込む方法としては、銅箔上に金属薄膜で抵抗層を形成する方法、絶縁基板上にめっきで形成する方法、抵抗性の厚膜ポリマーを印刷する方法などがある。これらの方法の中から、抵抗値、精度、形状、価格などから用途に応じて形成方法を選択していく必要がある。厚膜ポリマーを印刷する方法では、高抵抗なものを形成できるが、微細な寸法になると形成が困難である。金属材料を用いた薄膜タイプは、厚膜タイプに比べ、抵抗値範囲が低抵抗に制約されるが、小さなサイズで高精度に形成できる。
銅箔上に金属薄膜で抵抗層を形成した材料には、Omega TechnologiesのOmega−Plyがある(例えば、特許文献1参照)。この材料は、銅箔上に電解ニッケル、リンめっきにより薄膜抵抗層を形成したものを絶縁基板上に積層形成したものである。銅箔と薄膜抵抗層を一括エッチングして配線形成し、所定の配線部をエッチングし、下の抵抗層を露出させることにより、抵抗体を形成する。しかしこの構成では、同一の抵抗膜を使用するため、抵抗素子の抵抗値を変化させる場合には、抵抗の長さと幅で制御するしかないため、形成できる抵抗値の幅に制限があった。
絶縁基板上にめっきで抵抗層を形成した材料には、MacdermidのM−Passがある。この方法では、絶縁基板上に配線の一部が分離している配線パターンを形成した後に、抵抗層をこの一部分離している配線と配線の間に無電解ニッケル・リンめっきによって形成する。抵抗層は配線の厚み分の段差がある面にめっきされるため、めっき膜厚が薄いと配線と抵抗素子の接続信頼性が悪くなるという問題があった(例えば、特許文献2参照)。
米国特許第4808967号明細書 特開平10−190183号公報
このように、金属箔による同一の抵抗皮膜を用いて複数の抵抗素子を形成する場合、抵抗素子の抵抗値を抵抗皮膜の長さと幅で制御する方法では、得られる抵抗素子の抵抗値が狭い範囲に限られていた。
本発明は、上記事情に鑑みてなされたものであって、シート抵抗の異なる複数の抵抗素子を容易に且つ精度良く形成することが可能な抵抗素子内蔵基板製造方法を提供することを課題とする。
前記課題を解決するため、本発明は同一のめっき抵抗層からなる抵抗皮膜を有する複数の抵抗素子を内蔵する抵抗素子内蔵基板の製造方法において、少なくとも一つの抵抗素子の有する抵抗皮膜を覆う保護層を設け、他の抵抗素子の有する抵抗皮膜に前記保護層が設けられていない抵抗皮膜の抵抗値変化処理液への浸漬または散布により、抵抗皮膜の抵抗値を下げる抵抗値変化処理を施し、かつ前記抵抗値変化処理液は、少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む溶液であることを特徴とする抵抗素子内蔵基板の製造方法を提供する。
また、本発明は、前記製造方法において、前記抵抗値変化処理後に、抵抗皮膜に加熱処理を施すことを特徴とする抵抗素子内蔵基板の製造方法を提供する。
また、本発明は、前記製造方法において、前記抵抗値変化処理後、前記保護層を剥離せずに当該抵抗素子を基板内に埋め込むことを特徴とする抵抗素子内蔵基板の製造方法を提供する。
本発明によれば、複数の抵抗素子の抵抗皮膜を同一のめっき抵抗層から形成するので、工程の簡略化や低コスト化が可能となり、しかも抵抗皮膜に抵抗値変化処理を施すことによって、抵抗素子の抵抗値を広い範囲で調整することが可能となる。すなわち、抵抗値の精度が高い抵抗素子を低コストにて製造することができる。これによって、配線基板に内蔵できる抵抗素子の数を増加し、配線基板の軽薄短小化という効果が得られる。また、内蔵素子の増加によって実装部品の数を減らすことができるため、実装のコストの低減にもつながる。
以下、最良の形態に基づき、本発明を説明する。
図1は、本発明の第1形態例の抵抗素子内蔵基板1A(図1(e)参照)の製造工程を示す図面である。
図1(e)に示すように、本発明の第1形態例の抵抗素子内蔵基板1Aは、絶縁基板10と、この絶縁基板10の両面に形成された複数の抵抗素子2,2Aと、抵抗素子2,2Aを覆うように設けられた絶縁層3と、絶縁層3を貫通するように設けられた導通ビア4と、絶縁層3上に形成された配線層5とを備え、前記抵抗素子2,2Aの抵抗皮膜11,11aは、同一のめっき抵抗層からなり、前記抵抗素子2,2Aのうち少なくとも一つは、抵抗皮膜11に抵抗値変化処理を施されていない抵抗素子2であり、他の抵抗素子2Aは、抵抗値変化処理が施された抵抗皮膜11aを有するものである。
ここで、絶縁基板10としては、特に限定されず、各種の合成樹脂からなる板や可撓性シート、ガラス板、セラミックス板、表面に絶縁層を有する金属製基板の中から、用途などに応じて適宜選択して用いることができる。
抵抗素子2,2Aは、めっき抵抗層からなる抵抗皮膜11,11aと、この抵抗皮膜11,11aに接する2つの導体層12,12とを有する。各抵抗素子2,2Aにおいて、2つの導体層12,12は互いに分離されており、抵抗素子2,2Aの素子電極として用いることができる。それぞれの導体層12,12は、導通ビア4を介して絶縁層3上の配線層5と接続されている。
絶縁層3は、熱硬化樹脂や光硬化性樹脂などの絶縁樹脂から形成することができる。
本発明において「同一のめっき抵抗層」とは、同一の抵抗性材料から厚みを等しくして形成されためっき抵抗層であることを意味する。望ましくは、絶縁基板10上に一回のめっき工程で形成されためっき抵抗層をエッチング等によって複数の抵抗皮膜11,11,…に分離したもの(図1(a)参照)である。
めっき抵抗層は、例えばニッケルやニッケル合金などからなる抵抗性材料を絶縁基板10上に無電解めっきすることによって形成することができる。
本発明において、抵抗値変化処理とは、抵抗皮膜のシート抵抗を変化させる処理(すなわち、当該シート抵抗を上昇または低下させる処理)をいう。従って、抵抗値変化処理後の抵抗皮膜11aの抵抗値は、抵抗値変化処理前の抵抗皮膜11のシート抵抗と異なる。
抵抗値変化処理は、例えば抵抗皮膜の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜11の抵抗値を上昇または低下させることにより行うことができる。例えば、抵抗値変化処理液として少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む処理液を用いることにより、抵抗皮膜の表面にそれらの金属塩が析出し、抵抗値を下げることが可能である。また、市販のエッチング液を使用し、膜厚を薄くすることで、抵抗値を上げることもできる。
本形態例の抵抗素子内蔵基板1Aの製造方法は、以下のとおりである。
まず、図1(a),図3(a)に示すように絶縁基板10上に複数の抵抗素子2,2,…を形成する。この段階における抵抗素子2,2,…は、抵抗値変化処理を施していないものであり、これらの抵抗素子2,2,…の形成方法は、特に限定されるものではなく、オメガプライやマクダーミットの方式が使用できる。
次に、図1(b)に示すように絶縁基板10上を耐薬品性のレジスト(保護層)20で保護し、抵抗値を変化させる抵抗素子2の抵抗皮膜11をレジスト20の開口部21に露出させる。
次に、レジスト20の開口部21に露出された抵抗皮膜11の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜11の抵抗値を変化させる。これにより、抵抗値変化処理された抵抗皮膜11aを有する抵抗素子2Aを得ることができる(図1(c),図3(c)参照)。
抵抗値変化処理によって抵抗皮膜の抵抗値を下げる場合には、抵抗値変化処理液として少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む処理液を用いればよい。これにより、抵抗皮膜の表面にそれらの金属塩が析出し、抵抗値を下げることが可能である。
抵抗値変化処理後は、図1(d)に示すようにレジスト20を剥離したのち、図1(e)に示すように絶縁層3を用いて通常の多層配線基板の工程で次の配線層を形成することで、配線層5や導通ビア4を含み、抵抗素子2,2Aを内蔵した多層配線回路基板1Aを製造することができる。
なお、抵抗素子の形成後、抵抗値を安定化させるため、上記工程の適当な段階において熱処理を施すことが好ましい。上記の熱処理は、例えば、100〜850℃の温度範囲内で行うことができる。
以上説明したように、第1形態例の抵抗素子内蔵基板1Aによれば、複数の抵抗素子2,2Aの抵抗皮膜11,11aを同一のめっき抵抗層から形成するので、工程の簡略化や低コスト化が可能となる。しかも、少なくとも一つの抵抗素子2ではめっき抵抗層をそのまま抵抗皮膜11として利用するのに対して、他の抵抗素子2Aではめっき抵抗層に抵抗値変化処理を施すことによって、めっき抵抗層とはシート抵抗が異なる抵抗皮膜11aを得ることができる。
なお、図1(d)でレジスト20を剥離する代わりに、例えば、開口部21を絶縁性封止材料で封止することにより、抵抗値変化処理を施した抵抗素子2Aを基板内に埋め込むことができる。この場合、絶縁層3がレジスト20および前記絶縁性封止材料から構成された多層配線回路基板を製造することができる。
次に、本発明の第2形態例の抵抗素子内蔵基板1Bについて説明する。
本発明において抵抗値変化処理は、抵抗値変化処理液の組成や濃度、処理条件等によって抵抗値変化の程度を調整することが可能である。従って、少なくとも一つの抵抗素子の抵抗皮膜に施す抵抗値変化処理と、他の抵抗素子の抵抗皮膜に施す抵抗値変化処理とで、それぞれ抵抗値変化の程度を変えることによって、抵抗皮膜のシート抵抗が異なる抵抗素子が内蔵された本発明の抵抗素子内蔵基板を得ることができる。
図2(g)に示す第2形態例の抵抗素子内蔵基板1Bの場合は、抵抗値変化処理が施された第1の抵抗皮膜11aを有する第1の抵抗素子2Aと、抵抗値変化処理が施された第2の抵抗皮膜11bを有する第2の抵抗素子2Bとを備え、抵抗値変化処理が施された第1の抵抗皮膜11aのシート抵抗が、抵抗値変化処理が施された第2の抵抗皮膜11bのシート抵抗と異なっている。
第2形態例の抵抗素子内蔵基板1Bの製造方法は、以下のとおりである。
まず、図2(a)に示すように絶縁基板10上に複数の抵抗素子2,2,…を形成する。この段階における抵抗素子2,2,…は、抵抗値変化処理を施していないものであり、これらの抵抗素子2,2,…の形成方法は、特に限定されるものではなく、オメガプライやマクダーミットの方式が使用できる。
次に、図2(b)に示すように絶縁基板10上を耐薬品性の第1のレジスト20(第1の保護層)で保護し、抵抗値を変化させる抵抗素子2の抵抗皮膜11を第1のレジスト20の開口部21に露出させる。
次に、開口部21に露出された抵抗皮膜の抵抗値変化処理液への浸漬または散布によって抵抗値を上昇または低下させる。これにより、抵抗値変化処理された第1の抵抗皮膜11aを有する抵抗素子2Aを得ることができる(図2(c)参照)。
次に、第1のレジスト20を剥離したのち、図2(d)に示すように絶縁基板10上を耐薬品性の第2のレジスト22(第2の保護層)で保護し、抵抗値を変化させる抵抗素子2の抵抗皮膜11を第2のレジスト22の開口部23に露出させる。この段階では、抵抗値変化処理を施した抵抗皮膜11aを有する抵抗素子2A上には第2のレジスト22を積層し、抵抗値変化処理を施していない抵抗素子2の抵抗皮膜11は開口部23に露出されるようにする。
次に、開口部23に露出された抵抗皮膜11の抵抗値変化処理液への浸漬または散布によって当該抵抗皮膜11の抵抗値を変化させる。これにより、抵抗値変化処理された第2の抵抗皮膜11bを有する抵抗素子2Bを得ることができる(図2(e)参照)。
抵抗値変化処理後は、図2(f)に示すように第2のレジスト22を剥離したのち、図2(g)に示すように絶縁層3を用いて通常の多層配線基板の工程で次の配線層を形成することで、配線層5や導通ビア4を含む抵抗素子2A,2Bを内蔵した多層配線回路基板1Bを製造することができる。
抵抗素子の熱処理を行う場合は、第1形態例の抵抗素子内蔵基板1Aの製造方法における熱処理の方法と同様にして行うことができる。
第1及び第2の抵抗皮膜11a,11bの抵抗値変化は、めっき抵抗層より抵抗値を上昇させてもよいし、逆に抵抗値を低下させてもよい。従って、第1の抵抗皮膜11aと第2の抵抗皮膜11bの両方が抵抗値変化処理を施したものである場合、本発明は、(1)〜(4)のいずれでも差し支えない。
(1) 第1の抵抗皮膜11aのシート抵抗を上昇させて第2の抵抗皮膜11bのシート抵抗を低下させる。
(2) 第1の抵抗皮膜11aのシート抵抗を低下させて第2の抵抗皮膜11bのシート抵抗を上昇させる。
(3) 第1の抵抗皮膜11aも第2の抵抗皮膜11bもシート抵抗を上昇させるが、シート抵抗を上昇させた抵抗値変化量が互いに異なる。
(4) 第1の抵抗皮膜11aも第2の抵抗皮膜11bもシート抵抗を低下させるが、シート抵抗を低下させた抵抗値変化量が互いに異なる。
以上説明したように、第2形態例の抵抗素子内蔵基板1Bによれば、複数の抵抗素子2の抵抗皮膜11a,11bを同一のめっき抵抗層から形成するので、工程の簡略化や低コスト化が可能となる。しかも、少なくとも一つの抵抗素子2Aのめっき抵抗層に抵抗値変化処理を施した後に、他の抵抗素子2Bのめっき抵抗層に抵抗値変化の程度が異なる抵抗値変化処理を施すことによって、第1の抵抗素子2Aの抵抗皮膜11aのシート抵抗と、第2の抵抗素子2Bの抵抗皮膜11bのシート抵抗とを、互いに異なる抵抗値にすることができる。
以下、実施例1について図1を用いて詳細に説明する。実施例1の抵抗素子内蔵基板1Aは、以下に説明する方法により製造することができる。
絶縁基板10上に無電解Niめっきを用いて、厚さ0.5μmのNiめっき膜からなる抵抗皮膜を形成する。Niめっき後に無電解銅めっき工程によって厚さ1μmの銅めっき層を形成する。さらに、電気銅めっきによって厚さ15μmになる条件で銅めっき層の厚みを調整する。
配線パターン形状にフォトリソグラフィ工程とエッチング工程によって銅とNiの不要部分を除去し、配線パターン形状を得る。そして、レジスト剥離後に抵抗素子2,2,…を形成する部分以外に再度レジストパターンを形成する。さらに、CuはエッチングするがNiをエッチングしないエッチング液(アルカリ性エッチング液)を使用して抵抗素子の銅層を除去する。これらの工程で、導体層12を含む抵抗素子2,2,…を形成することができる(図1(a)参照)。
さらに抵抗素子2の抵抗皮膜11のシート抵抗を調整するために、抵抗値変化処理を施す抵抗素子の抵抗皮膜が露出され、それ以外の抵抗素子が保護されるように、耐薬品性を有するレジストにより保護層20を形成する。具体的には、日立化成工業製27μm厚の感光性レジスト(RY−3237)を絶縁基板10上の全面にラミネートしたのち、フォトリソグラフィ工程で露光、現像することで、抵抗値変化処理を施す抵抗素子の抵抗皮膜が露出されるようにパターニングし、レジスト20に開口部21を形成する(図1(b)参照)。
次に、レジスト20の開口部21から露出した抵抗皮膜11に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜11aが得られる(図1(c)参照)。
抵抗値変化処理液として、10容量%の硫酸溶液に30g/lの硫酸銅を溶かした溶液を用いることにより、抵抗皮膜上に薄膜の銅が析出し、抵抗皮膜のシート抵抗を大幅に低下させることができる。抵抗値変化処理液の温度は30℃、浸漬時間は5分程度で良い。
これらのパターニングと処理を繰り返すことで、シート抵抗の異なる抵抗皮膜11,11aを同じのめっき抵抗層から得ることが可能となった。
抵抗値変化処理後に、図1(d)に示すようにレジスト20を除去したのち、代わりに熱硬化型の絶縁層3を貼付け、さらに、レーザー加工による絶縁層3への穴開けや導通ビア4および絶縁層3上の配線層5の形成など通常のプリント基板の多層配線基板工程を行う。
以上の工程により、図1(e)に示すように、絶縁層3、導通ビア4、配線層5を含み、抵抗値変化処理が施されていない抵抗素子2と抵抗値変化処理が施された抵抗素子2Aとを内蔵した多層配線基板1Aを製造することができる。
以下、実施例2について図2を用いて詳細に説明する。
実施例2の抵抗素子内蔵基板1Bは、以下の方法により製造することができる。
実施例1と同様に抵抗素子2,2,…を絶縁基板10の両面に形成する(図2(a)参照)。
次に、少なくとも一つの抵抗素子が保護され、他の抵抗素子の抵抗皮膜が開口部21に露出されるように、耐薬品性を有するレジスト20を形成する。具体的には、日立化成工業製27μm厚の感光性レジスト(RY−3237)を絶縁基板10上の全面にラミネートしたのち、フォトリソグラフィ工程で露光、現像することで、抵抗値変化処理を施す抵抗素子の抵抗皮膜が露出されるようにパターニングし、第1のレジスト20に開口部21を形成する(図2(b)参照)。
次に、第1のレジスト20の開口部21から露出した抵抗皮膜11に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜11aが得られる(図2(c)参照)。ここでは、塩化第二鉄液(10%溶液)に30℃で1分浸漬すると、抵抗皮膜11aの抵抗値は60%程度上昇する。
次に、第1のレジスト20を剥離した後、抵抗値変化処理を施した抵抗皮膜11aを有する抵抗素子2Aが保護され、抵抗値変化処理を施していない抵抗素子2の抵抗皮膜11が開口部23に露出されるように、耐薬品性を有するレジスト22を形成する。具体的には、日立化成工業製27μm厚の感光性レジスト(RY−3237)を絶縁基板10上の全面にラミネートしたのち、フォトリソグラフィ工程で露光、現像することで、抵抗値変化処理を施す抵抗素子の抵抗皮膜が露出されるようにパターニングし、第2のレジスト22に開口部23を形成する(図2(d)参照)。
次に、第2のレジスト22の開口部23から露出した抵抗皮膜11に対して抵抗値変化処理液の浸漬または噴霧の処理を施すことにより、抵抗値変化処理を施した抵抗皮膜11bが得られる(図2(e)参照)。ここでは、10容量%硫酸に硫酸銅20g/lを入れた溶液で30℃、10分間浸漬すると、抵抗皮膜11bの抵抗値は20%程度低下する。
抵抗値変化処理後に、第2のレジスト22を除去し、代わりに熱硬化型の絶縁層3を貼付け、さらに、レーザー加工による絶縁層3への穴開けや導通ビア4および絶縁層3上の配線層5の形成など通常のプリント基板の多層配線基板工程を行う。以上の工程により、図2(g)に示すように、絶縁層3、導通ビア4、配線層5を含み、抵抗素子2A,2Bを内蔵した多層配線基板1Bにおいて、シート抵抗の異なる抵抗皮膜11a,11bを同じめっき抵抗層から得ることが可能となった。
本発明の抵抗素子内蔵基板およびその製造方法は、配線回路基板上に実装されている実装部品を基板内部に内蔵しようというものである。実装部品を基板内部に取り込むことで、実装エリアにスペースが生まれより高機能な部品を実装することが可能となる。また、従来の基板サイズも小さくすることが可能となり、電子機器の軽薄短小化を促進する原動力ともなる。
(a)〜(e) 実施例1に係る抵抗素子内蔵基板の製造方法を説明する断面工程図である。 (a)〜(g) 実施例2に係る抵抗素子内蔵基板の製造方法を説明する断面工程図である。 (a)〜(c) 抵抗値変化処理を説明する斜視工程図である。
符号の説明
1A,1B…抵抗素子内蔵基板、
2…抵抗皮膜に抵抗値変化処理を施していない抵抗素子、
2A,2B…抵抗皮膜に抵抗値変化処理を施した抵抗素子、
11…抵抗値変化処理を施していない抵抗皮膜、
11a,11b…抵抗値変化処理を施した抵抗皮膜、
20,22…保護層(レジスト)。

Claims (3)

  1. 同一のめっき抵抗層からなる抵抗皮膜を有する複数の抵抗素子を内蔵する抵抗素子内蔵基板の製造方法において、
    少なくとも一つの抵抗素子の有する抵抗皮膜を覆う保護層を設け、他の抵抗素子の有する抵抗皮膜に、前記保護層が設けられていない抵抗皮膜の抵抗値変化処理液への浸漬または散布により、抵抗皮膜の抵抗値を下げる抵抗値変化処理を施し、かつ前記抵抗値変化処理液は、少なくともニッケル、銅、金、パラジウムからなる群から選ばれるいずれかの金属塩を含む溶液であることを特徴とする抵抗素子内蔵基板の製造方法。
  2. 前記抵抗値変化処理後に、抵抗皮膜に加熱処理を施すことを特徴とする請求項に記載の抵抗素子内蔵基板の製造方法。
  3. 前記抵抗値変化処理後、前記保護層を剥離せずに当該抵抗素子を基板内に埋め込むことを特徴とする請求項1または2に記載の抵抗素子内蔵基板の製造方法。
JP2004351729A 2004-12-03 2004-12-03 抵抗素子内蔵基板の製造方法 Expired - Fee Related JP4626282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004351729A JP4626282B2 (ja) 2004-12-03 2004-12-03 抵抗素子内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004351729A JP4626282B2 (ja) 2004-12-03 2004-12-03 抵抗素子内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006165117A JP2006165117A (ja) 2006-06-22
JP4626282B2 true JP4626282B2 (ja) 2011-02-02

Family

ID=36666803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004351729A Expired - Fee Related JP4626282B2 (ja) 2004-12-03 2004-12-03 抵抗素子内蔵基板の製造方法

Country Status (1)

Country Link
JP (1) JP4626282B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378050A (en) * 1976-12-21 1978-07-11 Nitto Electric Ind Co Multilayer resistance circuit board
JPH097809A (ja) * 1995-06-21 1997-01-10 Rohm Co Ltd 薄膜抵抗器およびその製造方法
JPH10275717A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012906B1 (ja) * 1970-10-09 1975-05-15

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378050A (en) * 1976-12-21 1978-07-11 Nitto Electric Ind Co Multilayer resistance circuit board
JPH097809A (ja) * 1995-06-21 1997-01-10 Rohm Co Ltd 薄膜抵抗器およびその製造方法
JPH10275717A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2006165117A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100811498B1 (ko) 박형 집적 레지스터/캐패시터/인덕터 패캐이지 및 제조방법
JP4242416B2 (ja) ランドレスビアホールを備えたプリント基板の製造方法
CN100508692C (zh) 制造具有薄核心层的印刷电路板的方法
TW200939927A (en) Wiring substrate and its manufacturing process
EP0053490A1 (en) Method for manufacturing a fine-patterned thick film conductor structure
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP3655336B2 (ja) 印刷配線板の製造方法および印刷配線板
CN115066109B (zh) 具有电镀硬金孤立pad的柔性线路板及其制作方法
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法
KR100747020B1 (ko) 저항체 내장형 인쇄회로기판 및 그 제조방법
JP2005175185A (ja) フレキシブル配線基板
TWI429349B (zh) A manufacturing method of a printed wiring board incorporating a resistive element
JP4792761B2 (ja) 抵抗素子の形成方法
JP4701853B2 (ja) 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法
JP4507780B2 (ja) 抵抗体内蔵プリント配線板の製造方法
JP4507779B2 (ja) 抵抗素子内蔵プリント配線板の製造方法
JP4687084B2 (ja) 受動素子内蔵プリント配線板の製造方法
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JP2007027238A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法
JP2000353726A (ja) フィルムキャリアの製造方法
JPH03225894A (ja) プリント配線板の製造方法
JP4661338B2 (ja) 抵抗体の形成方法
JP4359990B2 (ja) フィルムキャリアの製造方法
KR100754805B1 (ko) 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법
JP4645212B2 (ja) 配線回路板内蔵抵抗素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees