JP4792761B2 - 抵抗素子の形成方法 - Google Patents

抵抗素子の形成方法 Download PDF

Info

Publication number
JP4792761B2
JP4792761B2 JP2005038681A JP2005038681A JP4792761B2 JP 4792761 B2 JP4792761 B2 JP 4792761B2 JP 2005038681 A JP2005038681 A JP 2005038681A JP 2005038681 A JP2005038681 A JP 2005038681A JP 4792761 B2 JP4792761 B2 JP 4792761B2
Authority
JP
Japan
Prior art keywords
resistance element
resistance
resistor
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005038681A
Other languages
English (en)
Other versions
JP2006228851A (ja
Inventor
達広 岡野
由香 水野
隆之 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2005038681A priority Critical patent/JP4792761B2/ja
Publication of JP2006228851A publication Critical patent/JP2006228851A/ja
Application granted granted Critical
Publication of JP4792761B2 publication Critical patent/JP4792761B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、金属膜で形成された抵抗素子を有するプリント配線基板において、前記金属膜で形成された抵抗素子抵抗値を調整可能とした抵抗素子の形成方法に関するものである。
近年、デジタルカメラや携帯電話などの機器の小型化、軽量化に伴い、プリント配線基板に実装する受動素子も小型化、受動素子の配置の高密度化が進み、従来の実装技術では対応が困難となっている。
そこで、受動素子を配線基板の内部に配置する、内蔵型多層配線基板の要望が高まっている。抵抗素子、インダクタ、キャパシタ等の受動素子チップをそのまま配線基板に内蔵すると、基板全体が厚くなってしまう問題があった。
そこで、前記受動素子を配線基板作成時に、同時に作りこむことで、薄い部品や素子の形成が可能となる。
前記受動素子の中で、抵抗素子を作りこむ方法としては、銅箔上に金属薄膜で抵抗層を形成する方法、絶縁基板上にめっきにより形成する方法、抵抗性の厚膜ポリマーを印刷することで形成する方法がある。
前記形成方法で、厚膜ポリマーを印刷することで形成する方法は、高抵抗の抵抗層を形成することが可能であるが、微細な寸法の抵抗層を形成することは困難である。一方、金属薄膜を用いた抵抗層は、前記印刷による抵抗層と比較して、微細な加工が可能であるが、高い抵抗値を得ることが困難であった。
金属薄膜を用いた抵抗素子の形成方法として、絶縁基板に設けた銅箔上に電解ニッケル・リンめっきにより薄膜抵抗層を形成し、前記銅箔とめっき層を一括してエッチングにより配線層を形成し、次に、所定の配線層部分をエッチングし、下の抵抗層を露出させることにより抵抗体を形成する方法がある(特許文献1参照)。
また、絶縁基板上に配線の一部が分離している配線パターンを形成し、その後、抵抗体を前記分離している配線間に無電解ニッケル・リンめっきにより形成する方法がある(特許文献2参照)。
しかし、前記方法は、いずれも無電解めっきにより抵抗体を形成するため、形成された抵抗体の大きさの幅が一定の範囲になってしまっていた。
米国特許第4808967号明細書 特開平10−190183号公報
本発明は、微細な加工が可能な金属膜を用いた抵抗素子の形成方法において、同一の金属膜から形成した複数の抵抗素子のそれぞれの抵抗素子の抵抗値の範囲が大きい抵抗素子の形成方法を提供することを目的とする。
請求項1に記載の発明は、配線回路基板上に、金属膜で形成した抵抗体の、特定箇所を金属塩を含まない酸溶液で処理し、異なる抵抗値の抵抗素子を形成することを特徴とする抵抗素子の形成方法である。
請求項2に記載の発明は、前記抵抗素子が、トリミングにより抵抗値が調整されていることを特徴とする請求項1のいずれかに記載の抵抗素子の形成方法である。
請求項3に記載の発明は、前記抵抗素子が、配線回路基板の内部に内蔵されていることを特徴とする請求項1のいずれかに記載の抵抗素子の形成方法である。
(削除)
(削除)
(削除)
本発明により、金属膜を用いた配線回路基板上に複数の抵抗素子を形成する形成方法において、前記同一の金属膜で形成した複数の特定の抵抗素子を異なる処理を施し、異なる抵抗値の抵抗素子を形成することが可能となった。
以下、図1を用いて詳細に説明する。
まず、図1(a)に示すように、絶縁基板10上に、抵抗素子15を形成後、図1(b)に示すように、前記抵抗素子全体に耐薬品性の感光性レジスト40をコートし、次に、図1(c)に示すように、前記抵抗素子15を構成する抵抗体の抵抗値を変化させる部分が露出するように、フォトリソグラフィ工程により、前記レジストのパターニングを行う。
次に、レジストパターン40aを形成後、前記抵抗体の露出部分を調整処理する。
抵抗体の抵抗値を高くしたい場合は、金属塩を含まない酸溶液で処理をする。使用する酸溶液は、硫酸、硝酸、塩酸、過塩素酸のいずれかを含む溶液で、1〜60容量%の濃度ものを使用する。そして、抵抗体をこの溶液に浸漬する、抵抗体にスプレー噴射する等の方法で処理を行う。
また、抵抗体の抵抗値を低くしたい場合は、銅、銀、金等の金属塩を含む処理液処理を行う。
前記、処理液で抵抗体を処理すると、抵抗体の表面に金属塩が析出し、抵抗値を下げることができる。
そして、抵抗体の処理後、レジストを剥離し、抵抗体を加熱処理し、抵抗値を安定させる。
次に、レーザーを用いて抵抗体をトリミングし、所定の抵抗値に調整する。この時、抵抗値高い部分、そして、抵抗値の低い部分の順にトリミングを行うことが好ましい。
これは、Niめっき膜が不働態化し、酸化膜が、Ni皮膜状に形成される効果と硝酸によるエッチングによる抵抗体の膜厚現象の効果である。
また、処理液に10容量%の硫酸溶液に、30g/lの硫酸銅を溶かした溶液を用いることで抵抗体上に薄膜の銅が析出し、抵抗は逆に大幅に低下させることができる。
液温は、30℃、浸漬時間は5分程度で良い。これらのパターニングと処理を繰り返すことで、同一の金属膜から異なる抵抗値を得ることが可能となった。
抵抗素子を処理した後に、レジストを除去し、熱硬化型樹脂の絶縁層を貼付け、レーザー加工による穴開けなど、通常のプリント基板の多層配線基板工程を行うことで、導通路、絶縁層、配線層を含む抵抗素子を内蔵した多層配線基板を形成することができる。
以下、実施例について図1を用いて詳細に説明する。
本発明の配線回路基板内蔵用抵抗素子の形成方法は、次の工程のようになる。
絶縁基板上に、12μmの銅箔が積層された銅箔付き絶縁基板10を、フォトリソグラフィ工程と、エッチング工程により配線パターン11を形成した。
次にこの配線パターン11を含む絶縁基板1の全面に無電解めっき工程によって、パラジウム触媒を付着させた。このパラジウム触媒上に、15μmの感光性ドライレジストフィルムをラミネートし、さらに、抵抗体形成部分が露出するようにフォトリソグラフィ工程によって露光、現像した。
次に、5%の塩酸溶液に浸漬し、前記パラジウム触媒を活性化し、水洗後、無電解0.5μmのNiめっき膜を形成し、3%の水酸化ナトリウム溶液で、前記ドライレジストフィルムを剥離除去し、抵抗素子を形成した。(図1(a))
次に、図1(b)に示すように、抵抗素子を含む基板全面に、耐薬品性のレジスト40を形成し、さらに、図1(c)に示すように、フォトリソグラフィ工程によって露光、現像した。
そして、前記抵抗体素子の露出した部分を、1%硝酸溶液に、30℃で10分間浸漬し、抵抗値が通常の値よりも大幅に上昇した抵抗体11aとすることができた。
これは、Niめっき膜が不働態化し、酸化膜が、Ni皮膜状に形成される効果と硝酸によるエッチングによる抵抗体の膜厚現象の効果である。
以下、実施例について図1を用いて詳細に説明する。
本発明の配線回路基板内蔵用抵抗素子の形成方法は、次の工程のようになる。
絶縁基板上に、12μmの銅箔が積層された銅箔付き絶縁基板10を、フォトリソグラフィ工程と、エッチング工程により配線パターン11を形成した。
次にこの配線パターン11を含む絶縁基板1の全面に無電解めっき工程によって、パラジウム触媒を付着させた。このパラジウム触媒上に、15μmの感光性ドライレジストフィルムをラミネートし、さらに、抵抗体形成部分が露出するようにフォトリソグラフィ工程によって露光、現像した。
次に、5%の塩酸溶液に浸漬し、前記パラジウム触媒を活性化し、水洗後、無電解0.5μmのNiめっき膜を形成し、3%の水酸化ナトリウム溶液で、前記ドライレジストフィルムを剥離除去し、抵抗素子を形成した。(図1(a)参照)
次に、図1(b)に示すように、抵抗素子を含む基板全面に、耐薬品性のレジスト40を形成し、さらに、図1(c)に示すように、フォトリソグラフィ工程によって露光、現像した。
そして、前記抵抗体素子の露出した部分を、10容量%の硫酸溶液に、30g/lの硫酸銅を溶かした溶液を用いることで抵抗体上に薄膜の銅が析出し、抵抗は逆に大幅に低下させることができる。
液温は、30℃、浸漬時間は5分程度で良い。これらのパターニングと処理を繰り返すことで、同一の金属膜から異なる抵抗値を得ることが可能となった。
抵抗素子を処理した後に、レジストを除去し、熱硬化型樹脂の絶縁層を貼付け、レーザー加工による穴開けなど、通常のプリント基板の多層配線基板工程を行うことで、導通路、絶縁層、配線層を含む抵抗素子を内蔵した多層配線基板を形成することができる。
実装部品を基板内に取り込むことで、実装エリアにスペースが生まれ、高機能な部品を内蔵することができ、また、サイズも小さくできるので、電子機器の小型化を促進することができる。
本発明の製造方法を示す断面説明図。
10・・・・・・・・・ 絶縁基板
11・・・・・・・・・ 金属膜抵抗体
15・・・・・・・・・ 抵抗体
40・・・・・・・・・ レジスト
40a・・・・・・・・・ レジストパターン

Claims (3)

  1. 配線回路基板上に、金属膜で形成した抵抗体の、特定箇所を金属塩を含まない酸溶液で処理し、異なる抵抗値の抵抗素子を形成することを特徴とする抵抗素子の形成方法。
  2. 前記抵抗素子が、トリミングにより抵抗値が調整されていることを特徴とする請求項のいずれかに記載の抵抗素子の形成方法。
  3. 前記抵抗素子が、配線回路基板の内部に内蔵されていることを特徴とする請求項のいずれかに記載の抵抗素子の形成方法。
JP2005038681A 2005-02-16 2005-02-16 抵抗素子の形成方法 Expired - Fee Related JP4792761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005038681A JP4792761B2 (ja) 2005-02-16 2005-02-16 抵抗素子の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005038681A JP4792761B2 (ja) 2005-02-16 2005-02-16 抵抗素子の形成方法

Publications (2)

Publication Number Publication Date
JP2006228851A JP2006228851A (ja) 2006-08-31
JP4792761B2 true JP4792761B2 (ja) 2011-10-12

Family

ID=36989970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005038681A Expired - Fee Related JP4792761B2 (ja) 2005-02-16 2005-02-16 抵抗素子の形成方法

Country Status (1)

Country Link
JP (1) JP4792761B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7271968B2 (ja) * 2019-01-25 2023-05-12 富士通株式会社 配線基板及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208887A (ja) * 1984-04-03 1985-10-21 松下電器産業株式会社 厚膜多層回路基板
JPH04209503A (ja) * 1990-12-05 1992-07-30 Mitsubishi Materials Corp 抵抗体のトリミング方法
JP3402478B2 (ja) * 1992-12-22 2003-05-06 株式会社デンソー 厚膜多層基板
JP2005005599A (ja) * 2003-06-13 2005-01-06 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
JP2006228851A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
US7277005B2 (en) Printed circuit board including embedded resistor and method of fabricating the same
JP2007165634A (ja) 配線基板の製造方法
JP6625872B2 (ja) 配線基板及び配線基板の製造方法
US8344261B2 (en) Carrier substrate, fabrication method thereof, printed circuit board using the same, and fabrication method thereof
JP4792761B2 (ja) 抵抗素子の形成方法
US8042261B2 (en) Method for fabricating embedded thin film resistors of printed circuit board
US8166653B2 (en) Method of manufacturing printed circuit board having embedded resistors
JP2007317904A (ja) 抵抗素子及び抵抗素子内蔵配線回路板
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP2007067035A (ja) 抵抗素子および抵抗素子の製造方法
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法
JP4705972B2 (ja) プリント配線板及びその製造方法
JP4687084B2 (ja) 受動素子内蔵プリント配線板の製造方法
KR20060066971A (ko) 양면 연성회로기판 제조방법
JP4507780B2 (ja) 抵抗体内蔵プリント配線板の製造方法
JP4507779B2 (ja) 抵抗素子内蔵プリント配線板の製造方法
TWI484880B (zh) 印刷電路板之製作方法
JP4701853B2 (ja) 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法
JP4453301B2 (ja) 配線基板の製造方法
JP4661338B2 (ja) 抵抗体の形成方法
JP2005240127A (ja) 抵抗素子及びプリント配線板
JP4552624B2 (ja) 抵抗体内蔵配線基板及びその製造方法
JP4687072B2 (ja) 配線基板の製造方法及び配線基板
KR20220082481A (ko) 배선 기판의 제조 방법
KR20100068787A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees