JP2007317904A - 抵抗素子及び抵抗素子内蔵配線回路板 - Google Patents

抵抗素子及び抵抗素子内蔵配線回路板 Download PDF

Info

Publication number
JP2007317904A
JP2007317904A JP2006146266A JP2006146266A JP2007317904A JP 2007317904 A JP2007317904 A JP 2007317904A JP 2006146266 A JP2006146266 A JP 2006146266A JP 2006146266 A JP2006146266 A JP 2006146266A JP 2007317904 A JP2007317904 A JP 2007317904A
Authority
JP
Japan
Prior art keywords
resistor
resistance
resistance element
circuit board
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006146266A
Other languages
English (en)
Inventor
Akiko Saeki
明子 佐伯
Nao Azuma
奈緒 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2006146266A priority Critical patent/JP2007317904A/ja
Publication of JP2007317904A publication Critical patent/JP2007317904A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】印刷等で抵抗体を形成する際、印刷時のかすれやパターンの欠けにより抵抗値が設定値よりも高くなっても、トリミングにより設定抵抗値に抵抗値調整が可能な抵抗素子と抵抗素子内蔵配線回路板を提供することを目的とする。
【解決手段】絶縁層11上に配線層21、配線層21の先端部に電極21a及び配線層22を、電極21a上に銀めっき層からなる貴金属皮膜31を形成し、スクリーン印刷にて並列に配置された主抵抗体41と補助抵抗体42とを形成し、本発明の抵抗素子及び抵抗素子内蔵配線回路板100を作製する。さらに、補助抵抗体42をレーザートリミング等により抵抗値調整することにより、抵抗値調整された本発明の抵抗素子及び抵抗素子内蔵配線回路板を得ることができる。
【選択図】図1

Description

本発明は、各種電子機器に使用される配線回路基板に関し、詳しくは、抵抗素子及び抵抗素子を備えた抵抗素子内蔵配線板に関するものである。
電子機器の小型化、高密度化、高性能化が進んでいる。そして、電子機器内に組み込まれる配線回路板も小型化、高密度化、高速化の要求が高まっており、それらの要求を満たした配線回路板が求められている。
従来、配線回路板には半導体チップ、抵抗体、キャパシタ、インダクタ等の部品を表面実装し、実装する部品を小型化することで配線回路板の小型化、高密度化対応を図っている。
しかしながら、表面実装だけでは限界があり、さらなる部品実装密度の向上が求められ、抵抗素子、キャパシタ、インダクタ等の部品を内蔵した部品内蔵の配線回路板の開発が進められている。配線回路板の内部に抵抗素子を形成する手法として、絶縁基板上に形成された銅配線等からなる電極間にカーボンフィラーと樹脂を混合してなる抵抗ペーストを印刷、焼成して抵抗素子を形成する手法が提案されている(例えば、特許文献1参照)。
抵抗ペーストを印刷、焼成して抵抗素子を形成する場合、電極間距離、抵抗体幅、抵抗体厚みを変えて目的とする抵抗値が得られるよう抵抗素子の設計を行う。しかしながら、スクリーン印刷においては、再現できる電極間距離や抵抗体幅、抵抗体厚みには制限があり、ある大きさ以下に小さく形成することは技術的に難しい。このことが、配線回路板の小型化、高密度化の障害になっている。
そこで、抵抗素子の抵抗値に合わせて、異なる比抵抗の抵抗ペーストを使い分け、ある抵抗ペーストを印刷、仮焼成し乾燥させた後、基板の同一面上に異なる比抵抗の抵抗ペーストを印刷、することが行われる。このように印刷と仮焼成の工程を複数回繰り返し行うことにより、内蔵可能な抵抗素子の抵抗値範囲を広げることができる。
しかしながら、印刷により抵抗体を形成する場合、印刷時のにじみ、かすれや膜厚ばらつきにより、抵抗値を高精度に制御することは困難である。
そこで、印刷抵抗素子の抵抗値精度を高める方法として、トリミングにより抵抗値を調整する方法が知られている。抵抗素子のトリミング方法としては抵抗ペーストを印刷、焼成して抵抗被膜を形成した後、レーザーにより抵抗被膜を部分的に切断し、抵抗値を増大させる方法が提案されている(例えば、特許文献2参照)。
図5(a)及び(b)に一般的な抵抗素子のトリミング方法の一例を示す。
図5(a)は、電極121a間に形成された被膜抵抗体131の途中に二本のトリミング溝151及び152を形成し、一本目にて電極121a間の抵抗値の粗調整を、二本目にて微調整を行うようにした例である。
図5(b)は、電極121a間に形成された抵抗体131にL字状にトリミング溝153を入れて、トリミング溝の長さにより電極121a間の抵抗値を調整するようにした例である。
特許第2835451号 特開平5−13206号公報 この様なレーザートリミング方法においては、抵抗値を増大させる方向への調整は可能であるが、狙い値に対し大きくなってしまった抵抗値を低下させることは不可能であった。例えば、印刷時のかすれやパターンの欠けが生じてしまった場合、抵抗値は設定値に対して大幅に高くなってしまうが、これをレーザートリミングで調整することはできない。特に、抵抗材料のスクリーン印刷においては、一般に高抵抗ペーストほど印刷性が悪く、かすれやパターンの欠けを生じ易いため、抵抗値を狙いどおりに形成し難く、製品の収率を低下させる問題があった。
本発明は、上記問題点に鑑み考案されたものであり、印刷等で抵抗体を形成する際、印刷時のかすれやパターンの欠けにより抵抗値が設定値よりも高くなっても、トリミングにより設定抵抗値に抵抗値調整が可能な抵抗素子と抵抗素子内蔵配線回路板を提供することを目的とする。
本発明に於いて上記課題を達成するために、まず請求項1においては、絶縁層と配線層とを備えた多層配線回路板に内蔵される抵抗素子であって、
前記抵抗素子は前記配線層の一部からなる一対の電極間に形成されており、主抵抗体と補助抵抗体とで構成されていることを特徴とする抵抗素子としたものである。
また、請求項2においては、前記主抵抗体と補助抵抗体とは、当該電極間に並列に配置されていることを特徴とする請求項1記載の抵抗素子としたものである。
また、請求項3においては、前記補助抵抗体は、前記主抵抗体よりも幅が狭く、かつ比抵抗が小さいことを特徴とする請求項1または2に記載の抵抗素子としたものである。
また、請求項4においては、前記電極の表面は貴金属皮膜により被覆されていることを特徴とする請求項1乃至3のいずれか一項に記載の抵抗素子としたものである。
また、請求項5においては、前記貴金属皮膜は、置換型無電解めっきにて形成された銀めっき層であることを特徴とする請求項4記載の抵抗素子としたものである。
また、請求項6においては、前記主抵抗体と補助抵抗体とは、少なくとも熱硬化性樹脂脂に導電性材料を分散した抵抗材料よりなることを特徴とする請求項1乃至5のいずれか一項に記載の抵抗素子としたものである。
さらにまた、請求項7においては、絶縁層と、配線層と、抵抗素子とを備えた素子内蔵多層配線回路板であって、
前記配線層の一部からなる一対の電極間に請求項1乃至6のいずれか一項に記載の抵抗素子を設けたことを特徴とする抵抗素子内蔵配線回路板としたものである。
本発明の抵抗素子は、主抵抗体と補助抵抗体とが並列に配置された構成になっているので、印刷等のかすれやパターンの欠けにより主抵抗体の抵抗値が増大しても、トリミング等にて補助抵抗体の抵抗値を調整することにより、容易に設定抵抗値に調整することができる。
また、この抵抗素子を多層配線回路板に内蔵することにより抵抗素子内蔵配線回路板の収
率を向上させることができる。
以下本発明の実施の形態につき説明する。
図1(a)は、本発明の抵抗素子及び抵抗素子内蔵多層配線回路板の一実施例を示す部分模式平面図を、図1(b)は、図1(a)をA−A’線で切断した抵抗素子及び抵抗素子内蔵多層配線回路板の部分模式構成断面図を、図1(c)は、図1(a)をB−B’線で切断した抵抗素子及び抵抗素子内蔵多層配線回路板の部分模式構成断面図をそれぞれ示す。
抵抗素子内蔵配線回路板100は、絶縁層11上に配線層21と、配線層21先端部に電極21aと、電極21aに貴金属皮膜31とが形成されており、貴金属皮膜31が形成された電極21a間に主抵抗体41と補助抵抗体42とからなる抵抗素子40を形成したものである。
請求項2に係る発明では、主抵抗体41と補助抵抗体42とは、並列に配置されて抵抗素子41を構成している。
これは、主抵抗体41を印刷等で形成する際、主抵抗体41の抵抗値が設定抵抗値に対して低い場合はトリミング等で容易に抵抗値調整できるが、主抵抗体41の抵抗値が設定抵抗値に対して高くなった場合は、トリミング等で抵抗値調整はできない。
そこで、本発明の抵抗素子40は、主抵抗体41の抵抗値が設定抵抗値に対して高くなった場合でも、トリミング等で容易に抵抗値調整ができるように、補助抵抗体42を並列に配置した構成にしてある。
請求項3に係る発明は、補助抵抗体42の幅を、主抵抗体41よりも狭く、かつ補助抵抗体42の比抵抗を主抵抗体41よりも低く設定することで、抵抗素子を小型化、高密化度に対応させるようにしたものである。
さらに、補助抵抗体42の比抵抗は主抵抗体41の比抵抗の1/2〜1/20に設定するのが好ましい。補助抵抗体42の比抵抗が小さすぎると、その後のトリミング工程で抵抗値を調整するのが困難となる。
請求項4及び5に係る発明は、電極21aの表面に置換型無電解めっきにて銀めっき層からなる貴金属皮膜31を形成することにより、電極21aと主抵抗体41と補助抵抗体42との接触抵抗を低減させ、主抵抗体41及び補助抵抗体42と電極21aとの密着性を向上させることができる。
請求項6に係る発明は、主抵抗体41及び補助抵抗体42は、少なくとも熱硬化性樹脂脂に導電性材料を分散させた抵抗材料(抵抗ペースト)にて作製し、スクリーン印刷等でパターン化することにより形成したものである。
請求項7に係る発明は、絶縁層11上に配線層21、配線層21先端部に電極21aと、貴金属皮膜31とが形成された配線回路板の電極21a間に請求項1乃至6のいずれか一項に記載の主抵抗体41と補助抵抗体42とが並列に配置された抵抗素子40を設けて抵抗素子内蔵多層配線回路板としたものである。
以下本発明の抵抗素子及び抵抗素子内蔵多層配線回路板の作製方法について説明する。図2(a)〜(b)は、本発明の抵抗素子及び抵抗素子内蔵多層配線回路板の作製方法の一部の工程を示す部分模式平面図を、図2(a’)及び(b’)は、図2(a)及び(b)をA−A’線で切断した部分模式構成断面図を、図2(a’’)は、図2(a)をB−B’線で切断した部分模式構成断面図をそれぞれ示す。
図3(c)〜(d)は、本発明の抵抗素子及び抵抗素子内蔵多層配線回路板の作製方法の一部の工程を示す部分模式平面図を、図3(c’)及び(d’)は、図3(c)及び(d)をA−A’線で切断した部分模式構成断面図を、図3(d’’)は、図3(d)をB−B’線で切断した部分模式構成断面図をそれぞれ示す。
図4(e)〜(f)は、本発明の抵抗素子及び抵抗素子内蔵多層配線回路板の作製方法の一部の工程を示す部分模式平面図を示す。
まず、公知のサブトラクティブ法、もしくはセミアディティブ法等にて一連のパターニング処理を行い、ガラスエポキシ等からなる絶縁層11上に配線層21、配線層21の先端部に電極21a及び配線層22を形成する(図2(a)、(a’)及び(a’’)参照)。
次に、電極21a以外の箇所にめっきマスク用のめっきレジストを形成し、置換型無電解めっきにて、電極21a上に銀めっき層からなる貴金属皮膜31を形成する(図2(b)及び(b’)参照)。
ここで、貴金属皮膜31の代わりに、この電極21a上に銀ペーストをスクリーン印刷・焼成し、銀ペースト電極を形成してもよい。
次に、貴金属皮膜31が形成された電極21a間に導電性物質と樹脂を含む抵抗ペーストを用いてスクリーン印刷法にて抵抗パターンを形成後、乾燥して、予備乾燥状態の主抵抗体41を形成する(図3(c)及び(c’)参照)。
さらに、貴金属皮膜31が形成された電極21a間に導電性物質と樹脂を含む主抵抗体41よりも低い比抵抗の抵抗ペーストを用いてスクリーン印刷法にて抵抗パターンを形成後、乾燥、焼成して、主抵抗体41と補助抵抗体42とが並列に配置された本発明の抵抗素子40及び抵抗素子内蔵配線回路板100を得る(図3(d)、(d’)及び(d’’)参照)。
補助抵抗体42は第1の主抵抗体41よりも幅を狭く、主抵抗体41の抵抗ペーストよりも比抵抗の低い抵抗ペーストを用いるのが好ましい。
補助抵抗体42の抵抗体幅を狭くすることで、素子の小型化に形成でき、さらに好ましくは、比抵抗が主抵抗体41の抵抗ペーストの1/2〜1/20のペーストを用いるのがよい。補助抵抗体42に用いる抵抗ペーストの比抵抗が小さすぎると、その後のトリミング工程で抵抗値を調整するのが困難になる。
上記抵抗ペーストを構成している樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等が挙げられる。
また、上記抵抗ペーストを構成している導電性物質としては、アセチレンブラック、ファーネスブラック、サーマルブラック、グラファイト等の安価なカーボンブラックが好ましい。
また、導電性フィラーの他に印刷性や安定性を高めるため、シリカ、ZrO2、TiO2、SnO2、AlO3、MgO等の無機フィラーが添加されていてもよい。
次に、本発明の抵抗素子内蔵配線回路板100の補助抵抗体42の所定位置にレーザートリミング等によりトリミング溝51及び52を形成して、トリミング溝51にて粗調整、トリミング溝51にて微調整して、所定の設定抵抗値に調整された抵抗素子40aを作製し、抵抗値調整された本発明の抵抗素子内蔵配線回路板100aを得ることができる(図4(e)参照)。
これは、主抵抗体41が設定抵抗値よりも高く形成された場合で、補助抵抗体42をトリ
ミング調整することにより抵抗素子40を設定抵抗値に調整した事例である。
さらに必要であれば、ビルドアッププロセス等により絶縁層、配線層及び抵抗素子等を形成し、レーザートリミング等により抵抗値調整を行う一連の工程を必要回数繰り返すことにより、所望の層数の抵抗素子内蔵配線回路板を得ることができる。
また別の事例では、本発明の抵抗素子内蔵配線回路板100の補助抵抗体42にレーザートリミング等によりトリミング溝53及び54を形成して補助抵抗体42を切断し、主抵抗体41の所定位置にトリミング溝53及び54を形成してトリミング溝55にて粗調整、トリミング溝56にて微調整して、所定の設定抵抗値に調整された抵抗素子40bを作製し、抵抗値調整された本発明の抵抗素子内蔵配線回路板100bを得ることができる(図4(f)参照)。
これは、主抵抗体41が設定抵抗値よりも低く形成された場合で、補助抵抗体42をトリミング溝で切断してオープンにし、主抵抗体41を抵抗値調整することにより抵抗素子40を設定抵抗値に調整した事例である。
さらに必要であれば、ビルドアッププロセス等により絶縁層、配線層及び抵抗素子等を形成し、レーザートリミング等により抵抗値調整を行う一連の工程を必要回数繰り返すことにより、所望の層数の抵抗素子内蔵配線回路板を得ることができる。
上記したように、本発明の抵抗素子は、主抵抗体と補助抵抗体とが並列に配置された構成になっているので、印刷等のかすれやパターンの欠けにより主抵抗体の抵抗値が増大しても、トリミング等にて補助抵抗体の抵抗値を調整することにより、容易に設定抵抗値に調整することができる。
また、この抵抗素子を多層配線回路板に内蔵することにより抵抗素子内蔵配線回路板の収率を向上させることができる。
以下、実施例により本発明を詳細に説明する。
まず、銅張積層板CCL−HL830(三菱ガス化学製)の銅箔からなる導体層上に厚さ15μmのドライフィルムレジストRY−3315(日立化成製)をロールラミネータにて110℃、3kg/cmでラミネートして感光層を形成し、露光量55mJの露光条件でパターン露光し、1%炭酸ナトリウム水溶液で現像を行うことでレジストパターンを形成した。
さらに、レジストパターンをマスクにして塩化第二鉄液を用いて導体層をエッチング処理し、レジストパターンを5%水酸化ナトリウム水溶液により除去することで絶縁層11上に配線層21、配線層21の先端部に電極21a及び配線層22を形成した(図2(a)、(a’)及び(a’’)参照)。
次に、厚さ37μmのドライフィルムレジストRY−3237(日立化成製)をロールラミネータにて110℃、3kg/cmでラミネートして感光層を形成し、露光量120mJの露光条件でパターン露光し、1%炭酸ナトリウム水溶液で現像を行うことで電極21a以外の箇所にレジストパターンを形成した。
さらに、基板を純水で洗浄し、前処理として酸洗浄およびプレディップ(商品名:SSP−700 四国化成製)を施し、置換銀めっき液SSP−700(四国化成製)を用いた置換型無電解めっきにて電極21a上に銀めっき層からなる貴金属皮膜31を形成した(図2(b)及び(b’)参照)。
次に、カーボンペースト(商品名:TU−100K−8Mアサヒ化学研究所製、比抵抗:100Ω・cm)を200メッシュ、線径:40μmのステンレスメッシュを用いたスクリーン版にて銀めっき層からなる貴金属皮膜31が形成された電極21a間に印刷し、90℃、10分乾燥した(図3(c)及び(c’)参照)。
さらに、カーボンペースト(商品名:TU−10K−8Mアサヒ化学研究所製、比抵抗:10Ω・cm)を350メッシュ、線径:25μmのステンレスメッシュを用いたスクリーン版にて電極21a間に印刷し、90℃、10分乾燥後、さらに200℃、1時間焼成して、銀めっき層からなる貴金属皮膜31が形成された電極21a間に幅0.6mm、長さ0.6mmの主抵抗体41と幅0.2mm、長さ0.6mmの補助抵抗体42とが並列に配置された本発明の抵抗素子40が形成された抵抗素子内蔵配線回路板100を得た(図3(d)、(d’)及び(d’’)参照)
抵抗素子40の抵抗値は52.5kΩであった。
次に、抵抗素子内蔵配線回路板100の補助抵抗体42をレーザートリミングして所定位置にトリミング溝51及び52を形成して、トリミング溝51にて粗調整、トリミング溝51にて微調整して、100kΩ±3%の設定抵抗値に調整された抵抗素子40aを作製し、抵抗素子が所定の抵抗値に調整された本発明の抵抗素子内蔵配線回路板100aを得た(図4(e)参照)。
(a)は、本発明の抵抗素子内蔵配線回路板の一実施例を示す部分模式平断面図である。(b)は、(a)をA−A’線で切断した抵抗素子内蔵配線板の部分模式構成断面図である。(c)は、a)をB−B’線で切断した抵抗素子内蔵配線板の部分模式構成断面図である。 (a)及び(b)は、本発明の抵抗素子及び抵抗素子内蔵多層配線回路板の作製方法の一部の工程を示す部分模式平面図である。(a’)及び(b’)は、(a)及び(b)をA−A’線で切断した部分模式構成断面図である。(a’’)は、(a)をB−B’線で切断した部分模式構成断面図である。 (c)〜(d)は、本発明の抵抗素子及び抵抗素子内蔵多層配線回路板の作製方法の一部の工程を示す部分模式平面図である。(c’)及び(d’)は、(c)及び(d)をA−A’線で切断した部分模式構成断面図である。(d’’)は、図3(d)をB−B’線で切断した部分模式構成断面図である。 (e)〜(f)は、本発明の抵抗素子及び抵抗素子内蔵多層配線回路板の作製方法の一部の工程を示す部分模式平面図である。(b)は、(a)をA−A’線で切断した配線基板の模式構成断面図である。 (a)及び(b)は、トリミングによる抵抗値調整の一例を示す説明図である。
符号の説明
11、111……絶縁層
21、22、121……配線層
21a、121a……電極
31……貴金属皮膜
40……抵抗素子
40a、40b……抵抗値が調整された抵抗素子
41……主抵抗体
41a……トリミングにより抵抗値が調整された主抵抗体
42……補助抵抗体
42a、42b……トリミングにより抵抗値が調整された補助抵抗体
51、52、53、54、55、56、151、152、153……トリミング溝
100……抵抗素子内蔵配線回路板
100a、100b……抵抗値調整された抵抗素子内蔵配線回路板
121a……抵抗素子電極
131……被膜抵抗体

Claims (7)

  1. 絶縁層と配線層とを備えた多層配線回路板に内蔵される抵抗素子であって、
    前記抵抗素子は前記配線層の一部からなる一対の電極間に形成されており、主抵抗体と補助抵抗体とで構成されていることを特徴とする抵抗素子。
  2. 前記主抵抗体と補助抵抗体とは、当該電極間に並列に配置されていることを特徴とする請求項1記載の抵抗素子。
  3. 前記補助抵抗体は、前記主抵抗体よりも幅が狭く、かつ比抵抗が小さいことを特徴とする請求項1または2に記載の抵抗素子。
  4. 前記電極の表面は貴金属皮膜により被覆されていることを特徴とする請求項1乃至3のいずれか一項に記載の抵抗素子。
  5. 前記貴金属皮膜は、置換型無電解めっきにて形成された銀めっき層であることを特徴とする請求項4記載の抵抗素子。
  6. 前記主抵抗体と補助抵抗体は、少なくとも熱硬化性樹脂脂に導電性材料を分散された抵抗材料よりなることを特徴とする請求項1乃至5のいずれか一項に記載の抵抗素子。
  7. 絶縁層と、配線層と、抵抗素子とを備えた素子内蔵多層配線回路板であって、
    前記配線層の一部からなる一対の電極間に請求項1乃至6のいずれか一項に記載の抵抗素子を設けたことを特徴とする抵抗素子内蔵配線回路板。

JP2006146266A 2006-05-26 2006-05-26 抵抗素子及び抵抗素子内蔵配線回路板 Pending JP2007317904A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006146266A JP2007317904A (ja) 2006-05-26 2006-05-26 抵抗素子及び抵抗素子内蔵配線回路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006146266A JP2007317904A (ja) 2006-05-26 2006-05-26 抵抗素子及び抵抗素子内蔵配線回路板

Publications (1)

Publication Number Publication Date
JP2007317904A true JP2007317904A (ja) 2007-12-06

Family

ID=38851498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006146266A Pending JP2007317904A (ja) 2006-05-26 2006-05-26 抵抗素子及び抵抗素子内蔵配線回路板

Country Status (1)

Country Link
JP (1) JP2007317904A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990286B1 (ko) 2008-04-04 2010-10-26 엘에스엠트론 주식회사 저항 적층 도전체를 구비한 인쇄회로기판
JP2016103519A (ja) * 2014-11-27 2016-06-02 京セラ株式会社 配線基板
WO2018043076A1 (ja) * 2016-09-01 2018-03-08 日立金属株式会社 絶縁基板およびこれを用いた半導体装置
US10083136B2 (en) 2015-02-05 2018-09-25 Samsung Electronics Co., Ltd. Electronic component, semiconductor package, and electronic device using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990286B1 (ko) 2008-04-04 2010-10-26 엘에스엠트론 주식회사 저항 적층 도전체를 구비한 인쇄회로기판
JP2016103519A (ja) * 2014-11-27 2016-06-02 京セラ株式会社 配線基板
US10083136B2 (en) 2015-02-05 2018-09-25 Samsung Electronics Co., Ltd. Electronic component, semiconductor package, and electronic device using the same
WO2018043076A1 (ja) * 2016-09-01 2018-03-08 日立金属株式会社 絶縁基板およびこれを用いた半導体装置
US10559509B2 (en) 2016-09-01 2020-02-11 Hitachi Metals, Ltd. Insulating substrate and semiconductor device using same

Similar Documents

Publication Publication Date Title
JP4818888B2 (ja) 抵抗素子を内蔵するプリント配線板の製造法
JP2004146836A (ja) 回路基板及びその製造方法
JP2007317904A (ja) 抵抗素子及び抵抗素子内蔵配線回路板
US20080313887A1 (en) Method of producing printed circuit board incorporating resistance element
JP2009076537A (ja) 抵抗素子を内蔵したプリント配線板の製造法
JP4943293B2 (ja) 抵抗素子を内蔵したプリント配線板の製造方法
KR100747020B1 (ko) 저항체 내장형 인쇄회로기판 및 그 제조방법
JPS63142889A (ja) 印刷配線板
JP2005045099A (ja) プリント配線板の製造方法
JP4701853B2 (ja) 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法
JP4645212B2 (ja) 配線回路板内蔵抵抗素子
JP2007042716A (ja) 抵抗素子内蔵配線回路板及びその製造方法
JP4687084B2 (ja) 受動素子内蔵プリント配線板の製造方法
JP4552624B2 (ja) 抵抗体内蔵配線基板及びその製造方法
JP2007036095A (ja) 受動素子内蔵配線回路基板及びその製造方法
JP4857547B2 (ja) 部品を内蔵した多層配線基板の製造方法
JP4792761B2 (ja) 抵抗素子の形成方法
JP2003304060A (ja) 両面回路基板の製造法
JP2007027238A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法
JP4802575B2 (ja) 電気回路基板
JP2005072229A (ja) キャパシタ素子内蔵多層プリント配線板
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法
JP4337456B2 (ja) キャパシタ内蔵型配線回路板及びその製造方法
JP2006310531A (ja) 配線基板及びその製造方法
JP2006319023A (ja) 部品内蔵配線基板用のコンデンサの形成方法