KR100990286B1 - 저항 적층 도전체를 구비한 인쇄회로기판 - Google Patents

저항 적층 도전체를 구비한 인쇄회로기판 Download PDF

Info

Publication number
KR100990286B1
KR100990286B1 KR1020080031740A KR20080031740A KR100990286B1 KR 100990286 B1 KR100990286 B1 KR 100990286B1 KR 1020080031740 A KR1020080031740 A KR 1020080031740A KR 20080031740 A KR20080031740 A KR 20080031740A KR 100990286 B1 KR100990286 B1 KR 100990286B1
Authority
KR
South Korea
Prior art keywords
resistance
circuit board
layer
resistor
printed circuit
Prior art date
Application number
KR1020080031740A
Other languages
English (en)
Other versions
KR20090106185A (ko
Inventor
김정익
김상겸
이병광
김수열
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020080031740A priority Critical patent/KR100990286B1/ko
Publication of KR20090106185A publication Critical patent/KR20090106185A/ko
Application granted granted Critical
Publication of KR100990286B1 publication Critical patent/KR100990286B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

인쇄회로기판용 저항 적층 도전체 및 이를 구비한 인쇄회로기판에 관한 것이다.
본 발명은, 동박과, 상기 동박의 일면에 구비된 저항층을 포함하는 인쇄회로기판용 저항 적층 도전체에 있어서, 상기 저항층의 비저항은
Figure 112008024672182-pat00001
이고, 상기 저항층의 온도에 따른 저항변화율은 0.05%/℃ 이하인 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체를 제공한다.
본 발명에 의하면, 내장형 저항층을 고저항체로 형성할 수 있고, 상기 내장형 저항층을 신뢰성 있는 저항체로 형성할 수 있는 효과와, 상기 프리프레그와 상기 저항층이 안정적으로 접착될 수 있는 효과가 발생한다.
인쇄회로기판, 임베디드 저항, 동박, 저항편차, 저항변화율

Description

저항 적층 도전체를 구비한 인쇄회로기판{A CIRCUIT BOARD WITH ELECTRIC CONDUCTOR HAVING RESISTANCE LAYER}
본 발명은 인쇄회로기판(PCB)용 도전체에 관한 것으로서, 더욱 상세하게는 인쇄회로기판에 내장되기 위한 임베디드(Embedded) 저항층을 구비하는 저항 적층 도전체에 관한 것이다. 또한, 본 발명은 상기 저항 적층 도전체를 구비하는 인쇄회로기판에 관한 것이다.
최근 전자산업의 발달에 따른 전자제품의 소형화 및 고기능화의 요구에 대응하기 위하여, 전자산업의 기술은 저항, 커패시터(capacitor), IC(integrated circuit) 등을 인쇄회로기판에 삽입하는 방향으로 발전하고 있다.
과거에는 상기 저항, 커패시터 등을 상기 인쇄회로기판에 삽입하기 위해 상기 인쇄회로기판의 표면에 일반적인 개별 칩 저항(discrete chip resistor) 또는 일반적인 개별 칩 커패시터(discrete chip capacitor)를 실장하였으나, 최근에는 저항 또는 커패시터 등의 수동소자를 새로운 재료(물질)와 공정을 이용하여 인쇄회로기판의 외부 또는 내부에 내장하고 있다.
상술한 수동소자 내장형 인쇄회로기판 중에서, 인쇄회로기판의 외부 또는 내부에 저항이 묻혀 있는 형태를 "저항 내장형 인쇄회로기판(embedded resistor printed circuit board)"이라고 한다. 이와 같은 저항 내장형 인쇄회로기판에는 저항이 인쇄회로기판의 일부분으로 이미 구비되어 있기 때문에 인쇄회로기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 인쇄회로기판의 고성능화 또한 가능하다.
인쇄회로기판에 내장형 저항을 형성하기 위한 기술로서, 종래에는 Asahi chemical사의 카본(Carbon)계 임베디드 페이스트(paste)를 도포하는 방법이 널리 사용되었다. 이와 관련된 기술로는 대한민국 공개특허 제2007-77823호(임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법)을 들 수 있다.
그런데, 이와 같이 임베디드 페이스트를 사용하는 경우에는 저항편차와 온도에 따른 저항변화율이 크기 때문에 적용 가능한 제품이 제한적이라는 취약점이 있다. 내장형 저항의 저항편차가 너무 크면 국부적으로 저항값이 너무 작거나 크게 되어 원하는 제품 특성을 구현할 수 없다. 또한, 내장형 저항의 온도에 따른 저항변화율이 크면 상기 내장형 저항에 발생하는 열량의 변화에 의한 저항값의 변화가 커지게 되는바, 제품 설계에 어려움이 있다.
최근에는 미국의 Gould사에서 저항편차와 온도에 따른 저항변화율이 작은 박막형 도전체를 출시하여 이를 이용한 인쇄회로기판이 양산되고 있으나, 이 제품의 경우에는 저항이 수십 Ω 정도에 불과한 저저항을 갖도록 구성되는 특성상 모바일 기기 등에 필수적으로 사용되는 고저항체의 형성이 불가능한 단점이 있다. 이와 같이 저항값이 너무 작으면 저항층이 그 역할을 제대로 할 수 없다. 한편 내장형 저 항의 저항값이 지나치게 큰 경우에는 발열량이 크기 때문에 회로 손상의 위험이 있는바, 적정 저항값 이내에서 표면저항의 설계가 이루어져야 한다.
본 발명은 상기와 같은 문제점을 고려하여 창안된 것으로서, 내장형 저항층의 저항편차, 온도에 따른 저항변화율 등이 최적화된 인쇄회로기판용 저항 적층 도전체와 이를 구비한 인쇄회로기판을 제공하는데 목적이 있다.
상술한 바와 같은 목적을 달성하기 위해 본 발명은, 동박과, 상기 동박의 일면에 구비된 저항층을 포함하는 인쇄회로기판용 저항 적층 도전체에 있어서, 상기 저항층의 비저항은
Figure 112008024672182-pat00002
이고, 상기 저항층의 온도에 따른 저항변화율은 0.05%/℃ 이하인 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체를 제공한다. 비저항이 상기 범위의 하한보다 작을 경우, 상기 저항층이 고저항체로 형성되기 어렵고, 비저항이 상기 범위의 상한보다 클 경우, 회로 손상의 위험이 있다. 또한, 상기 저항층의 온도에 따른 저항변화율이 상기 상한보다 클 경우, 상기 저항층이 신뢰성 있는 저항체로 인정될 수 없어 제품에 적용되기 어렵다.
상기 저항층의 두께는 300 Å 이상 1μm 이하인 것이 바람직하다. 상기 저항층의 두께가 상기 하한보다 클 경우, 상기 저항층이 신뢰성 있는 저항체로 인정받을 수 있다. 한편, 상기 저항체의 두께가 상기 상한보다 두꺼우면, 앞서 한정한 범위 내의 비저항을 갖는 저항층을 고저항체로 형성하기 난해하고, 저항체 형성 물질을 과다하게 소비하게 되며, 상기 저항체의 에칭공정이 용이하지 않은 문제가 있다.
상기 인쇄회로기판에 포함된 프리프레그의 열팽창률에 대한 상기 저항층의 열팽창률의 비는
Figure 112008024672182-pat00003
인 것이 바람직하다. 상기 프리프레그의 열팽창률에 대한 상기 저항층의 열팽창률의 비가 상기 하한보다 작거나 상기 상한보다 클 경우, 상기 프리프레그와 상기 저항층이 안정적으로 접착될 수 없다.
또한, 본 발명은, 프리프레그와, 동박 및 상기 동박에 적층된 저항층을 구비하여 상기 프리프레그에 임베디드(Embedded) 되는 저항 적층 도전체를 포함하는 인쇄회로기판에 있어서, 상기 저항층의 비저항은
Figure 112008024672182-pat00004
이고, 상기 저항층의 온도에 따른 저항변화율은 0.05%/℃ 이하인 것을 특징으로 하는 인쇄회로기판을 제공한다. 비저항이 상기 범위의 하한보다 작을 경우, 상기 저항층이 고저항체로 형성되기 어렵고, 비저항이 상기 범위의 상한보다 클 경우, 회로 손상의 위험이 있다. 또한, 상기 저항층의 온도에 따른 저항변화율이 상기 상한보다 클 경우, 상기 저항층이 신뢰성 있는 저항체로 인정될 수 없어 제품에 적용되기 어렵다.
상기 저항층의 두께는 300 Å 이상 1μm 이하인 것이 바람직하다. 상기 저항층의 두께가 상기 하한보다 클 경우, 상기 저항층이 신뢰성 있는 저항체로 인정받을 수 있다. 한편, 상기 저항체의 두께가 상기 상한보다 두꺼우면, 앞서 한정한 범위 내의 비저항을 갖는 저항층을 고저항체로 형성하기 난해하고, 저항체 형성 물질을 과다하게 소비하게 되며, 상기 저항체의 에칭공정이 용이하지 않은 문제가 있다.
상기 프리프레그의 열팽창률에 대한 상기 저항층의 열팽창률의 비는
Figure 112008024672182-pat00005
인 것이 바람직하다. 상기 프리프레그의 열팽창률에 대한 상기 저항 층의 열팽창률의 비가 상기 하한보다 작거나 상기 상한보다 클 경우, 상기 프리프레그와 상기 저항층이 안정적으로 접착될 수 없다.
본 발명에 의하면, 내장형 저항층의 기하학적 파라미터에 제한이 가해지더라도 상기 내장형 저항층을 고저항체로 형성할 수 있고, 상기 내장형 저항층이 상한과 하한의 차가 100℃인 온도조건에 노출되더라도 상기 저항층의 저항값 변화가 5% 이내의 범위에 존재하기 때문에 상기 내장형 저항층을 신뢰성 있는 저항체로 형성할 수 있는 효과가 발생한다.
또한, 본 발명에 의하면, 저항층의 위치에 따른 저항편차가 5% 이내에 존재하게 되는바, 상기 저항층이 신뢰성 있는 저항체로 형성될 수 있는 효과가 발생한다.
또한, 본 발명에 의하면, 저항층에 크랙 및 버클링이 발생하는 현상과 프리프레그와 저항층 간의 박리강도가 저하되는 현상을 방지할 수 있는바, 상기 프리프레그와 상기 저항층이 안정적으로 접착될 수 있는 효과가 발생한다.
이하, 본 발명에 따른 인쇄회로기판용 저항 적층 도전체와 이를 구비한 인쇄회로기판의 바람직한 실시예들을 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명에 따른 인쇄회로기판용 저항 적층 도전체의 일실시예를 도시한 사시도이고, 도 2는 도 1에 도시된 도전체의 적용예를 도시한 사시도이다.
본 발명에 따른 인쇄회로기판용 저항 적층 도전체는 동박(101)과, 동박(101) 의 일면에 마련된 저항층(102)을 포함한다. 상기 동박(101)은 일반적인 전해동박 제조공정에 따라 제조되고, 그 두께는 통상적으로 12~70㎛로 형성된다. 상기 저항층(102)은 니켈(Ni)-크롬(Cr) 합금, 니켈(Ni)-크롬(Cr)-알루미늄(Al)-규소(Si) 합금 또는 크롬(Cr)-산화규소(SiO2) 합금 등으로 이루어지고, 상기 합금들을 타켓으로 구비한 진공 스퍼터(sputter)를 이용하여 상기 동박(101) 일면에 상기 합금들을 증착함으로써 제조된다.
상기 저항층(102)의 비저항은
Figure 112008024672182-pat00006
내에 존재하고, 상기 저항층(102)의 온도에 따른 저항변화율은 0.05%/℃ 이하의 범위 내에 존재한다.
비저항이 상기 범위의 하한보다 작을 경우, 모바일 기기 등에서 상기 저항층(102)이 고저항체로 형성되기 어렵고, 비저항이 상기 범위의 상한보다 클 경우, 상기 저항층(102)의 발열량이 크기 때문에 회로 손상의 위험이 있다. 비저항이 상기 하한보다 작더라도 상기 저항층(102)의 기하학적 파라미터, 예컨대, 저항층(102)의 길이, 단면적 등을 조절하여 상기 저항층(102)의 저항값을 증가시키는 것을 생각할 수 있으나, 모바일 기기 등에 장착되는 인쇄회로기판의 크기는 매우 작게 형성되고 이와 같은 제한하에서 상기 저항층(102)의 저항값을 단순히 기하학적 파라미터만을 조절함으로써 증가시키는 데는 한계가 있는바, 상기 비저항의 하한은 앞서 설명한 바와 같이 설정하는 것이 바람직하다.
일반적으로 상기 저항층(102)을 내장한 모바일 기기 등은 -20℃ ~ 80℃ 범위 내의 온도, 즉 상한과 하한의 차가 100℃인 온도조건에 노출된다. 그리고, 상기 저항층(102)은 외부 온도조건의 변화에 의한 저항값의 변화가 5% 이내이어야 신뢰성 있는 저항체로 인정되어 모바일 기기 등의 제품에 적용될 수 있다. 따라서, 상기 저항층(102)은 온도에 따른 저항변화율이 0.05%/℃ 이하가 되도록 설계되어야 한다.
한편, 상기 저항층(102)의 두께는 300 Å 이상 1μm 이하인 것이 바람직하다.
상기 저항층(102)의 두께는 상기 저항층(102)의 위치에 따른 저항편차와 관계된다. 구체적으로, 상기 저항층(102)의 두께가 두꺼울수록 상기 저항편차는 작아지고, 상기 저항층(102)의 두께가 얇아질수록 상기 저항편차는 커진다. 그리고, 일반적으로 상기 저항층(102)이 신뢰성 있는 저항체로 인정받아 모바일 기기 등의 제품에 적용될 수 있기 위해서는 상기 저항편차가 5% 이내의 범위에 존재하여야 한다. 상기 저항층(102)의 두께가 상기 하한보다 클 경우, 상기 저항층(102)의 저항편차가 5% 이내에 존재하게 되는바, 상기 저항층(102)이 신뢰성 있는 저항체로 인정받을 수 있다. 여기서, 상기 저항 편차는 복수 지점의 표면 저항값을 측정한 데이터 중 최대값을 Max, 최소값을 Min 이라고 했을 때, 계산식 ((Max-Min)/(Max+Min))*100 에 의해 산출된다.
본 출원인은 상기 저항층(102)의 두께와 저항편차와의 관계를 입증하기 위해 실험을 수행하였고, 그 결과를 도 3에 도시하였다. 도 3은 저항층(102)의 두께와 저항편차와의 관계를 보여주는 실험데이터이다. 상기 실험에서 상기 저항층(102)은 니켈과 크롬의 중량비가 8:2인 니켈-크롬 합금으로 형성되었고, 표면 저항값은 일직선 상에서 1cm 간격으로 이격된 44개의 지점에서 측정되었다. 도 3을 살펴보면, 상기 저항층(102)의 두께가 두꺼울수록 상기 저항층(102)의 저항편차가 감소함을 알 수 있다.
앞서 설명한 바와 같이 저항편차의 관점만을 고려하면, 상기 저항체(102)의 두께가 두꺼울수록 유리하다. 그러나, 상기 저항체(102)의 두께가 너무 두꺼우면, 앞서 한정한 범위 내의 비저항을 갖는 저항층(102)을 고저항체로 형성하기 난해하고, 저항체(102) 형성 물질을 과다하게 소비하게 되며, 상기 저항체(102)의 에칭공정이 용이하지 않은 문제가 있다. 따라서, 상기 저항체(102)의 두께는 앞서 설명한 상한 이하로 한정되는 것이 바람직하다.
한편, 상기 인쇄회로기판에 포함된 프리프레그(100)의 열팽창률에 대한 상기 저항층(102)의 열팽창률의 비는
Figure 112008024672182-pat00007
인 것이 바람직하다.
상기 프리프레그(100)의 열팽창률에 대한 상기 저항층(102)의 열팽창률의 비가 상기 하한보다 작을 경우 상기 저항층(102)에 크랙이 발생하며, 상기 프리프레그(100)의 열팽창률에 대한 상기 저항층(102)의 열팽창률의 비가 상기 상한보다 클 경우 상기 저항층(102)에 버클링(buckling)(구부러짐)이 발생하게 된다. 이와 같은 경우, 상기 프리프레그(100)와 상기 저항층(102) 간의 박리강도가 저하되어 상기 프리프레그(100)와 상기 저항층(102)이 안정적으로 접착될 수 없다.
본 출원인은 상기 프리프레그(100)의 열팽창률에 대한 상기 저항층(102)의 열팽창률의 비와 상기 저항층(102)에 발생하는 크랙 및 버클링과의 관계를 입증하기 위해 실험을 수행하였고, 그 결과를 도 4에 도시하였다. 도 4는 프리프레그(100)의 열팽창률에 대한 저항층(102)의 열팽창률의 비와 상기 저항층(102)에 발 생하는 크랙 및 버클링과의 관계를 보여주는 실험데이터이다.
상기 실험에서 상기 저항층(102)은 니켈과 크롬의 중량비가 8:2인 니켈-크롬 합금으로 형성되었고, 상기 프리프레그(100)는 유리섬유로 형성되었다. 또한, 상기 실험에서 상기 프리프레그(100)와 상기 저항층(102)의 열팽창 계수는 -20℃와 125℃ 사이를 1000회 오가면서 측정한 열팽창 계수들을 사용하였다. 도 4를 살펴보면, 상기 프리프레그(100)의 열팽창률에 대한 상기 저항층(102)의 열팽창률의 비가 너무 작거나 너무 클 경우 상기 저항층(102)에 크랙이나 버클링이 발생함과 동시에 박리강도가 저하됨을 알 수 있다. 실험 전의 상기 프리프레그(100)와 상기 저항층(102) 간의 박리강도는 1.0 kgf/cm 이다.
상술한 바와 같은 저항층(102)의 비저항, 온도에 따른 저항변화율, 두께, 열팽창률은 증착공정에서 타겟의 종류나 진공도, 스퍼터에 인가되는 전압 및 전류 조건을 제어함으로써 조절될 수 있다.
본 발명에 따라 제조된 저항 적층 도전체는 예컨대, 도 2에 도시된 바와 같은 형태로 가공되어 인쇄회로기판에 적용된다. 즉, 저항 적층 도전체는 그 저항층(102)이 프리프레그(100) 위에 부착되고 후속 공정에 의해 임베디드(Embedded)됨으로써 인쇄회로기판의 임베디드 저항으로서 제공된다. 여기서, 저항 적층 도전체의 형태가 도면에 도시된 것에 한정되지 않고 다양한 패턴으로 설계될 수 있음은 물론이다.
도 1은 본 발명에 따른 인쇄회로기판용 저항 적층 도전체의 일실시예를 도시한 사시도이다.
도 2는 도 1에 도시된 도전체의 적용예를 도시한 사시도이다.
도 3은 저항층의 두께와 저항편차와의 관계를 보여주는 실험데이터이다.
도 4는 프리프레그의 열팽창률에 대한 저항층의 열팽창률의 비와 상기 저항층에 발생하는 크랙 및 버클링과의 관계를 보여주는 실험데이터이다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 프리프레그와, 동박 및 상기 동박에 적층된 저항층을 구비하여 상기 프리프레그에 임베디드(Embedded) 되는 저항 적층 도전체를 포함하는 인쇄회로기판에 있어서,
    상기 저항층의 비저항은
    Figure 112010016327116-pat00010
    이고, 상기 저항층의 온도에 따른 저항변화율은 0.05%/℃ 이하이고,
    상기 프리프레그의 열팽창률에 대한 상기 저항층의 열팽창률의 비는
    Figure 112010016327116-pat00016
    인 것을 특징으로 하는 인쇄회로기판.
  5. 제4항에 있어서,
    상기 저항층의 두께는 300 Å 이상 1μm 이하인 것을 특징으로 하는 인쇄회로기판.
  6. 삭제
KR1020080031740A 2008-04-04 2008-04-04 저항 적층 도전체를 구비한 인쇄회로기판 KR100990286B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080031740A KR100990286B1 (ko) 2008-04-04 2008-04-04 저항 적층 도전체를 구비한 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031740A KR100990286B1 (ko) 2008-04-04 2008-04-04 저항 적층 도전체를 구비한 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090106185A KR20090106185A (ko) 2009-10-08
KR100990286B1 true KR100990286B1 (ko) 2010-10-26

Family

ID=41535829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031740A KR100990286B1 (ko) 2008-04-04 2008-04-04 저항 적층 도전체를 구비한 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100990286B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172181A (ja) 2002-11-18 2004-06-17 Tdk Corp ポリマー正特性サーミスタ素子
JP2004319737A (ja) 2003-04-16 2004-11-11 Osaka Prefecture サーミスタ用材料及びその製造方法
JP2005240127A (ja) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd 抵抗素子及びプリント配線板
JP2007317904A (ja) 2006-05-26 2007-12-06 Toppan Printing Co Ltd 抵抗素子及び抵抗素子内蔵配線回路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172181A (ja) 2002-11-18 2004-06-17 Tdk Corp ポリマー正特性サーミスタ素子
JP2004319737A (ja) 2003-04-16 2004-11-11 Osaka Prefecture サーミスタ用材料及びその製造方法
JP2005240127A (ja) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd 抵抗素子及びプリント配線板
JP2007317904A (ja) 2006-05-26 2007-12-06 Toppan Printing Co Ltd 抵抗素子及び抵抗素子内蔵配線回路板

Also Published As

Publication number Publication date
KR20090106185A (ko) 2009-10-08

Similar Documents

Publication Publication Date Title
US10993331B2 (en) High-speed interconnects for printed circuit boards
CN107430922B (zh) 平面线圈元件及平面线圈元件的制造方法
JP6311200B2 (ja) プリント配線板、電子部品及びプリント配線板の製造方法
US8994491B2 (en) Chip resistor and method of manufacturing the same
JP5866266B2 (ja) 電磁波シールドフィルム、電磁波シールドフィルムの製造方法、およびフレキシブルプリント配線板の製造方法
CN102342187B (zh) 覆盖膜及其制造方法以及柔性印刷布线板
JP5380355B2 (ja) プリント配線板およびその製造方法
WO2007002100A1 (en) Passive electrical article
WO2010021328A1 (ja) プリント配線板
CN105309052A (zh) 柔性印刷电路板的制造方法及由其制造的柔性印刷电路板
KR100965329B1 (ko) 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판
KR100990286B1 (ko) 저항 적층 도전체를 구비한 인쇄회로기판
KR101026061B1 (ko) 저항층 내장 도전체 및 그 제조방법과 인쇄회로기판
JP3894162B2 (ja) 転写用基材及び配線板の製造方法
JP5292033B2 (ja) プリント配線板
WO2022104996A1 (zh) 一种复合金属箔及线路板
KR101026000B1 (ko) 저항층 코팅 도전체 및 그 제조방법과 인쇄회로기판
JP5657088B2 (ja) プリント配線板および光モジュール
TW551016B (en) Circuit board manufacturing process of embedded resistor
KR102461189B1 (ko) 연성 동장 적층판 및 이를 이용한 인쇄회로 기판
KR200267664Y1 (ko) 내장형 기능적 요소를 포함한 인쇄회로기판
JP2004154946A (ja) 銅被覆プラスチック基板
JP4644989B2 (ja) セラミック回路基板の製造方法
KR20100083563A (ko) 인쇄회로기판용 저항층 내장 도전체 및 그 제조방법과 인쇄회로기판
JP2008288467A (ja) 薄膜抵抗体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee