KR200267664Y1 - 내장형 기능적 요소를 포함한 인쇄회로기판 - Google Patents

Abstract

본 고안은 기판, 적어도 하나의 회로층 및 적어도 하나의 절연층을 포함한 인쇄회로기판(Printed Circuit Board, PCB)을 개시하며, 상기 인쇄회로기판은 PTC, NTC, ZTC 재료와 같은 적어도 하나의 내장형 기능적 재료를 더 포함한다. 만약 상기 PTC 재료가 본 고안에 적용된다면, 본 고안의 PTC 재료의 영역이 종래의 PTC 보호장치의 것보다 더 크므로, 본 고안의 평상시의 저항은 종래의 PTC 보호장치의 저항보다 실질적으로 더 작을 것이다. 게다가, 전기적 도전홀을 통하여, 기능적 재료의 상부 및 하부 면들상에 각각 놓여진 상부전극 및 하부전극은 도전성 회로를 형성하기 위하여 인쇄회로기판의 표면상에 마운팅된 장치에 각각 연결된다. 그리하여, 상기 인쇄회로기판의 표면상에 통상적으로 마운팅되는 적어도 하나의 과-전류 보호장치는 제거되며, 그리고 인쇄회로기판의 표면 활용율은 향상된다.

Description

내장형 기능적 요소를 포함한 인쇄회로기판{Printed circuit board comprising an embedded functional element therein}

본 고안은 인쇄회로기판(Printed Circuit Board, PCB)에 관한 것으로, 보다 상세하게는 내장형 내부 기능적 요소를 포함한 인쇄회로기판에 관한 것이다.

요즈음, 휴대용 전자제품들(셀룰러 폰, 노트북 컴퓨터, 핸드-헬드 카메라 및 개인정보이동단말기 등과 같은)이 점점 더 유행되고 있기 때문에, 상기 휴대용 전자제품들의 과-전류 또는 과-온도의 발생을 피하기 위한 과-전류 보호장치들이 점차 중요해지고 있다.

보호장치들에 있어서, 정온도계수(Positive Temperature Coefficient, 이하 "PTC"라 함) 과-전류 보호장치는 리셋이 가능하고, 온도에 민감하고, 신뢰성의 측면에서 안정적인 특성들 때문에 광범위하게 사용된다. 따라서, 상기 PTC 과-전류 보호장치는 니켈-수소 배터리 또는 리튬 배터리 등과 같은 특히 2차전지들을 보호하기 위하여 폭넓게 적용되어 왔다.

PTC 재료의 저항은 온도변화에 매우 민감하기 때문에, PTC 도전성 합성 재료(PTC 재료)는 상기 PTC 과-전류 보호장치의 전류민감소자로서 활용된다. 상기 PTC 재료의 저항이 평상시의 온도에서는 매우 작기 때문에, 회로는 정상적으로 동작한다. 그러나, 부적절한 사용으로 인하여 배터리의 과-전류 또는 과-온도가 발생하면, 상기 PTC 재료의 저항은 상기 PTC 재료가 고-저항 상태로 되도록 적어도 만배(오옴과 같은)나 즉시 증가할 것이다. 그러므로, 과전류는 저지되며 그에 의해 배터리의 회로 소자들을 보호하기 위한 목적은 성취된다.

도 1은 종래의 PTC 과-전류 보호장치의 연결을 보여주는 개략도이다. 인쇄회로기판(10)의 표면상에 마운팅된 PTC 과-전류 보호장치(12)의 한쪽 터미널은 파워 서플라이(11)에 연결되고, 다른 쪽 터미널은 제1집적회로(13)에 연결된다. 일반적으로, PTC 과-전류 보호장치(12)의 전기적 저항의 평상시의 값은 다음의 종래의 공식에 의하여 얻어진다:, 여기서 R은 오옴으로 저항이며,는로 PTC 재료의 저항률이고,은 두 전극 사이의 길이이며, A는 보호장치(12)의 유효면적이다. 휴대용 전자 제품의 인쇄회로기판의 크기는 더욱더 작아지기 때문에, 상기 인쇄회로기판에 마운팅된 상기 PTC 과-전류 보호장치(12)의 풋프린트(footprint, 점유면적) 또한 꽤 감소될 필요가 있다. 상기 공식에 의하면, 상기 PTC 과-전류 보호장치(12)의 평상시의 저항이 감소됨에 따라, 전력 소모는 상기 보호장치와 연결된 상기 제1집적 회로(13)의 동작 전압이 강하되도록 증가할 것이다.

게다가, 상기 인쇄회로기판은 현재는 소형 크기 및 고밀도의 경향을 가지고 있다. 따라서, 인쇄회로기판의 내부 층들의 수는 특히 셀룰러 폰, 개인정보이동단말기 및 디지털 카메라 등과 같이 작고, 얇으며 가벼운 제품들에 있어서는, 12층 이상으로 증가해 왔다. 일반적으로, 다층의 인쇄회로기판을 제조하기 위한 공정들중 주공정은 이른바 빌드-업(build-up) 공정이다. 상기 빌드-업 공정은 비아들(vias) 및 고밀도를 가진 다층의 인쇄회로기판이 형성되도록 한층 한층 회로층 및 절연층을 쌓아올림에 의해 상기 인쇄회로기판을 형성한다. 도 2a내지 도 2e는 종래의 빌드-업 공정을 도시한 것이다. 도 2a에서, 유리섬유 및 수지로 구성된 기판(20)이 제공된다. 구리박과 같은 제1도전층(21)이 기판(20)의 표면에 붙여진다. 도 2b에서, 제1도전층(21)은 분리된 영역(22)을 형성하기 위하여 화학적 방법에 의해 에칭된다. 도 2c에서, 절연층(23)은 제1도전층(21)의 표면상에 덮여진다. 도 2d에서, 상기 절연층(23)은 도전성 비아(conductive via)(24)를 형성하기 위하여 레이저 또는 화학적 방법에 의하여 에칭된다. 도 2e에서, 제2도전층(25)이 플레이팅(plating) 또는 비전기 플레이팅 (electroless plating)방법에 의하여 상기 절연층(23)에 덮여진다. 위에서 언급한 플레이팅 공정에서, 도전성 비아(conductive via)(24)는 상기 제1도전층과 상기 제2도전층을 도전시키기 위하여 도전성 재료로 채워질 것이다. 따라서, 도전층 및 절연층이 상기 단계들이 계속 반복된다면 한층 한층 쌓여서, 다층 인쇄회로기판이 형성된다. 게다가, 상기 인쇄회로기판의 어떠한2개의 도전층들은 전기적 도전홀(conductive hole)에 의해 접속될 수도 있다. 상기 전기적 도전홀은 기계적 드릴링을 행한 다음에 상기 홀을 전기도금하고, 상기 홀을 비전기적으로 플레이팅(electroless plating)하거나 또는 기계적 드릴링을 행한 다음에 상기 홀을 도전성 반죽(paste)으로 채움으로써 형성된다. 도 3은 상기 전기적 도전홀의 도면을 도시한다. 여기서, 제1도전층(31)은 제1도전 홀(33)을 통하여 제2도전층(32) 및 제2터미널 포인트(36)에 연결된다. 그러나, 만약 제1도전층(31)이 제2도전층(32)에 연결되지 않은 상태로 제1터미널 포인트(35)에 연결될 필요가 있다면, 에칭된 영역(37)이 제2도전층(32)에서 제2도전홀(34) 주위로 형성되고 따라서, 상기 제2도전홀(34) 및 상기 제2도전층(32)은 절연된다.

상기 인쇄회로기판(10)의 크기가 감소되므로, 상기 전기장치를 마운팅하기 위한 영역은 제한된다. 따라서, 상기 인쇄회로기판의 활용영역을 증가시키는 방법이 고민해야 할 중요한 문제이다. 이러한 목적으로, 본 고안은 상기 인쇄회로기판의 활용영역을 증가시키고 평상시의 저항을 감소시키기 위한 내장형 내부 과-전류 보호장치를 가지는 인쇄회로기판을 개시한다. 게다가, 상기 인쇄회로기판의 표면상에 마운팅된 과-전류 보호장치는 불필요하므로, 상기 인쇄회로기판의 표면은 더욱 많은 디바이스들을 수용할 수 있다. 다른 한편으로는, 표면 마운트 과-전류 보호장치에 대한 외부 손상은 피할 수 있을 것이다.

본 고안의 주요한 목적은 평상시의 저항을 감소시키기 위하여 내장형 내부 기능적 요소의 증가된 영역을 가진 인쇄회로기판을 제공하는 것이다. 그리하여, 본고안의 전력 소모는 상기 인쇄회로기판 표면상에 마운팅되는 과-전류 보호장치보다 더욱 낮으며, 상기 동작 전압의 강하는 또한 상당히 감소될 것이다.

본 고안의 두번째 목적은 상기 인쇄회로기판의 하나 이상의 내부 층들에 의해 구성되는 내장형 기능적 요소를 만드는 것이다. 이러한 내장형 기능적 요소설계는 인쇄회로기판 표면의 어떠한 영역도 활용하지 않으면서 과-전류 보호장치의 더욱 많은 유효영역을 활용하므로, 상기 인쇄회로기판에서 내장형 기능적 요소의 최대 동작 전류와 같은 결과적인 전기 정격(rating)은 더욱 높다.

본 고안의 세번째 목적은 저항성 또는 센싱 요소를 구성하기 위한 기능적 요소를 만드는 것이며, 그리하여 상기 인쇄회로기판의 표면에 마운팅된 장치들의 수는 감소되고 상기 인쇄회로기판의 활용율은 향상된다.

도 1은 종래의 PTC 과-전류 보호장치의 연결을 도시하는 개략도를 도시한 것이다.

도 2a 부터 도2e는 종래의 빌드-업 공정의 단계들을 도시한 것이다.

도 3은 종래의 전기적 도전홀의 도면을 도시한 것이다.

도 4는 본 고안의 제1실시예의 사시도를 도시한 것이다.

도 5는 본 고안의 제2실시예의 사시도를 도시한 것이다.

도 6은 PTC, NTC, 및 ZTC 재료에 대한 온도-저항 도면을 도시한 것이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : 인쇄회로기판 11 : 파워 서플라이

12 : PTC 과-전류 보호장치 13 : 제1집적회로

20 : 기판(substrate) 21 : 제1도전층

22 : 분리된 영역 23 : 절연층

24 : 도전성 비아(conductive via) 25 : 제2도전층

31 : 제1도전층 32 : 제2도전층

33 : 제1도전홀 34 : 제2도전홀

35 : 제1터미널 포인트 36 : 제2터미널 포인트

37 : 에칭된 영역 41 : PTC 재료층

42 : 제1 전기적 도전홀 43 : 제2 전기적 도전홀

44 : 상부전극 45 : 하부전극

46 : 제1 에칭영역 47 : 제2 에칭영역

51 : 제1 PTC 재료 섹션 52 : 제2 PTC 재료 섹션

53 : 제3 PTC 재료 섹션 54 : 제4 PTC 재료 섹션

55 : 상부전극 56 : 제3도전홀

57 : 하부전극 58 : 제4도전홀

상기 목적들을 달성하기 위하여 그리고 선행 기술의 단점들을 극복하기 위하여, 본 고안은 인쇄회로기판을 개시하며, 도전층 및 절연층외에, 상기 인쇄회로기판은 정온도 계수(Positive Temperature Coefficient, 이하 "PTC"라 함) 요소, 부온도 계수(Negative Temperature Coefficient, 이하 "NTC"라 함) 요소, 또는 영온도 계수(Zero Temperature Coefficient, 이하 "ZTC"라 함) 요소와 같은 전류-민감성 또는 온도-민감성 층의 적어도 하나의 기능적 요소를 더 포함한다. 상기 기능적 요소는 기능성 재료, 상부전극 및 하부전극을 포함하며, 상기 기능적 재료는 PTC 재료, ZTC 재료 및 NTC 재료를 포함하는 그룹으로부터 선택된다. 만약 상기 PTC 요소가 본 고안에 적용된다면, 본 고안의 PTC 요소의 영역이 종래의 PTC 보호장치의것보다 더 크기 때문에, 본 고안의 상기 평상시의 저항은 종래의 PTC 보호장치의 것보다 더 작을 것이다. 게다가, 전기적인 도전홀을 통해서, 기능적 PTC 요소의 상부 및 하부 면들에 각각 놓여있는 상부전극 및 하부전극은 연결회로를 형성하기 위하여 인쇄회로기판의 면상에 마운팅된 장치에 각각 연결된다. 따라서, 상기 인쇄회로기판의 표면상에 통상적으로 마운팅되는 PTC 과-전류 보호장치는 제거되고, 전체 회로를 통한 상기 과-전류 보호 메커니즘이 여전히 유지되면서, 상기 인쇄회로기판의 표면 활용율은 향상될 것이다.

본 고안 및 본 고안이 수행되는 방식의 전술한 다른 목적들은 첨부한 도면들과 결합하여 기술되는 다음의 상세한 설명에 기초하여 명백히 보여질 것이다.

도 4는 본 고안의 제1실시예의 사시도를 도시한 것이다. 본 고안의 기술적인 특성들중 하나는 기능적 요소를 인쇄회로기판(10)의 한 부분이 되도록 하는 것이다. 본 고안의 기능적 요소층은 단층 또는 다층에 한정되지 않는다. 본 고안의 바람직한 일실시예에서, 상기 기능적 요소는 PTC 요소이다. 상기 인쇄회로기판(10)은 내장형 내부 PTC 재료층(41)을 포함하며, 상기 PTC 재료층은 PTC 재료층(41)의 상부 및 하부면들상에 상부전극(44) 및 하부전극(45)으로 각각 덮여 있다. 상기 PTC 재료층(41), 상부전극(44) 및 하부전극(45)의 조합의 기능은 도 1에서 도시된 PTC 과-전류 보호장치(12)의 기능과 동등하다. 파워 서플라이(11)는 제1 전기적 도전홀(42)을 통하여 하부전극(45)으로 연결되며, 다음에는 PTC 재료층(41)을 통하여 상부전극(44)으로 연결된다. 상기 상부전극(44)은 제2 전기적 도전홀(43)을 통하여 제1집적회로 디바이스(13)로 연결된다. 제1 전기적 도전홀(42)은 제1 에칭 영역(46)에 의해 상부전극(44)과 절연되며, 상기 제2의 전기적 도전홀(43) 또한 제2 에칭영역(47)에 의하여 상기 하부전극(45)과 절연되며, 상기 파워 서플라이(11) 및 상기 제1집적회로 디바이스(13) 사이의 연결을 정의한다. 따라서, 상기 파워 서플라이(11)로부터 상기 PTC 재료(41)를 통하여 상기 제1집적회로(13)로 향하는 회로는 도 1의 회로와 동등하다. 상기 제1 및 상기 제2 전기적 도전홀들(42, 43)은 기계적 드릴링을 행한 다음에 상기 홀을 전기도금하고, 상기 홀을 비전기적으로 플레이팅(electroless plating)하거나 또는 기계적 드릴링을 행한 다음에 상기 홀을 도전성 반죽(paste)으로 채움으로써 형성된다. 상기 제1에칭 영역(46) 및 상기 제2에칭 영역(47)은 화학적 에칭 공정에 의해 형성된다. 부가하여, 본 고안의 인쇄회로기판을 형성하는 상기 공정은 제한되지 않으며, 위에서 언급한 빌드-업 공정(build-up process) 또는 비아들(vias) 또는 다른 관련된 공정일 수 있다.

상기 PTC 재료층(41)은 폴리머 및 도전성 필러(filler)를 포함한 정온도계수 도전성 합성물로 이루어져 있다. 상기 PTC 재료의 폴리머는 폴리에틸렌, 폴리프로필렌, 폴리옥틸렌, 폴리염화비닐리덴, 및 그 혼합물로 구성된 그룹으로부터 선택된 크리스털 폴리머이다. 상기 도전성 필러는 상기 폴리머에서 분산(disperse)되고 카본 블랙, 금속 파우더, 도전성 세라믹 파우더, 및 그 혼합물로 구성되는 그룹으로부터 선택된다. 상기 PTC 재료층의 민감도 및 물리적 특성들을 향상시키기 위하여, 상기 PTC 도전성 합성물은 포토 이니시에이터(photo initiator), 크로스-링크제(cross-link agent), 결합제(coupling agent), 분산제(dispersing agent), 안정제(stabilizer), 산화방지제(anti-oxidant) 및 비도전성 앤티-아크 필러(non-arcing filler)를 포함하는 첨가물을 더 포함한다. 상기 상부전극(44) 및 상기 하부전극(45)은 모두 구리, 니켈, 금 및 그 합금과 같은 금속박으로 이루어져 있다. 그러한 전극들(44, 45)은 전기도금(electro-plating), 비전기적 플레이팅 (electroless plating) 또는 가열 압착 기술(hot pressing technology)에 의해 형성되며, 상기 가열 압착 기술에서는 가열 압착 공정에서의 금속박이 마이크로-거칠기의 표면을 가진 PTC 재료층에 부착된다.

종래의 PTC 과-전류 보호장치(12)는 내장형 PTC 재료층(41)과 상기 상부전극(44) 및 상기 하부전극(45)의 조합에 의해 대체되므로, 상기 인쇄회로기판의 표면상에 마운팅된 장치들의 양은 감소되고, 따라서 인쇄회로기판 표면의 활용율은 증가된다. 게다가, PTC 요소의 표면영역이 증가되므로, 위에서 언급한 종래의 공식에 따라서 측정되는 평상시의 저항은 실질적으로 감소된다. 따라서, 전체 회로의 전력소모에서의 증가 및 제1집적회로의 공급된 동작전압에서의 감소도 피할 수 있다. 게다가, 상기 인쇄회로기판(10)의 상기 PTC 재료층은 적어도 2개의 인접하거나 인접하지 않은 층들로 이루어질 수 있다. 상기 인접한 또는 인접하지 않은 PTC 재료층들은 상기 평상시의 저항을 더 감소시키기 위하여 병렬로 연결될 수 있다.

도 5는 본 고안의 제2실시예의 사시도를 도시한 것이다. 도 4에 도시된 상기 PTC 재료층(41)은 저항 및 위치의 조건에 따라서 몇개의 섹션들로 나누어진다. 예를 들어, 상기 PTC 재료층은 제1 PTC 재료 섹션(51), 제2 PTC 재료 섹션(52), 제3 PTC 재료 섹션(53) 및 제4 PTC 재료 섹션(54)으로 나누어진다. 각각의 상기 PTC 재료 섹션들은 위에서 언급한 과-전류 보호기능 뿐 아니라 저항 기능도 수행한다. 예를 들면, 상기 제1집적회로(13)는 제3도전홀(56)을 통하여 상부전극(55)에 전기적으로 연결되고 제2집적회로(14)는 제4도전홀(58)을 통하여 하부전극(57)에 전기적으로 연결된다. 그리하여, 상기 전기회로는 상기 제2내장형 PTC 섹션(52)의 평상시의 저항 효과 때문에 상기 제1집적회로(13)로부터 상기 제2집적회로(14)로 형성된다. 다른 말로 하면, 본 고안의 상기 PTC 섹션 특성들은 상기 인쇄회로기판(10)의 표면 활용율을 증가시키기 위하여 종래의 저항들을 대체하도록 적용될 수 있다.

본 고안의 다른 바람직한 실시예에 있어서, 상기 기능적 재료층(41)은 NTC 도전 합성물 또는 ZTC 도전 합성물로 이루어져 있다. 상기 NTC 도전 합성물은 폴리머 및 도전성 필러를 포함한다. 상기 합성물의 폴리머는 풀리에틸렌, 폴리프로필렌, 폴리옥틸렌, 폴리염화비닐리덴 및 그들의 혼합물로부터 선택된 크리스털 폴리머 또는 비크리스털 폴리머이다. 상기 도전성 필러는 상기 폴리머에서 분산(disperse)되고 카본 블랙, 금속 파우더, 도전성 세라믹 파우더 및 그들의 혼합물을 포함하는 그룹으로부터 선택된다. 게다가, 상기 ZTC 도전성 합성물은 폴리머 및 도전성 필러를 포함한다. 상기 폴리머는 크리스털 폴리머 또는 풀리에틸렌, 폴리프로필렌, 폴리옥틸렌, 폴리염화비닐리덴 및 그들의 혼합물을 포함하는 그룹으로부터 선택된 비크리스털 폴리머이다. 상기 도전성 필러는 폴리머에서 분산되며, 카본 블랙, 금속 파우더, 도전성 세라믹 파우더 및 그들의 혼합물로 구성되는 그룹으로부터 선택된다. 도 6은 PTC, NTC 및 ZTC 재료들에 대한 온도-저항 도면을 도시한 것이다. 따라서, 본 고안의 인쇄회로기판은 저항의 함수일 뿐만 아니라 온도 센서의 함수이다.

상술한 바와 같이, 본 고안에 따른 내장형 내부 기능적 요소의 증가된 영역을 가진 인쇄회로기판을 제공함으로써, 본 고안의 전력 소모는 상기 인쇄회로기판 표면상에 마운팅되는 과-전류 보호장치보다 더욱 낮으며, 상기 동작 전압의 강하는 또한 상당히 감소될 것이다.

또한, 이러한 내장형 기능적 요소설계는 인쇄회로기판 표면의 어떠한 영역도 활용하지 않으면서 과-전류 보호장치의 더욱 많은 유효영역을 활용하므로, 상기 인쇄회로기판에서 내장형 기능적 요소의 최대 동작 전류와 같은 결과적인 전기 정격(rating)은 더욱 높다.

또한, 인쇄회로기판의 표면상에 마운팅된 과-전류 보호장치는 불필요하므로, 상기 인쇄회로기판의 표면은 더욱 많은 디바이스들을 수용할 수 있다.

본 고안의 방법 및 특성들은 상기 예들 및 기술들에서 충분히 기술되었다. 본 고안의 사상들을 벗어남 없이 어떠한 수정들이나 변화들이 본 고안의 보호 범위들에 포함될 것이라는 것은 이해되어야 한다.

Claims (25)

1. 기판, 적어도 하나의 회로층 및 적어도 하나의 절연층을 포함한 인쇄회로기판(Printed Circuit Board, PCB)에 있어서, 상기 인쇄회로기판은 적어도 하나의 내장형 PTC 재료층 및 상기 적어도 하나의 PTC 재료층의 상부 및 하부 면들에 각각 놓여진 상부전극 및 하부전극을 더 포함하며, 상기 상부전극 및 상기 하부전극은 도전성 회로를 형성하기 위하여 전기적인 도전홀을 통해서 상기 인쇄회로기판의 표면상에 마운팅된 장치와 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
2. 제1항에 있어서, 상기 인쇄회로기판은 빌드-업 공정에 의해 형성되는 것을 특징으로 하는 인쇄회로기판.
3. 제1항에 있어서, 상기 상부전극 또는 상기 하부전극을 상기 인쇄회로기판의 표면상에 마운팅된 장치와 연결시키기 위하여 사용되는 상기 전기적 도전홀은 기계적 드릴링을 행한 다음에 상기 홀을 전기도금하고, 상기 홀을 비전기적으로 플레이팅(electroless plating)하거나 또는 기계적 드릴링을 행한 다음에 상기 홀을 도전성 반죽(paste)으로 채움으로써 형성되는 것을 특징으로 하는 인쇄회로기판.
4. 제1항에 있어서, 상기 PTC 재료층은 저항값 및 위치의 요구조건들에 따라서 몇개의 섹션들로 나누어지는 것을 특징으로 하는 인쇄회로기판.
5. 제1항에 있어서, 상기 PTC 재료는 폴리머 및 도전성 필러(filler)를 포함하는 것을 특징으로 하는 인쇄회로기판.
6. 제5항에 있어서, 상기 폴리머는 폴리에틸렌, 폴리프로필렌, 폴리옥틸렌, 폴리염화비닐리덴 및 그들의 혼합물의 그룹으로부터 선택되는 것을 특징으로 하는 인쇄회로기판.
7. 제5항에 있어서, 상기 도전성 필러는 카본 블랙, 금속 파우더, 도전성 세라믹 파우더 및 그들의 혼합물로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 인쇄회로기판.
8. 제1항에 있어서, 상기 상위 및 상기 하부전극들의 재료는 구리, 니켈, 금 및 그들의 합금으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 인쇄회로기판.
9. 제1항에 있어서, 상기 상부전극 및 상기 하부전극은 전기도금 또는 비전기 플레이팅(electroless plating) 공정에 의하여 형성되는 것을 특징으로 하는 인쇄회로기판.
10. 제1항에 있어서, 상기 상부전극 및 상기 하부전극은 상기 PTC 재료층에 거친 표면의 금속박을 부착하고 나서, 가열 압착(hot pressing)에 의해 처리됨으로써 형성되는 것을 특징으로 하는 인쇄회로기판.
11. 제1항에 있어서, 상기 두개의 내장형 인접 또는 인접하지 않은 PTC 재료층들은 평상시의 저항값을 감소시키기 위하여 병렬로 연결될 수 있는 것을 특징으로 하는 인쇄회로기판.
12. 기판, 적어도 하나의 회로층 및 적어도 하나의 절연층을 포함한 인쇄회로기판(Printed Circuit Board, PCB)에 있어서, 상기 인쇄회로기판은 적어도 하나의 내장형 NTC 재료층, 상기 NTC 재료층의 상부 및 하부 면들에 각각 놓여진 상부전극 및 하부전극을 더 포함하며, 상기 상부전극 및 상기 하부전극은 도전성 회로를 형성하기 위하여 전기적인 도전홀을 통해서 상기 인쇄회로기판의 표면상에 마운팅된 장치와 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
13. 제12항에 있어서, 상기 상부전극 또는 상기 하부전극을 상기 인쇄회로기판의 표면상에 마운팅된 장치와 연결시키기 위하여 사용되는 상기 전기적 도전홀은 기계적 드릴링을 행한 다음에 상기 홀을 전기도금하고, 상기 홀을 비전기적으로 플레이팅(electroless plating)하거나 또는 기계적 드릴링을 행한 다음에 상기 홀을 도전성 반죽(paste)으로 채움으로써 형성되는 것을 특징으로 하는 인쇄회로기판.
14. 제12항에 있어서, 상기 NTC 재료층은 저항값 및 위치의 요구조건들에 따라서 몇개의 섹션들로 나누어지는 것을 특징으로 하는 인쇄회로기판.
15. 제12항에 있어서, 상기 NTC 재료는 폴리머 및 도전성 필러를 포함하는 것을 특징으로 하는 인쇄회로기판.
16. 제15항에 있어서, 상기 폴리머는 크리스털 폴리머 또는 비크리스털 폴리머인 것을 특징으로 하는 인쇄회로기판.
17. 제15항에 있어서, 상기 도전성 필터는 카본 블랙, 금속 파우더, 도전성 세라믹 파우더 및 그들의 혼합물로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 인쇄회로기판.
18. 제12항에 있어서, 두개의 내장형 인접 또는 인접하지 않은 NTC 재료층들은 평상시의 저항값을 감소시키기 위하여 병렬로 연결될 수 있는 것을 특징으로 하는 인쇄회로기판.
19. 기판, 적어도 하나의 회로층 및 적어도 하나의 절연층을 포함한 인쇄회로기판(Printed Circuit Board, PCB)에 있어서, 상기 인쇄회로기판은 적어도 하나의 내장형 ZTC 재료층, 상기 ZTC 재료층의 상부 및 하부 면들에 각각 놓여진 상부전극 및 하부전극을 더 포함하며, 상기 상부전극 및 상기 하부전극은 도전성 회로를 형성하기 위하여 전기적인 도전홀을 통해서 상기 인쇄회로기판의 표면상에 마운팅된 장치와 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
20. 제19항에 있어서, 상기 상부전극 또는 상기 하부전극을 상기 인쇄회로기판의 표면상에 마운팅된 장치와 연결시키기 위하여 사용되는 상기 전기적 도전홀은 기계적 드릴링을 행한 다음에 상기 홀을 전기도금하고, 상기 홀을 비전기적으로 플레이팅(electroless plating)하거나 또는 기계적 드릴링을 행한 다음에 상기 홀을 도전성 반죽(paste)으로 채움으로써 형성되는 것을 특징으로 하는 인쇄회로기판.
21. 제19항에 있어서, 상기 ZTC 재료층은 저항값 및 위치의 요구조건들에 따라서 몇개의 섹션들로 나누어지는 것을 특징으로 하는 인쇄회로기판.
22. 제19항에 있어서, 상기 ZTC 재료는 폴리머 및 도전성 필러를 포함하는 것을 특징으로 하는 인쇄회로기판.
23. 제22항에 있어서, 상기 폴리머는 크리스털 폴리머 또는 비크리스털 폴리머인 것을 특징으로 하는 인쇄회로기판.
24. 제22항에 있어서, 상기 도전성 필러는 카본 블랙, 금속 파우더, 도전성 세라믹 파우더 및 그들의 혼합물로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 인쇄회로기판.
25. 제19항에 있어서, 상기 두개의 내장형 인접 또는 인접하지 않은 ZTC 재료층들은 평상시의 저항값을 감소시키기 위하여 병렬로 연결될 수 있는 것을 특징으로 하는 인쇄회로기판.