KR100965329B1 - 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판 - Google Patents

인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판 Download PDF

Info

Publication number
KR100965329B1
KR100965329B1 KR1020080007946A KR20080007946A KR100965329B1 KR 100965329 B1 KR100965329 B1 KR 100965329B1 KR 1020080007946 A KR1020080007946 A KR 1020080007946A KR 20080007946 A KR20080007946 A KR 20080007946A KR 100965329 B1 KR100965329 B1 KR 100965329B1
Authority
KR
South Korea
Prior art keywords
printed circuit
resistance
circuit board
layer
resistive
Prior art date
Application number
KR1020080007946A
Other languages
English (en)
Other versions
KR20090081839A (ko
Inventor
김정익
김상겸
이병광
김수열
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020080007946A priority Critical patent/KR100965329B1/ko
Priority to JP2009012139A priority patent/JP2009177180A/ja
Publication of KR20090081839A publication Critical patent/KR20090081839A/ko
Application granted granted Critical
Publication of KR100965329B1 publication Critical patent/KR100965329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10196—Variable component, e.g. variable resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 동박과, 상기 동박의 일면에 구비된 저항층을 포함하는 인쇄회로기판용 저항 적층 도전체에 관한 것으로서, 상기 저항층이, 열처리 후 표면저항이 20~200Ω/sq, 열처리 후 표면저항의 편차가 5% 이하, 열처리 후의 저항변화율이 3% 이하이고, 불순물로서 황(S), 탄소(C), 산소(O) 및 철(Fe) 중 선택된 어느 하나 또는 둘 이상이 원자 총량 기준으로 5000ppm 이하로 포함되며, 상기 불순물의 편차가 20% 미만이고, 두께편차가 5% 이하인 것을 특징으로 한다.
인쇄회로기판, 임베디드 저항, 동박, 표면저항, 저항변화율, 두께편차, 4 포인트 프로브

Description

인쇄회로기판용 저항 적층 도전체 및 그 제조방법과 인쇄회로기판{Electric conductor having resistance layer for printed circuit board, fabrication method and printed circuit board thereof}
본 발명은 인쇄회로기판(PCB)용 도전체에 관한 것으로서, 더욱 상세하게는 인쇄회로기판에 임베디드(Embedded) 저항을 형성하기 위해 동박에 박막의 저항층이 형성된 구조를 가진 인쇄회로기판용 저항 적층 도전체와 그 제조방법 및 인쇄회로기판에 관한 것이다.
최근 각종 휴대용 전자기기 등에 사용되는 인쇄회로기판은 소자의 고속동작이나 고밀도화, 기기 소형화 등을 실현하기 위해 회로배선이나 부품이 임베디드 타입으로 구성되는 추세를 보이고 있다.
임베디드 타입의 인쇄회로기판은 저항이나 커패시터 등 수동부품과 집적회로(IC) 등이 기판 자체에 내장되어 점유면적과 신호간섭 등을 줄일 수 있는 장점을 가진 차세대 제품으로서, 경박단소화 되어가는 IT 관련 제품에 유용하게 적용될 수 있다. 특히 인쇄회로기판에 임베디드 저항을 구성할 경우에는 기존 표면실장 타입에서 저항이 실장되어야 할 위치에 다른 부품을 배치할 수 있으므로 기판을 이용효 율을 높일 수 있는 장점이 있다.
인쇄회로기판에 임베디드 저항을 형성하기 위한 기술로서, 종래에는 Asahi chemical사의 카본(Carbon)계 임베디드 페이스트(paste)를 도포하는 방법이 널리 사용되었다. 이와 관련된 기술로는 대한민국 공개특허 제2007-77823호(임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법)을 들 수 있다.
그런데, 이와 같이 임베디드 페이스트를 사용하는 경우에는 저항편차와 저항변화율이 커서 적용 가능한 제품이 제한적이라는 취약점이 있다. 임베디드 저항의 저항편차가 너무 크면 국부적으로 저항값이 너무 작거나 크게 되어 원하는 제품 특성을 구현할 수 없고, 저항변화율이 크면 제품 설계에 어려움이 있다.
최근에는 미국의 Gould사에서 저항편차와 저항변화율이 작은 박막형 도전체를 출시하여 이를 이용한 임베디드 PCB가 양산되고 있으나, 이 제품의 경우에는 표면저항이 수십 Ω/sqare(이하, 'Ω/sq'로 표기) 정도에 불과한 저저항을 갖도록 구성되는 특성상 모바일 기기 등에 필수적으로 사용되는 고저항체의 형성이 불가능한 단점이 있다. 이와 같이 저항값이 너무 작으면 저항층이 그 역할을 제대로 할 수 없다. 한편 임베디드 저항의 저항값이 지나치게 큰 경우에는 발열량이 커서 회로 손상의 위험이 있으므로 적정 저항값 이내에서 표면저항의 설계가 이루어져야 한다.
본 발명은 상기와 같은 문제점을 고려하여 창안된 것으로서, 범용적으로 임 베디드 저항값을 설계할 수 있도록 저항층의 표면저항과 저항편차, 저항변화율 등이 최적화된 인쇄회로기판용 저항 적층 도전체와 그 제조방법 및 인쇄회로기판을 제공하는 데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은 동박과, 상기 동박의 일면에 구비된 저항층을 포함하는 인쇄회로기판용 저항 적층 도전체에 있어서, 상기 저항층은, 열처리 후 표면저항이 20~200Ω/sq, 열처리 후 표면저항의 편차가 5% 이하, 열처리 전후의 저항변화율이 3% 이하이고, 불순물로서 황(S), 탄소(C), 산소(O) 및 철(Fe) 중 선택된 어느 하나 또는 둘 이상이 원자 총량 기준으로 5000ppm 이하로 포함되며, 상기 불순물의 편차가 20% 미만이고, 두께편차가 5% 이하인 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체를 개시한다.
상기 저항층은 니켈(Ni), 크롬(Cr), 알루미늄(Al) 및 규소(Si) 중 선택된 어느 하나 또는 둘 이상으로 이루어질 수 있다.
대안으로, 상기 저항층은 니켈(Ni)-크롬(Cr), 니켈(Ni)-크롬(Cr)-알루미늄(Al)-규소(Si) 또는 크롬(Cr)-산화규소(SiO2) 합금층으로 이루어질 수 있다.
상기 인쇄회로기판용 저항 적층 도전체에는 실란층이 더 구비되는 것이 바람직하다.
본 발명의 다른 측면에 따르면, 전해동박을 구비하는 단계; 및 진공 스퍼터링을 이용해 상기 전해동박의 일면에 저항물질을 증착하여 저항층을 형성하는 단 계;를 포함하는 인쇄회로기판용 저항 적층 도전체 제조방법이 제공된다.
본 발명의 또 다른 측면에 따르면, 베이스 기판과, 상기 베이스 기판에 임베디드(Embedded) 되고 동박 및 상기 동박에 적층된 저항층을 구비한 저항 적층 도전체를 포함하는 인쇄회로기판에 있어서, 상기 저항층은, 열처리 후 표면저항이 20~200Ω/sq, 열처리 후 표면저항의 편차가 5% 이하, 열처리 전후의 저항변화율이 3% 이하이고, 불순물로서 황(S), 탄소(C), 산소(O) 및 철(Fe) 중 선택된 어느 하나 또는 둘 이상이 원자 총량 기준으로 5000ppm 이하로 포함되며 상기 불순물의 편차가 20% 미만이고, 두께편차가 5% 이하인 것을 특징으로 하는 인쇄회로기판이 제공된다.
본 발명에 따르면 저항층의 에칭성과 저항 가공성 및 크랙 발생 방지성능이 우수한 인쇄회로기판용 저항 적층 도전체가 제공된다. 따라서, 설계가 자유롭고 폭 넓은 사양의 인쇄회로기판 제품에 적용 가능한 임베디드 저항을 실현할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 바람직한 실시예에 따른 인쇄회로기판용 저항 적층 도전체의 구성을 도시한 사시도이다.
도 1을 참조하면, 인쇄회로기판용 저항 적층 도전체는 동박(101)과, 동박(101)의 일면에 마련된 저항층(102)을 포함한다. 비록 도면에는 미도시되었으나 동박(101) 위에는 동박(101)에 접착되는 소정 필름과의 접착력을 향상시키기 위해 실란층이 더 형성될 수 있다.
동박(101)은 일반적인 전해동박 제조공정에 따라 제조된 전해동박 형태로 제공되며, 그 두께는 12~70㎛로 구성되는 것이 바람직하다.
저항층(102)은 동박(101)의 일면에 저항물질이 증착됨으로써 형성된다. 여기서, 저항물질로는 니켈(Ni), 크롬(Cr), 알루미늄(Al) 및 규소(Si) 중 선택된 어느 하나 또는 둘 이상이 채택될 수 있으며, 보다 바람직하게는 니켈(Ni)-크롬(Cr), 니켈(Ni)-크롬(Cr)-알루미늄(Al)-규소(Si) 또는 크롬(Cr)-산화규소(SiO2) 합금이 채택될 수 있다. 동박(101)의 두께를 감안할 때, 저항층(102)의 두께는 100~2000Å으로 구성되는 것이 바람직하다.
저항층(102)은 소정의 열처리 후 표면저항이 20~200Ω/sq이고, 열처리 후 표면저항의 편차가 5% 이하이며, 열처리 전후의 저항변화율이 3% 이하인 물성을 갖는다. 여기서, 열처리 조건은 온도 85℃, 상대습도 85RH%에서 1000 시간동안 보관하는 것으로 설정되는 것이 바람직하다.
저항층(102)의 표면저항은 통상의 표면저항 측정용 4 포인트 프로브(4 point probe)를 이용하여 40 포인트 이상 표면 저항값을 측정한 평균값으로 정해지는 것이 바람직하다. 저항 편차는 40 포인트 이상 표면 저항값을 측정한 데이터 중 최대값을 Max, 최소값을 Min 이라고 했을 때, 계산식 ((Max-Min)/(Max+Min))*100 에 의해 산출된다. 또한 저항변화율은 저항층(102)에 대한 열처리 전과 후의 표면저항을 각각 RS1, RS2라고 할 때, 계산식 ((RS2-RS1)/RS1)*100 에 의해 산출된다.
저항층(102)에는 불순물로서 황(S), 탄소(C), 산소(O) 및 철(Fe) 중 선택된 어느 하나 또는 둘 이상이 원자 총량 기준으로 5000ppm 이하로 포함되며, 이때 불순물의 편차는 20% 미만이 되어야 한다. 여기서, 불순물의 함량은 통상의 ICP M/S 기기를 이용하여 5 포인트를 측정한 후 그 평균값을 취하여 정해진다. 또한 불순물 편차는 ICP M/S 기기를 이용한 정량분석 시 측정한 데이터 중 최대값을 Max, 최소값을 Min 이라고 했을 때, 계산식 ((Max-Min)/(Max+Min))*100 에 의해 산출된다.
한편 저항층(102)의 두께편차는 5% 이하가 되어야 한다. 여기서, 두께편차는 저항 적층 도전체의 단면을 폴리싱(polishing)한 후 두께를 측정함으로써 산출된다.
이상과 같은 수치범위를 따르는 저항 적층 도전체는 저항층(102)의 에칭성, 저항 가공성, 크랙 발생 방지성능 등이 좋아 임베디드 저항값의 설계가 자유롭고 가공중 불량 발생율을 줄일 수 있다.
상기와 같은 구성을 갖는 인쇄회로기판용 저항 적층 도전체는 니켈(Ni)-크롬(Cr) 타겟 등을 구비한 진공 스퍼터(sputter)을 이용하여 전해동박의 일면에 니켈(Ni)-크롬(Cr) 물질을 증착함으로써 제조된다.
증착공정에서, 타겟의 종류나 진공도, 스퍼터에 인가되는 전압 및 전류 조건을 제어하면 저항층 물질의 증착비율, 표면저항값, 저항편차, 저항변화율, 두께편차, 불순물 함량, 불순물 편차 등을 조절할 수 있다.
상기 저항층 물질은 니켈(Ni), 크롬(Cr), 알루미늄(Al) 및 규소(Si) 중 선택된 어느 하나 또는 둘 이상이 채용되거나, 니켈(Ni)-크롬(Cr), 니켈(Ni)-크롬(Cr)-알루미늄(Al)-규소(Si) 또는 크롬(Cr)-산화규소(SiO2) 합금이 채용될 수 있다.
전해동박에 저항층을 형성한 이후에는 상기 저항층 또는 전해동박의 타면에 실란층을 형성하는 공정이 더 수행될 수 있다.
본 발명에 따라 제조된 저항 적층 도전체는 예컨대, 도 2에 도시된 바와 같은 형태로 가공되어 인쇄회로기판에 적용된다. 즉, 저항 적층 도전체는 그 저항층(102)이 베이스 기판(100) 위에 부착되고 후속 공정에 의해 임베디드(Embedded)됨으로써 인쇄회로기판의 임베디드 저항과 회로배선을 제공한다. 여기서, 저항 적층 도전체의 형태가 도면에 도시된 것에 한정되지 않고 다양한 패턴으로 설계될 수 있음은 물론이다.
도 3에는 본 발명의 실시예들과 비교예들에 대하여 인쇄회로기판용 저항 적층 도전체의 저항층 특성을 측정한 결과가 나타나 있다. 도 3에서, 에칭성은 인쇄회로기판의 제작 시 필수적으로 수행되는 에칭 공정 이후에 니켈(Ni)-크롬(Cr) 저항층의 에칭이 원활히 이루어지지 않아 프리프레그(prepreg) 기판상에 잔류하는지 여부로 판단하였으며, 저항 가공성은 저항값을 정밀 조정하기 위한 레이저 가공공정의 적용가능 여부로 판단하였고, 저항층 크랙 발생 방지특성은 인쇄회로기판 제조공정 중에 고온, 고압에 노출된 니켈(Ni)-크롬(Cr) 박막 저항층의 표면 크랙 발생 억제 여부로 판단하였다.
도 3을 참조하면, 본 발명의 실시예 1 내지 13에 따른 인쇄회로기판용 저항 적층 도전체는 상술한 저항층의 요건을 모두 만족함으로써 에칭성과 저항 가공성 및 크랙 발생 방지성능이 양호한 특성을 제공함을 확인할 수 있다.
한편, 도 3에서 비교예 1 내지 16에 따른 인쇄회로기판용 저항 적층 도전체는 상술한 저항층의 요건들 중 적어도 하나를 만족하지 않음으로 인해 에칭성, 저항 가공성 혹은 크랙 발생 방지성능이 좋지 않은 결과를 보이고 있다.
이하 비교예들을 살펴보면, 열처리가 완료된 저항층의 표면저항이 20~200Ω/sq의 상한이나 하한을 벗어나는 비교예 4, 5, 10 및 12의 경우에는 저항 가공성이나 크랙발생 방지성능이 저하됨을 확인할 수 있다.
저항층의 열처리 후 저항편차가 5%를 초과하는 비교예 1, 7 및 13의 경우에는 에칭성이 저하됨을 확인할 수 있다.
저항층의 열처리 후 두께편차가 5%를 초과하는 비교예 2와 9의 경우에는 에칭성이나 크랙발생 방지성능이 저하됨을 확인할 수 있다.
저항층의 열처리 전후 저항변화율이 3%를 초과하는 비교예 6, 11 및 15의 경우에는 저항 가공성이나 크랙발생 방지성능이 저하됨을 확인할 수 있다.
또한 불순물의 함량이 5000ppm을 초과하는 비교예 14의 경우에는 에칭성이 좋지 않으며, 불순물 편차가 20% 이상인 비교예 3, 8 및 16의 경우에는 저항 가공성이나 크랙발생 방지성능이 저하됨을 확인할 수 있다.
본 발명에 따른 인쇄회로기판용 저항 적층 도전체는 표면저항, 저항 편차, 두께편차, 저항변화율, 불순물 함량, 불순물 편차 등의 조건 중에서 어느 하나만을 만족해도 에칭성이나 저항 가공성, 저항층 크랙발생 방지성능 등이 향상될 수 있다. 다만, 비교예 1 내지 비교예 16에 나타난 바와 같이 본 발명에서 제시된 수치범위를 벗어나는 인자가 하나라도 있을 경우에는 최종적으로 저항층 특성의 저하를 초래하게 되므로 모든 조건들을 만족하는 것이 가장 바람직하다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 본 발명의 바람직한 실시예에 따른 인쇄회로기판용 저항 적층 도전체의 구성을 도시한 사시도이다.
도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판용 저항 적층 도전체의 적용예를 도시한 사시도이다.
도 3은 본 발명의 실시예들과 비교예들에 따른 인쇄회로기판용 저항 적층 도전체의 저항층 특성을 측정한 결과를 나타낸 테이블이다.
<도면의 주요 참조 부호에 대한 설명>
100: 베이스 기판 101: 동박
102: 저항층

Claims (19)

  1. 동박과, 상기 동박의 일면에 구비된 저항층을 포함하는 인쇄회로기판용 저항 적층 도전체에 있어서,
    상기 저항층은,
    열처리 후 표면저항이 20~200Ω/sq, 열처리 후 표면저항의 편차가 5% 이하, 열처리 전후의 저항변화율이 3% 이하이고,
    불순물로서 황(S), 탄소(C), 산소(O) 및 철(Fe) 중 선택된 어느 하나 또는 둘 이상이 원자 총량 기준으로 5000ppm 이하로 포함되며, 상기 불순물의 편차가 20% 미만이고,
    두께편차가 5% 이하인 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체.
  2. 제1항에 있어서,
    상기 저항층은 니켈(Ni), 크롬(Cr), 알루미늄(Al) 및 규소(Si) 중 선택된 어느 하나 또는 둘 이상으로 이루어진 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체.
  3. 제1항에 있어서,
    상기 저항층은 니켈(Ni)-크롬(Cr), 니켈(Ni)-크롬(Cr)-알루미늄(Al)-규 소(Si) 또는 크롬(Cr)-산화규소(SiO2) 합금층인 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체.
  4. 제1항에 있어서,
    상기 저항층 또는 동박에 형성된 실란층;을 더 포함하는 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 인쇄회로기판용 저항 적층 도전체의 제조방법에 있어서,
    전해동박을 구비하는 단계; 및
    진공 스퍼터링을 이용해 상기 전해동박의 일면에 저항물질을 증착하여 저항층을 형성하는 단계;를 포함하고,
    상기 저항층의 형성 단계에서,
    열처리 후 표면저항이 20~200Ω/sq, 열처리 후 표면저항의 편차가 5% 이하, 열처리 전후의 저항변화율이 3% 이하이고,
    불순물로서 황(S), 탄소(C), 산소(O) 및 철(Fe) 중 선택된 어느 하나 또는 둘 이상이 원자 총량 기준으로 5000ppm 이하로 포함되며, 상기 불순물의 편차가 20% 미만이고,
    두께편차가 5% 이하인 저항층을 형성하는 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체 제조방법.
  13. 제12항에 있어서,
    상기 저항층 또는 전해동박의 타면에 실란층을 형성하는 단계;를 더 포함하는 인쇄회로기판용 저항 적층 도전체 제조방법.
  14. 제12항에 있어서,
    상기 저항층은 니켈(Ni), 크롬(Cr), 알루미늄(Al) 및 규소(Si) 중 선택된 어느 하나 또는 둘 이상으로 이루어지는 것을 특징으로 하는 인쇄회로기판용 저항 적층 도전체 제조방법.
  15. 제12항에 있어서,
    상기 저항층은 니켈(Ni)-크롬(Cr), 니켈(Ni)-크롬(Cr)-알루미늄(Al)-규소(Si) 또는 크롬(Cr)-산화규소(SiO2) 합금으로 이루어지는 것을 특징으로 하는 인 쇄회로기판용 저항 적층 도전체 제조방법.
  16. 베이스 기판과, 상기 베이스 기판에 임베디드(Embedded) 되고 동박 및 상기 동박에 적층된 저항층을 구비한 저항 적층 도전체를 포함하는 인쇄회로기판에 있어서,
    상기 저항층은,
    열처리 후 표면저항이 20~200Ω/sq, 열처리 후 표면저항의 편차가 5% 이하, 열처리 전후의 저항변화율이 3% 이하이고,
    불순물로서 황(S), 탄소(C), 산소(O) 및 철(Fe) 중 선택된 어느 하나 또는 둘 이상이 원자 총량 기준으로 5000ppm 이하로 포함되며 상기 불순물의 편차가 20% 미만이고,
    두께편차가 5% 이하인 것을 특징으로 하는 인쇄회로기판.
  17. 제16항에 있어서,
    상기 저항층은 니켈(Ni), 크롬(Cr), 알루미늄(Al) 및 규소(Si) 중 선택된 어느 하나 또는 둘 이상으로 이루어진 것을 특징으로 하는 인쇄회로기판.
  18. 제16항에 있어서,
    상기 저항층은 니켈(Ni)-크롬(Cr), 니켈(Ni)-크롬(Cr)-알루미늄(Al)-규 소(Si) 또는 크롬(Cr)-산화규소(SiO2) 합금층인 것을 특징으로 하는 인쇄회로기판.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 저항층 또는 동박에 형성된 실란층;을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
KR1020080007946A 2008-01-25 2008-01-25 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판 KR100965329B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080007946A KR100965329B1 (ko) 2008-01-25 2008-01-25 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판
JP2009012139A JP2009177180A (ja) 2008-01-25 2009-01-22 印刷回路基板用抵抗積層導電体及びその製造方法、並びに印刷回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007946A KR100965329B1 (ko) 2008-01-25 2008-01-25 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090081839A KR20090081839A (ko) 2009-07-29
KR100965329B1 true KR100965329B1 (ko) 2010-06-22

Family

ID=41031884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007946A KR100965329B1 (ko) 2008-01-25 2008-01-25 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판

Country Status (2)

Country Link
JP (1) JP2009177180A (ko)
KR (1) KR100965329B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012201980A (ja) 2011-03-28 2012-10-22 Jx Nippon Mining & Metals Corp 電気抵抗層付き金属箔及びその製造方法
JP5346408B2 (ja) * 2011-03-28 2013-11-20 Ｊｘ日鉱日石金属株式会社 電気抵抗膜を備えた金属箔及びその製造方法
EP2693852A4 (en) * 2011-03-31 2014-09-03 Jx Nippon Mining & Metals Corp METALLIC SHEET HAVING AN ELECTRO-RESISTIVE LAYER, AND CIRCUIT BOARD USING SAID SHEET
KR102260542B1 (ko) * 2015-01-27 2021-06-04 에스케이이노베이션 주식회사 전자파 차폐 필름 및 이를 이용한 회로 기판
TWI713424B (zh) * 2018-10-15 2020-12-11 鼎展電子股份有限公司 銅箔電阻與具有該銅箔電阻的電路板結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289196A (ja) * 2002-03-28 2003-10-10 Komatsu Seiren Co Ltd 電波吸収体用抵抗皮膜およびその製造方法
KR20070060672A (ko) * 2005-12-09 2007-06-13 삼성전자주식회사 페이스트 타입의 임베디드 인쇄 회로 기판
KR20070076798A (ko) * 2006-01-20 2007-07-25 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제작방법
KR20070106594A (ko) * 2006-08-07 2007-11-02 대덕전자 주식회사 내층 삽입형 저항을 구비한 인쇄 회로 기판 및 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
JP2003200524A (ja) * 2001-12-28 2003-07-15 Furukawa Circuit Foil Kk 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP4257632B2 (ja) * 2001-12-28 2009-04-22 古河電気工業株式会社 抵抗層付き銅箔とその製造方法
JP2003200523A (ja) * 2001-12-28 2003-07-15 Furukawa Circuit Foil Kk 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP2005085907A (ja) * 2003-09-05 2005-03-31 Tdk Corp Ｃｕ−Ｎｉ厚膜抵抗体、その形成方法及び回路基板の製造方法
JP2006005149A (ja) * 2004-06-17 2006-01-05 Furukawa Circuit Foil Kk 抵抗層付き導電性基材及び抵抗層付き回路基板材料

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289196A (ja) * 2002-03-28 2003-10-10 Komatsu Seiren Co Ltd 電波吸収体用抵抗皮膜およびその製造方法
KR20070060672A (ko) * 2005-12-09 2007-06-13 삼성전자주식회사 페이스트 타입의 임베디드 인쇄 회로 기판
KR20070076798A (ko) * 2006-01-20 2007-07-25 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제작방법
KR20070106594A (ko) * 2006-08-07 2007-11-02 대덕전자 주식회사 내층 삽입형 저항을 구비한 인쇄 회로 기판 및 제조 방법

Also Published As

Publication number Publication date
JP2009177180A (ja) 2009-08-06
KR20090081839A (ko) 2009-07-29

Similar Documents

Publication Publication Date Title
US6541137B1 (en) Multi-layer conductor-dielectric oxide structure
EP1087647B1 (en) Thin integral resistor/capacitor/inductor package, method of manufacture
KR100965329B1 (ko) 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판
US8389866B2 (en) Resin circuit board
JP4968266B2 (ja) ２層フレキシブル基板とその製造方法及び該２層フレキシブル基板より得られたフレキシブルプリント配線基板
EP3432693A1 (en) Encapsulation of circuit trace
JP4924843B2 (ja) ２層フレキシブル基板及びその製造方法、並びに、該２層フレキシブル基板を用いたプリント配線基板及びその製造方法
EP1474811A1 (en) Etching solution for forming an embedded resistor
CN107636209B (zh) 导电性基板
KR101026061B1 (ko) 저항층 내장 도전체 및 그 제조방법과 인쇄회로기판
JP2012212761A (ja) 電気抵抗膜付き金属箔及びその製造方法
KR101189132B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP2009094438A (ja) コイル部品およびその製造方法
KR101026000B1 (ko) 저항층 코팅 도전체 및 그 제조방법과 인쇄회로기판
KR102514454B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP5671902B2 (ja) 銅導電体層付き抵抗薄膜素子の製造方法
KR20170071205A (ko) 연성동박적층판 및 이의 제조 방법
TW202114490A (zh) 軟性電阻電容複合銅膜結構與使用該軟性電阻電容複合銅膜結構之電路板結構
KR100747020B1 (ko) 저항체 내장형 인쇄회로기판 및 그 제조방법
KR100990286B1 (ko) 저항 적층 도전체를 구비한 인쇄회로기판
JP2006019323A (ja) 抵抗組成物、チップ抵抗器及びその製造方法
WO2023013478A1 (ja) チップ抵抗器、及びチップ抵抗器の製造方法
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法
KR101647199B1 (ko) 플렉시블한 구리-클래드 기판
KR102461189B1 (ko) 연성 동장 적층판 및 이를 이용한 인쇄회로 기판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee