WO2023013478A1 - チップ抵抗器、及びチップ抵抗器の製造方法 - Google Patents

チップ抵抗器、及びチップ抵抗器の製造方法 Download PDF

Info

Publication number
WO2023013478A1
WO2023013478A1 PCT/JP2022/028781 JP2022028781W WO2023013478A1 WO 2023013478 A1 WO2023013478 A1 WO 2023013478A1 JP 2022028781 W JP2022028781 W JP 2022028781W WO 2023013478 A1 WO2023013478 A1 WO 2023013478A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
resistor
nitrogen content
chip resistor
resistor layer
Prior art date
Application number
PCT/JP2022/028781
Other languages
English (en)
French (fr)
Inventor
大輔 末次
憲路 野口
宣俊 高木
裕貴 小田
達也 浦川
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to EP22852901.2A priority Critical patent/EP4383283A1/en
Priority to CN202280053596.4A priority patent/CN117795629A/zh
Publication of WO2023013478A1 publication Critical patent/WO2023013478A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/232—Adjusting the temperature coefficient; Adjusting value of resistance by adjusting temperature coefficient of resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature

Definitions

  • the present invention generally relates to chip resistors and chip resistor manufacturing methods, and more particularly to chip resistors used in electronic devices and chip resistor manufacturing methods.
  • a conventional chip resistor of this kind comprises an insulating substrate and a thin-film resistor provided on the upper surface of the substrate. As such, there is one composed of Cr, Si, O, and N (see Patent Document 1, for example).
  • Patent Document 1 is known as prior art document information related to the invention of this application.
  • the thin film resistor has a high resistivity of 500 to 20000 ⁇ cm and a temperature coefficient of resistance (TCR) of ⁇ 25 ppm/K or less, and has excellent electrical characteristics.
  • TCR temperature coefficient of resistance
  • the film thickness of the resistor is reduced to less than 100 nm in order to obtain a higher resistance value, variations in manufacturing conditions such as heat treatment will increase variations in the characteristics of the finished chip resistors, resulting in a decrease in yield. , and other problems.
  • the present invention solves the above-mentioned conventional problems, and provides a chip resistor capable of achieving both high resistivity, low TCR, and stable production with little variation, and a method for manufacturing the chip resistor. for the purpose.
  • a chip resistor according to the present invention comprises: an insulating substrate; a resistor layer made of an alloy containing Cr, Si and N provided on the insulating substrate; and a first high nitrogen content layer of an alloy higher than the
  • a method for manufacturing a chip resistor according to the present invention includes steps of preparing an insulating substrate, and forming a resistor layer made of an alloy containing Cr, Si, and N by reactive sputtering in an atmosphere of a film forming gas containing nitrogen.
  • An alloy containing Cr, Si, and N and having a higher N atomic percentage than that of the resistor layer is formed by a step of forming a resistor layer on an insulating substrate and reactive sputtering in an atmosphere of a deposition gas containing nitrogen.
  • TCR temperature coefficient of resistance
  • the thickness of the resistor layer is as thin as less than 100 nm. Even so, the characteristic change with respect to the treatment temperature in the heat treatment process is gentle, and it is possible to achieve both high specific resistance and low TCR, and stable production with little variation.
  • FIG. 1 is a cross-sectional view showing a cross-sectional structure of a chip resistor according to Embodiment 1;
  • FIG. 2 is a cross-sectional view showing a detailed cross-sectional structure of a resistor layer and a first high-nitrogen-containing layer formed thereon in relation to the chip resistor according to Embodiment 1;
  • FIG. FIG. 5 is a cross-sectional view showing details of a resistor layer and first and second high-nitrogen-containing layers formed above and below the resistor layer in relation to Modification 1 of the chip resistor according to Embodiment 1;
  • 4 is a graph showing the relationship between heat treatment temperature and TCR in the chip resistor according to Embodiment 1.
  • FIG. 4 is a graph showing the relationship between heat treatment temperature and resistance value in the chip resistor according to Embodiment 1.
  • FIG. FIG. 5 is a cross-sectional view showing details of a resistor in a conventional chip resistor;
  • a chip resistor includes an insulating substrate, a resistor layer made of an alloy containing Cr, Si and N provided on the insulating substrate, and an upper layer of the resistor layer in which the atomic percentage of N is resistive. a first high nitrogen content layer of higher alloy than the body layer.
  • the first high-nitrogen-containing layer is provided on the upper layer of the resistor layer, even if the thickness of the resistor layer is as thin as less than 100 nm, it has a high specific resistance and a low TCR.
  • a chip resistor according to a second aspect is the first aspect, wherein a second high nitrogen content layer made of an alloy having a higher N atomic percentage than the resistor layer is provided between the insulating substrate and the resistor layer. You may prepare.
  • the film thickness of the first high nitrogen content layer may be 1000 nm or less.
  • a chip resistor according to a fourth aspect is the chip resistor according to any one of the first to third aspects, wherein the alloy composition of the first high nitrogen content layer may be 40 atomic % or more in terms of N atomic percentage. .
  • the resistance value of the resistor layer can be further increased.
  • a chip resistor according to a fifth aspect is the chip resistor according to any one of the first to fourth aspects, wherein the alloy of the first high nitrogen content layer is selected from the group containing Cr, Nb, Ta, Al, and Si. may include at least one
  • the resistance value of the resistor layer can be further increased.
  • a chip resistor according to a sixth aspect is the chip resistor according to any one of the first to fifth aspects, wherein the composition ratio of the alloy excluding O and N in the first high nitrogen content layer is O , and the composition ratio of the alloy excluding N for each constituent element may be within a range of ⁇ 5 atomic %.
  • a method for manufacturing a chip resistor according to a seventh aspect includes the steps of preparing an insulating substrate, and a resistor made of an alloy containing Cr, Si, and N by reactive sputtering in an atmosphere of a film-forming gas containing nitrogen.
  • a resistor layer forming step of forming a layer on an insulating substrate and reactive sputtering in an atmosphere of a nitrogen-containing deposition gas, containing Cr, Si, and N, and the atomic percentage of N being higher than that of the resistor layer A first high nitrogen content layer forming step of forming a first high nitrogen content layer made of an alloy on the resistor layer, and a heat treatment in a temperature range of 500 ° C. or higher and 700 ° C. or lower in an atmosphere containing oxygen. and a heat treatment step of adjusting a temperature coefficient of resistance (TCR), which indicates a temperature change in resistance of the resistor layer, and oxidizing a portion of the surface of the first high nitrogen content layer to form an oxide layer.
  • TCR temperature
  • the first high-nitrogen-containing layer is provided on the upper layer of the resistor layer, even if the thickness of the resistor layer is as thin as less than 100 nm, there is no characteristic change with respect to the processing temperature in the heat treatment step. It is gentle, and can achieve both high specific resistance and low TCR, and stable production with little variation.
  • a method for manufacturing a chip resistor according to an eighth aspect is characterized in that, in the seventh aspect, in the step of forming a resistor layer and the step of forming a first high-nitrogen-containing layer, the resistor layer and the first high-nitrogen
  • the nitrogen atom percentage in the containing layer may be controlled by the ratio of nitrogen gas contained in the deposition gas.
  • the nitrogen atomic percentage of the first high-nitrogen-containing layer can be made higher than that of the resistor layer.
  • a method for manufacturing a chip resistor according to a ninth aspect is characterized in that, in the seventh aspect, in the resistor layer forming step and the first high-nitrogen-containing layer forming step, the resistor layer and the first high-nitrogen
  • the N atom percentage in the containing layer may be controlled by the on-duty ratio of the applied pulse in reactive sputtering.
  • the nitrogen atomic percentage of the first high-nitrogen-containing layer can be made higher than that of the resistor layer.
  • FIG. 1 A chip resistor 10 according to the first embodiment and a method for manufacturing the chip resistor 10 will be described below with reference to FIGS. 1 to 6.
  • FIG. For convenience, the current flowing direction of the resistor layer 2 is the X direction, the direction perpendicular to the layer is the Z direction, and the direction from the front to the back of the paper is the Y direction.
  • the embodiments and modifications described below are merely examples of the present disclosure, and the present disclosure is not limited to the embodiments and modifications described below. Other than the embodiments and modifications described below, various modifications can be made according to the design and the like within the scope of the technical idea of the present disclosure.
  • Each drawing described in the following embodiments and the like is a schematic drawing, and the ratio of the size and thickness of each component in each drawing does not necessarily reflect the actual dimensional ratio. not necessarily.
  • the chip resistor 10 according to the first embodiment is, for example, a chip resistor for surface mounting (SMT) mounted on the surface (mounting surface) of a printed circuit board using a surface mounter (mounter). Also, the chip resistor 10 according to the first embodiment is, for example, a thin film chip resistor.
  • a chip resistor 10 according to the first embodiment includes an insulating substrate 1 and a resistor layer 2, as shown in FIG. The resistor layer 2 contains Cr (chromium), Si (silicon) and N (nitrogen) in the first embodiment. The resistor layer 2 is provided on the insulating substrate 1 .
  • a first nitrogen-rich layer 21 a is provided on the surface of the resistor layer 2 .
  • Current flows in the +X direction or the -X direction.
  • the nitrogen atomic percentage of the first high nitrogen content layer 21a is higher than that of the resistor layer.
  • TCR temperature coefficient of resistance
  • a chip resistor 10 according to the present embodiment includes an insulating substrate 1 and a resistor layer 2, as shown in FIG. Moreover, the chip resistor 10 includes a pair of upper surface electrodes 3, a first protective film 4, a second protective film 5, a pair of end surface electrodes 6, a pair of plating layers 7, a pair of back surface electrodes 8, is further provided.
  • the insulating substrate 1 is, for example, an alumina substrate containing 96% to 99% by weight of Al 2 O 3 (alumina).
  • the shape of the insulating substrate 1 in plan view is, for example, a rectangular shape.
  • the resistor layer 2 is a thin film and is provided on one surface (upper surface in FIG. 2) of the insulating substrate 1 .
  • the resistor layer 2 is made of, for example, an alloy of Cr (chromium), Si (silicon), and N (nitrogen).
  • the atomic ratio of Cr and Si in the resistor layer 2 is 3:2 or more and 1:4 or less.
  • the total atomic amount of N in the total atomic amount of metals forming the resistor layer 2 is, for example, 1 atomic % (atom %) or more and 40 atomic % (atom %) or less.
  • the N atomic percentage in the resistor layer 2 is 1 atomic % or more and 40 atomic % or less at least at the center of the resistor layer 2 in the film thickness direction of the resistor layer 2 .
  • the resistor layer 2 may further contain O (oxygen).
  • O oxygen
  • the O atomic percentage in the resistor layer 2 is, for example, 10 atomic % or less at least at the center of the resistor layer 2 in the film thickness direction of the resistor layer 2 .
  • the resistor layer 2 may contain at least one selected from the group including Cr, Nb, Ta, Al and Si in the alloy composition.
  • the first high nitrogen content layer 21 a is provided on the surface of the resistor layer 2 .
  • the first high-nitrogen-containing layer 21a is made of, for example, an alloy of Cr (chromium), Si (silicon), and N (nitrogen).
  • the film thickness of the first high nitrogen content layer is, for example, 1000 nm or less.
  • the first high nitrogen content layer 21a has a higher N atomic percentage than the resistor layer 2 in the alloy composition. Specifically, in the composition of the alloy of the first high nitrogen content layer 21a, the N atomic percentage may be 40 atomic % or more.
  • the first high nitrogen content layer 21a may contain at least one selected from the group including Cr, Nb, Ta, Al and Si in alloy composition.
  • the composition ratio of the alloy excluding O and N in the first high nitrogen content layer 21a is uniform within a range of ⁇ 5 atomic % for each constituent element with respect to the composition ratio of the alloy excluding O and N in the resistor layer 2. You may In other words, the first high nitrogen content layer 21a and the resistor layer 2 have different nitrogen contents, but the types and contents of other elements may be substantially the same.
  • the atomic composition ratio of each layer of the resistor layer 2 and the first high nitrogen content layer can be determined, for example, by energy dispersive X-ray spectroscopy TEM-EDX attached to a transmission electron microscope TEM, or electron energy loss spectroscopy TEX-EELS. can be evaluated using Specifically, the atomic composition ratio can be calculated from the spectrum ratio obtained for each element of Cr, Si, N, and O with respect to the upper surface or cross section of the resistor layer 2 . Alternatively, it can be calculated by correcting each atomic composition ratio evaluated using X-ray photoelectron spectroscopy XPS based on the correction coefficient of each element evaluated using Rutherford backscattering analysis RBS.
  • the surface oxynitride layer 22 is formed by oxidation by heat-treating the first high-nitrogen-containing layer 21a in the heat-treating process described later. That is, the oxidized portion of the first high nitrogen content layer 21a changes to the surface oxynitride layer 22, and the oxidation of the resistor layer 2 is suppressed instead.
  • the surface oxynitride layer 22 has a thickness of, for example, 10 nm to 20 nm.
  • the surface oxynitride layer 22 is composed of, for example, an oxynitride film containing at least one of Cr and Al and/or Si. Moreover, the Cr oxide contained in the surface oxynitride layer 22 forms a passivation film, which improves oxidation resistance.
  • the resistance value of the chip resistor 10 is generally expressed by the sum of the resistance values of the resistor layer 2 and the first high-nitrogen-containing layer 21 that are connected in parallel.
  • the first high nitrogen content layer 21 has a higher nitrogen atomic percentage than the resistor layer 2 , and therefore has a higher specific resistance than the resistor layer 2 .
  • the surface oxynitride layer 22 is an insulator. Therefore, when the surface is oxidized by the heat treatment in the heat treatment process, it is possible to suppress the fluctuation of the resistance value.
  • Each of the pair of upper surface electrodes 3 is made of Cu, for example.
  • the pair of upper surface electrodes 3 are provided so as to partially cover the upper surface of the resistor layer 2 at both ends in the longitudinal direction (horizontal direction in FIG. 1) of the resistor layer 2 .
  • the pair of upper surface electrodes 3 is formed by, for example, forming a metal film on the entire upper surface of the resistor layer 2 by sputtering, and then removing the central portion of the film by photolithography and etching.
  • the first protective film (inorganic protective film) 4 is a film for protecting the resistor layer 2 .
  • the first protective film 4 is made of Al 2 O 3 (alumina), for example.
  • the first protective film 4 is located on the upper surface of the resistor layer 2 .
  • the first protective film 4 partially covers the pair of upper surface electrodes 3 at both ends in the longitudinal direction (horizontal direction in FIG. 1). That is, the first protective film 4 covers the boundary between the resistor layer 2 and the pair of top electrodes 3 when viewed from the thickness direction D1 of the resistor layer 2 (thickness direction of the insulating substrate 1). to at least a part of the pair of upper electrodes 3 are continuously covered.
  • the first protective film 4 is formed by, for example, forming a protective film on the entire resistor layer 2 by sputtering, and then removing portions at both ends by photolithography and etching. By providing the first protective film 4 in this manner, corrosion of the resistor layer 2 can be prevented.
  • the first protective film 4 may be made of metal oxide or metal nitride other than alumina. Also, the first protective film 4 may be omitted.
  • the second protective film (resin protective film) 5 is made of epoxy resin, for example.
  • the second protective film 5 covers the entire surface of the first protective film 4 and part of the pair of upper electrodes 3 . That is, the second protective film 5 covers the boundary between the first protective film 4 and the pair of upper surface electrodes 3 when viewed from the film thickness direction D1 of the resistor layer 2 (thickness direction of the insulating substrate 1) to provide the first protective film. At least part of the pair of top electrodes 3 is continuously covered from the film 4 .
  • the second protective film 5 is formed, for example, by applying an epoxy resin by screen printing and then curing the epoxy resin by irradiating it with ultraviolet rays.
  • both ends of the first protective film 4 in the longitudinal direction (horizontal direction in FIG. 1 ) are positioned between the plating layer 7 and the plating layer 7 .
  • the part is directly covered with the second protective film 5 .
  • Each of the pair of edge electrodes 6 is made of CuNi, for example.
  • a pair of end face electrodes 6 are positioned at both ends of the insulating substrate 1 in the longitudinal direction (horizontal direction in FIG. 1).
  • the pair of end face electrodes 6 are formed on both ends of the insulating substrate 1 in the longitudinal direction by, for example, sputtering.
  • a pair of end surface electrodes 6 are electrically connected to a pair of upper surface electrodes 3 .
  • Each of the pair of plating layers 7 includes a Ni plating layer 71 and an Sn plating layer 72, as shown in FIG.
  • Each of the pair of plated layers 7 is connected to a part of the corresponding upper electrode 3 of the pair of upper electrodes 3 and is in contact with the second protective film 5 . Also, each of the pair of plated layers 7 covers the corresponding edge electrode 6 of the pair of edge electrodes 6 .
  • Each of the pair of backside electrodes 8 is made of, for example, an epoxy resin containing Ag (silver) as a conductor.
  • a pair of backside electrodes 8 are positioned at both ends in the longitudinal direction (horizontal direction in FIG. 1) of the backside (bottom surface in FIG. 1) of the insulating substrate 1, respectively.
  • the pair of backside electrodes 8 is formed by, for example, applying an epoxy resin to both longitudinal ends of the backside of the insulating substrate 1 by screen printing, and then curing the epoxy resin by irradiating it with ultraviolet rays.
  • the pair of backside electrodes 8 correspond to the pair of topside electrodes 3 on a one-to-one basis. Note that the pair of backside electrodes 8 may be omitted.
  • the manufacturing method of the chip resistor 10 according to the first embodiment includes a step of preparing an insulating substrate, a step of forming a resistor layer, a step of forming a first high-nitrogen-containing layer, and a heat treatment step.
  • the insulating substrate 1 is prepared.
  • an alumina substrate is prepared.
  • the resistor layer forming process is a process of forming the resistor layer 2 on the insulating substrate 1 .
  • a resistor layer 2 is formed on an insulating substrate 1 .
  • a sputtering target for reactive sputtering includes, for example, Cr, Si, with an atomic ratio of Cr to Si of 3:7.
  • the first high nitrogen content layer forming step is a step of forming the first high nitrogen content layer 21 a on the resistor layer 2 .
  • the first high-nitrogen-containing layer forming step for example, in an atmosphere of a film-forming gas containing nitrogen, the first high-nitrogen-containing layer is formed on the insulating substrate 1 by reactive sputtering in which nitrogen is reacted.
  • An inclusion layer 21a is formed.
  • a sputtering target for reactive sputtering has, for example, an atomic ratio of Cr and Si of 3:7, as in the resistor layer forming process. That is, it is possible to form the first high nitrogen content layer 21 using the same equipment and materials as in the resistor layer forming step, and the first high nitrogen content layer can be formed at a lower cost. .
  • the method for manufacturing the chip resistor 10 according to this embodiment further includes a heat treatment step.
  • the heat treatment step is a step of performing heat treatment for the purpose of adjusting the TCR of the resistor layer 2 formed by the resistor layer forming step.
  • heat treatment is performed in a temperature range of 500° C. or higher and 700° C. or lower in an atmosphere containing oxygen.
  • the temperature coefficient of resistance (TCR) which indicates temperature change in the resistance of the resistor layer, is adjusted, and a portion of the surface of the first high nitrogen content layer is oxidized to form an oxide layer.
  • the heat treatment step is performed, for example, after the resistor layer forming step and the first nitrogen-rich layer forming step.
  • the "heat treatment temperature” referred to here is the actual (actual) temperature of the resistor layer 2 in this embodiment, but may be the ambient temperature.
  • the resistor layer 2 is formed by reactive sputtering. almost the same as the composition. Therefore, it becomes possible to control the chemical composition of the resistor layer 2 .
  • the nitrogen atomic percentage in the resistor layer and the first high nitrogen content layer is, for example, the ratio of nitrogen gas contained in the film forming gas can be controlled by That is, by increasing the ratio of nitrogen gas contained in the deposition gas in the first high nitrogen content layer forming step than in the resistor layer forming step, the N atomic percentage in the first high nitrogen content layer is reduced to that of the resistor layer. can be higher than Alternatively, the N atom percentage in the resistor layer and the first high nitrogen content layer may be controlled by the on-duty ratio of the applied pulse in reactive sputtering.
  • the on-duty ratio of the applied pulse in the reactive sputtering may be made smaller and the pulse sharper in the first high nitrogen content layer forming step than in the resistor layer forming step.
  • the on-duty ratio of the pulse may be 50% or less. The smaller the on-duty ratio of the pulse, the higher the rate at which nitrogen molecules in the plasma are dissociated into nitrogen atoms, and the nitrogen content of the thin film can be increased. This allows the nitrogen atomic percentage in the first high nitrogen content layer to be higher than in the resistor layer.
  • the heat treatment step is performed on the resistor layer 2 and the first high-nitrogen-containing layer 21 formed in the resistor layer forming step. running Thereby, a surface oxynitride layer 22 is formed on the surface of the first high nitrogen content layer 21 .
  • the method of manufacturing the chip resistor 10 according to the present embodiment may further include a pattern forming step of forming a pattern of the resistor layer for adjusting the resistance value of the resistor layer.
  • a step of forming electrode patterns such as face electrodes and back electrodes, a step of forming a first protective film and a second protective film, a laser trimming step for adjusting the resistance value, a voltage aging step, a cleaning step, a dividing step, etc. may include
  • the film thickness Ft1 of the resistor layer 2 was set to 5 nm, and the film thickness Ft2 of the nitrogen-rich layer 21 was set to 30 nm.
  • the N atomic percentage of the resistor layer was 38 atomic % and the N atomic percentage of the first high nitrogen content layer was 42 atomic %.
  • Comparative example 1 In the conventional configuration of FIG. 6, the film thickness Ft1 of the resistor layer 2 is set to 5 nm. In Comparative Example 1, the N atomic percentage of the resistor layer was 38 atomic %.
  • Comparative example 2 In the conventional configuration of FIG. 6, the film thickness Ft1 of the resistor 2 is set to 10 nm. In Comparative Example 2, the N atomic percentage of the resistor layer was 38 atomic %.
  • Example 1 Comparative Example 1, and Comparative Example 2, chip resistors were fabricated by changing the heat treatment temperature in the heat treatment process within the range of 400°C to 700°C.
  • the resistance value of the chip resistor was measured by the four-terminal method using an ohmmeter.
  • the TCR of the chip resistor measures the resistance value of the chip resistor while changing the ambient temperature. Three measurement temperatures of 40°C, 75°C and 110°C were used.
  • the slope of the resistance value change with respect to the measurement temperature was calculated, and the value obtained by dividing the slope by the resistance value at 40° C. was defined as TCR [ppm/K].
  • TCR of characteristic 1 will be described with reference to FIG.
  • the horizontal axis of FIG. 4 is the heat treatment temperature in the heat treatment process.
  • the vertical axis in FIG. 4 is the TCR of the resistor layer 2 .
  • the TCR becomes zero between the heat treatment temperature of 550°C and 600°C. Between 550°C and 600°C, the rate of change of TCR with heat treatment temperature is 2 ppm/K/heat treatment temperature °C.
  • the heat treatment temperature was 14 ppm/K/°C. According to the chip resistor 10 according to the present embodiment, it is possible to reduce the rate of change of TCR with respect to heat treatment temperature.
  • the shift amount of the TCR can be reduced, and the TCR can be brought closer to zero. For example, even if temperature variation of ⁇ 5° C. occurs, TCR can be kept within ⁇ 10 ppm/K.
  • the horizontal axis of FIG. 5 is the heat treatment temperature in the heat treatment process.
  • the vertical axis of FIG. 5 is the resistance value of the chip resistor.
  • the heat treatment temperature range of 550 to 600° C. where the TCR is zero was 0.3%/heat treatment temperature °C.
  • the heat treatment temperature range of 650 to 700° C. where the TCR is zero was 2.1%/heat treatment temperature °C.
  • Comparative Example 1 was 4.0%/heat treatment temperature °C over a temperature range of 650 to 700 °C.
  • the chip resistor 10 it is possible to reduce the change rate of the resistance value with respect to the heat treatment temperature. That is, in the heat treatment process, for example, even if temperature variations occur in the heat treatment furnace, the amount of TCR shift can be reduced, and the TCR can be brought closer to zero. For example, even if there is a temperature variation of ⁇ 5° C., the resistance value can be kept within ⁇ 1.5%.
  • Modifications The embodiment described above is but one of the various embodiments of the present disclosure.
  • the above-described embodiment can be modified in various ways according to design and the like, as long as the object of the present disclosure can be achieved. Modifications of the above-described embodiment are listed below. Modifications described below can be applied in combination as appropriate.
  • (5.1) Modification 1 In the example of the above embodiment, the first high nitrogen content layer 21a is provided on the upper layer of the resistor layer 2, but as shown in FIG. An inclusion layer 21b may be provided.
  • a surface oxynitride layer (not shown) grows from the insulating substrate 1 side due to irregularities and holes (not shown) existing between the insulating substrate 1 and the resistor layer 2. ) is suppressed, and even when the film thickness Ft1 is thinner, the TCR can be adjusted to zero and the specific resistance can be adjusted to a predetermined value.
  • the chip resistor 10 includes the insulating substrate 1, the resistor layer 2 made of an alloy containing Cr, Si and N provided on the insulating substrate 1, the resistor a first high nitrogen content layer 21a provided on top of the layer 2 and made of an alloy having a higher N atomic percentage than the resistor layer. According to the chip resistor according to the above aspect, it is possible to achieve both high resistance and low TCR of the resistor 2 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

高比抵抗と低ＴＣＲとを両立することが可能なチップ抵抗器、及びチップ抵抗器の製造方法を提供する。チップ抵抗器は、絶縁基板と、絶縁基板の上に設けられたＣｒ、Ｓｉ及びＮを含む合金からなる抵抗体層と、抵抗体層の上層に、Ｎ原子百分率が前記抵抗体層よりも高い合金からなる第１の高窒素含有層と、を備える。

Description

チップ抵抗器、及びチップ抵抗器の製造方法
　本発明は、一般にチップ抵抗器、及びチップ抵抗器の製造方法に関し、より詳細には、電子機器に使用されるチップ抵抗器、及びチップ抵抗器の製造方法に関する。
　従来のこの種のチップ抵抗器は、絶縁性の基板と、基板の上面に設けられた薄膜の抵抗体とを備えており、特に比抵抗と抵抗温度係数（ＴＣＲ）とに優れる抵抗体の組成として、Ｃｒ、Ｓｉ、Ｏ、Ｎ（例えば、特許文献１参照。）で構成されるものがある。
　なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２０２０－１７０８４３号公報
　上記した従来のチップ抵抗器においては、薄膜の抵抗体は、５００から２００００μΩ・ｃｍの高い比抵抗で、抵抗温度係数（ＴＣＲ）は±２５ｐｐｍ／Ｋ以下と、優れた電気特性を有している。例えば、より高い抵抗値を得るために、抵抗体の膜厚を１００ｎｍ未満と薄くすると、熱処理などの製造条件のばらつきにより、出来上がったチップ抵抗器の特性のばらつきが大きくなり、歩留りが下がってしまう、などの問題がある。
　本発明は、上記従来の課題を解決するもので、高比抵抗と低ＴＣＲと、ばらつきの少ない安定した生産とを両立することが可能なチップ抵抗器、及びチップ抵抗器の製造方法を提供することを目的とする。
　本発明に係るチップ抵抗器は、絶縁基板と、絶縁基板の上に設けられたＣｒ、Ｓｉ及びＮを含む合金からなる抵抗体層と、抵抗体層の上層に、Ｎ原子百分率が抵抗体層よりも高い合金からなる第１の高窒素含有層と、を備える。
　本発明に係るチップ抵抗器の製造方法は、絶縁基板を用意する工程と、窒素を含む成膜ガスの雰囲気下で反応性スパッタリングによって、Ｃｒ、Ｓｉ、及びＮを含む合金からなる抵抗体層を絶縁基板の上に形成する抵抗体層形成工程と、窒素を含む成膜ガスの雰囲気下で反応性スパッタリングによって、Ｃｒ、Ｓｉ、及びＮを含み、Ｎ原子百分率が抵抗体層よりも高い合金からなる第１の高窒素含有層を抵抗体層の上に形成する第１の高窒素含有層形成工程と、酸素を含む雰囲気下で５００℃以上７００℃以下の温度範囲において熱処理を行って、抵抗体層の抵抗の温度変化を示す抵抗温度係数（ＴＣＲ）を調整すると共に、第１の高窒素含有層の表面の一部を酸化して酸化層を形成する熱処理工程と、
を含む。
　本発明に係るチップ抵抗器、及びチップ抵抗器の製造方法によれば、抵抗体層の上層に第１の高窒素含有層を備えるため、抵抗体層の膜厚が１００ｎｍ未満と薄い場合であっても、熱処理工程での処理温度に対する特性変化が緩やかであり、高比抵抗と低ＴＣＲと、ばらつきの少ない安定した生産を両立することが可能となる。
実施の形態１に係るチップ抵抗器の断面構造を示す断面図である。 実施の形態１に係るチップ抵抗器に関し、抵抗体層とその上層に形成した第１の高窒素含有層との詳細な断面構造を示す断面図である。 実施の形態１に係るチップ抵抗器の変形例１に関し、抵抗体層とその上層及び下層に形成した第１及び第２の高窒素含有層の詳細を示す断面図である。 実施の形態１に係るチップ抵抗器における熱処理温度とＴＣＲとの関係を示すグラフである。 実施の形態１に係るチップ抵抗器における熱処理温度と抵抗値との関係を示すグラフである。 従来のチップ抵抗器に関し、抵抗体の詳細を示す断面図である。
　第１の態様に係るチップ抵抗器は、絶縁基板と、絶縁基板の上に設けられたＣｒ、Ｓｉ及びＮを含む合金からなる抵抗体層と、抵抗体層の上層に、Ｎ原子百分率が抵抗体層よりも高い合金からなる第１の高窒素含有層と、を備える。
　上記構成によれば、抵抗体層の上層に第１の高窒素含有層を備えるので、抵抗体層の膜厚が１００ｎｍ未満と薄い場合であっても、高比抵抗と低ＴＣＲとを有する。
　第２の態様に係るチップ抵抗器は、上記第１の態様において、絶縁基板と抵抗体層との間に、Ｎ原子百分率が抵抗体層よりも高い合金からなる第２の高窒素含有層を備えてもよい。
　上記構成によれば、抵抗体層の抵抗をさらに高くすることが可能となる。
　第３の態様に係るチップ抵抗器は、上記第１又は第２の態様において、第１の高窒素含有層の膜厚が１０００ｎｍ以下であってもよい。
　上記構成によれば、高抵抗と低ＴＣＲとを両立しながら低コストで製造することが出来る。
　第４の態様に係るチップ抵抗器は、上記第１から第３のいずれかの態様において、第１の高窒素含有層の合金の組成が、Ｎ原子百分率で４０原子％以上であってもよい。
　上記構成によれば、抵抗体層の抵抗値をさらに高くすることができる。
　第５の態様に係るチップ抵抗器は、上記第１から第４のいずれかの態様において、前記第１の高窒素含有層の合金が、Ｃｒ、Ｎｂ、Ｔａ、Ａｌ、Ｓｉを含む群から選ばれた少なくとも一つを含んでもよい。
　上記構成によれば、抵抗体層の抵抗値をさらに高くすることができる。
　第６の態様に係るチップ抵抗器は、上記第１から第５のいずれかの態様において、前記第１の高窒素含有層のＯ、Ｎを除く合金の組成比が、前記抵抗体層のＯ、Ｎを除く合金の組成比に対して、各構成元素について±５原子％の範囲で一致してもよい。
　上記構成によれば、高抵抗と低ＴＣＲとを両立しながら低コストで製造することが出来る。
　第７の態様に係るチップ抵抗器の製造方法は、絶縁基板を用意する工程と、窒素を含む成膜ガスの雰囲気下で反応性スパッタリングによって、Ｃｒ、Ｓｉ、及びＮを含む合金からなる抵抗体層を絶縁基板の上に形成する抵抗体層形成工程と、窒素を含む成膜ガスの雰囲気下で反応性スパッタリングによって、Ｃｒ、Ｓｉ、及びＮを含み、Ｎ原子百分率が抵抗体層よりも高い合金からなる第１の高窒素含有層を抵抗体層の上に形成する第１の高窒素含有層形成工程と、酸素を含む雰囲気下で５００℃以上７００℃以下の温度範囲において熱処理を行って、抵抗体層の抵抗の温度変化を示す抵抗温度係数（ＴＣＲ）を調整すると共に、第１の高窒素含有層の表面の一部を酸化して酸化層を形成する熱処理工程と、を含む。
　上記構成によれば、抵抗体層の上層に第１の高窒素含有層を設けるので、抵抗体層の膜厚が１００ｎｍ未満と薄い場合であっても、熱処理工程での処理温度に対する特性変化が緩やかであり、高比抵抗と低ＴＣＲと、ばらつきの少ない安定した生産を両立することができる。
　第８の態様に係るチップ抵抗器の製造方法は、上記第７の態様において、抵抗体層形成工程と、第１の高窒素含有層形成工程とにおいて、抵抗体層と、第１の高窒素含有層とにおけるＮ原子百分率を成膜ガスに含まれる窒素ガスの比率で制御してもよい。
　上記構成によれば、第１の高窒素含有層のＮ原子百分率を抵抗体層より高くできる。
　第９の態様に係るチップ抵抗器の製造方法は、上記第７の態様において、抵抗体層形成工程と、第１の高窒素含有層形成工程とにおいて、抵抗体層と、第１の高窒素含有層とにおけるＮ原子百分率を反応性スパッタリングにおける印加パルスのｏｎ－ｄｕｔｙ比で制御してもよい。
　上記構成によれば、第１の高窒素含有層のＮ原子百分率を抵抗体層より高くできる。
　以下、実施の形態に係るチップ抵抗器及びその製造方法について、添付図面を参照しながら説明する。なお、図面において実質的に同一の部材については同一の符号を付している。
（実施の形態１）
　以下、本実施の形態１に係るチップ抵抗器１０、及びチップ抵抗器１０の製造方法について、図１～図６を参照して説明する。なお、便宜上、抵抗体層２の電流の流れる方向をＸ方向とし、層に垂直な方向をＺ方向とし、紙面手前から奥にＹ方向としている。
　ただし、以下に説明する実施の形態及び変形例は、本開示の一例に過ぎず、本開示は、下記の実施形態及び変形例に限定されない。下記の実施形態及び変形例以外であっても、本開示の技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
　また、下記の実施の形態等において説明する各図は、いずれも模式的な図であり、各図中の各構成要素の大きさ及び厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
　（１）チップ抵抗器の概要
　まず、本実施の形態１に係るチップ抵抗器１０の概要について、図１を参照して説明する。
　本実施の形態１に係るチップ抵抗器１０は、例えば、表面実装機（マウンタ）を用いて、プリント基板の表面（実装面）に実装される表面実装（ＳＭＴ）用のチップ抵抗器である。また、本実施の形態１に係るチップ抵抗器１０は、例えば、薄膜チップ抵抗器である。
　本実施の形態１に係るチップ抵抗器１０は、図１に示すように、絶縁基板１と、抵抗体層２と、を備える。抵抗体層２は、本実施の形態１では、Ｃｒ（クロム）、Ｓｉ（ケイ素）及びＮ（窒素）を含む。抵抗体層２は、絶縁基板１の上に設けられている。抵抗体層２の表面には第１の高窒素含有層２１ａが設けられている。電流は、＋Ｘ方向又は－Ｘ方向に流れる。
　本実施の形態１に係るチップ抵抗器１０では、第１の高窒素含有層２１ａのＮ原子百分率が抵抗体層よりも高い。これにより、抵抗体層２の膜厚が薄い場合であっても抵抗体層２の表面の酸化が抑制され、抵抗温度係数（以下、「ＴＣＲ」ともいう）を低く、抵抗体層２の比抵抗を高く、かつ、これらの特性が安定して製造することが可能となる。
　（２）チップ抵抗器の構成
　次に、本実施の形態に係るチップ抵抗器１０の構成について、図１を参照して説明する。
　本実施の形態に係るチップ抵抗器１０は、図１に示すように、絶縁基板１と、抵抗体層２と、を備えている。また、チップ抵抗器１０は、一対の上面電極３と、第１保護膜４と、第２保護膜５と、一対の端面電極６と、一対のめっき層７と、一対の裏面電極８と、を更に備えている。
　（２．１）絶縁基板
　絶縁基板１は、例えば、Ａｌ２Ｏ３（アルミナ）を９６重量％～９９重量％含有するアルミナ基板である。絶縁基板１の平面視の形状は、例えば、矩形状である。
（２．２）抵抗体層、第１の高窒素含有層、表面酸窒化層
　抵抗体層２、第１の高窒素含有層２１、表面窒化層について、図２を参照して説明する。
抵抗体層２は、薄膜であって、絶縁基板１の一面（図２の上面）に設けられている。抵抗体層２は、例えば、Ｃｒ（クロム）、Ｓｉ（ケイ素）、Ｎ（窒素）からなる合金で構成される。抵抗体層２におけるＣｒとＳｉとの原子比は、３：２以上で、かつ１：４以下である。また、抵抗体層２を構成する金属の原子総量のうちＮの原子総量は、例えば、１原子％（ａｔｏｍ％）以上、４０原子％（ａｔｏｍ％）以下である。言い換えると、抵抗体層２におけるＮ原子百分率は、少なくとも抵抗体層２の膜厚方向における抵抗体層２の中心において１原子％以上、４０原子％以下である。
　抵抗体層２は、Ｏ（酸素）を更に含んでもよい。抵抗体層２におけるＯ原子百分率は、例えば、少なくとも抵抗体層２の膜厚方向における抵抗体層２の中心において１０原子％以下である。
　抵抗体層２は、合金組成において、Ｃｒ、Ｎｂ、Ｔａ、Ａｌ、Ｓｉを含む群から選ばれた少なくとも一つを含んでもよい。
　第１の高窒素含有層２１ａは、抵抗体層２の表面に設けられている。
　本実施の形態に係るチップ抵抗器１０では、第１の高窒素含有層２１ａは、例えば、Ｃｒ（クロム）、Ｓｉ（ケイ素）、Ｎ（窒素）からなる合金で構成される。第１の高窒素含有層の膜厚は、例えば、１０００ｎｍ以下である。第１の高窒素含有層２１ａは、合金組成においてＮ原子百分率が抵抗体層２よりも高い。具体的には、第１の高窒素含有層２１ａの合金の組成において、Ｎ原子百分率で４０原子％以上であってもよい。
　第１の高窒素含有層２１ａは、合金組成において、Ｃｒ、Ｎｂ、Ｔａ、Ａｌ、Ｓｉを含む群から選ばれた少なくとも一つを含んでもよい。これらの酸化物は不動態膜を形成するので酸化が進行することなく止まる。そこで、酸窒化膜を薄くすることができる。
　第１の高窒素含有層２１ａのＯ、Ｎを除く合金の組成比は、抵抗体層２のＯ、Ｎを除く合金の組成比に対して、各構成元素について±５原子％の範囲で一致してもよい。つまり、第１の高窒素含有層２１ａと抵抗体層２とは、窒素の含有量が異なるが、それ以外の元素の種類及び含有量がほぼ一致していてもよい。
　抵抗体層２及び第１の高窒素含有層の各層の原子組成比は、例えば、透過電子顕微鏡ＴＥＭに付属したエネルギー分散型Ｘ線分光法ＴＥＭ－ＥＤＸ、又は電子エネルギー損失分光法ＴＥＸ－ＥＥＬＳを用いて評価できる。具体的には、抵抗体層２の上面、又は断面に対して、Ｃｒ、Ｓｉ、Ｎ、Ｏの元素ごとに得られたスペクトル比から原子組成比を算出できる。または、ラザフォード後方散乱分析法ＲＢＳを用いて評価した各元素の補正係数をもとに、Ｘ線光電子分光法ＸＰＳを用いて評価した各原子組成比を補正することで算出できる。
　表面酸窒化層２２は、後述の熱処理工程において第１の高窒素含有層２１ａに対して熱処理を行うことで酸化により形成される。つまり、第１の高窒素含有層２１ａが酸化した部分が表面酸窒化層２２に変化し、代わりに抵抗体層２の酸化が抑制される。表面酸窒化層２２は、例えば、１０ｎｍ～２０ｎｍの厚さを有する。表面酸窒化層２２は、例えば、ＣｒとＡｌとの少なくとも一方、及び／又は、Ｓｉを含む酸窒化膜からなる。また、表面酸窒化層２２に含まれているＣｒ酸化物によって不動態被膜が形成され、これにより耐酸化性が向上する。
　チップ抵抗器１０の抵抗値は、概ね並列に接続された抵抗体層２と第１の高窒素含有層２１との抵抗値の合計で表現される。第１の高窒素含有層２１は、Ｎ原子百分率が抵抗体層２よりも高いため、比抵抗が抵抗体層２よりも高い。表面酸窒化層２２は、絶縁体である。したがって、熱処理工程の熱処理によって表面酸化した場合に抵抗値の変動を抑制することが可能となる。
　（２．５）上面電極
　一対の上面電極３の各々は、例えば、Ｃｕからなる。一対の上面電極３は、抵抗体層２の長手方向（図１の左右方向）の両端部において抵抗体層２の上面の一部を覆うように設けられている。一対の上面電極３は、例えば、スパッタリングにて抵抗体層２の上面全体に金属の膜を形成した後、フォトリソグラフィ及びエッチングにて中央部分の膜を除去することで形成される。
　（２．６）第１保護膜
　第１保護膜（無機保護膜）４は、抵抗体層２を保護するための膜である。第１保護膜４は、例えば、Ａｌ２Ｏ３（アルミナ）からなる。第１保護膜４は、抵抗体層２の上面に位置している。また、第１保護膜４は、長手方向（図１の左右方向）の両端部において一対の上面電極３の一部を覆っている。すなわち、第１保護膜４は、抵抗体層２の膜厚方向Ｄ１（絶縁基板１の厚み方向）から見て、抵抗体層２と一対の上面電極３との境界を覆い、抵抗体層２から一対の上面電極３の少なくとも一部にかけて連続的に覆っている。第１保護膜４は、例えば、スパッタリングにて抵抗体層２の全体に保護膜を形成した後、フォトリソグラフィ及びエッチングにて両端部の箇所を除去することで形成される。
　このように、第１保護膜４を設けることによって抵抗体層２の腐食を防ぐことが可能となる。なお、第１保護膜４は、アルミナ以外の他の金属酸化物、あるいは金属窒化物であってもよい。また、第１保護膜４については省略されてもよい。
　（２．７）第２保護膜
　第２保護膜（樹脂保護膜）５は、例えば、エポキシ樹脂からなる。第２保護膜５は、第１保護膜４の全面及び一対の上面電極３の一部を覆っている。すなわち、第２保護膜５は、抵抗体層２の膜厚方向Ｄ１（絶縁基板１の厚み方向）から見て、第１保護膜４と一対の上面電極３との境界を覆い、第１保護膜４から一対の上面電極３の少なくとも一部にかけて連続的に覆っている。
　第２保護膜５は、例えば、スクリーン印刷にてエポキシ樹脂を塗布した後、紫外線を照射してエポキシ樹脂を硬化させることで形成される。なお、一対の上面電極３のうち、第１保護膜４の長手方向（図１の左右方向）の両端部（一対の上面電極３を覆っている部分）とめっき層７との間に位置する部分は、第２保護膜５で直接覆われている。
　（２．８）端面電極
　一対の端面電極６の各々は、例えば、ＣｕＮｉからなる。一対の端面電極６は、絶縁基板１の長手方向（図１の左右方向）の両端部にそれぞれ位置している。一対の端面電極６は、例えば、スパッタリングにて、絶縁基板１の長手方向の両端部にそれぞれ形成される。一対の端面電極６は、一対の上面電極３と電気的に接続される。
　（２．９）めっき層
　一対のめっき層７の各々は、図１に示すように、Ｎｉめっき層７１と、Ｓｎめっき層７２と、を含む。一対のめっき層７の各々は、一対の上面電極３のうち対応する上面電極３の一部と接続され、かつ第２保護膜５と接する。また、一対のめっき層７の各々は、一対の端面電極６のうち対応する端面電極６を覆う。
　（２．１０）裏面電極
　一対の裏面電極８の各々は、例えば、導電物としてＡｇ（銀）を含有させたエポキシ樹脂からなる。一対の裏面電極８は、絶縁基板１の裏面（図１の下面）の長手方向（図１の左右方向）の両端部にそれぞれ位置している。一対の裏面電極８は、例えば、スクリーン印刷にて絶縁基板１の裏面の長手方向の両端部にエポキシ樹脂を塗布した後、紫外線を照射してエポキシ樹脂を硬化させることで形成される。一対の裏面電極８は、一対の上面電極３と一対一に対応している。なお、一対の裏面電極８については省略されてもよい。
　（３）チップ抵抗器の製造方法
　次に、本実施の形態１に係るチップ抵抗器１０の製造方法について説明する。
　本実施の形態１に係るチップ抵抗器１０の製造方法は、絶縁基板を用意する工程と、抵抗体層形成工程と、第１の高窒素含有層形成工程と、熱処理工程と、を有する。
　絶縁基板を用意する工程では、上記絶縁基板１を用意する。例えば、アルミナ基板を用意する。
　抵抗体層形成工程は、絶縁基板１の上に抵抗体層２を形成する工程である。本実施の形態１では、抵抗体層形成工程において、例えば、窒素を含む成膜ガスの雰囲気下で、窒素と反応させた反応性スパッタリング、または、窒素と酸素とを反応させた反応性スパッタリングにより絶縁基板１の上に抵抗体層２を形成する。反応性スパッタリングのスパッタリングターゲットは、例えば、Ｃｒ、Ｓｉを含み、ＣｒとＳｉとの原子比が３：７である。
　第１の高窒素含有層形成工程は、抵抗体層２上に第１の高窒素含有層２１ａを形成する工程である。本実施の形態では、第１の高窒素含有層形成工程において、例えば、窒素を含む成膜ガスの雰囲気下で、窒素と反応させた反応性スパッタリングにより絶縁基板１の上に第１の高窒素含有層２１ａを形成する。反応性スパッタリングのスパッタリングターゲットは、例えば、抵抗体層形成工程と同じくＣｒとＳｉとの原子比が３：７である。すなわち、抵抗体層形成工程と同じ装置、材料を用いて、第１の高窒素含有層２１を形成することが可能であり、より低コストで第１の高窒素含有層を形成することが出来る。
　また、本実施形態に係るチップ抵抗器１０の製造方法は、熱処理工程を更に有する。熱処理工程は、抵抗体層形成工程により形成された抵抗体層２に対してＴＣＲを調整する目的で熱処理を行う工程である。熱処理工程では、酸素を含む雰囲気下で５００℃以上７００℃以下の温度範囲において熱処理を行う。これによって、抵抗体層の抵抗の温度変化を示す抵抗温度係数（ＴＣＲ）を調整すると共に、第１の高窒素含有層の表面の一部を酸化して酸化層を形成する。熱処理工程は、例えば、抵抗体層形成工程及び第１の高窒素含有層形成工程の後で実行される。ここでいう「熱処理温度」は、本実施形態では抵抗体層２の実体（実態）温度であるが、雰囲気温度であってもよい。
　本実施の形態に係るチップ抵抗器１０の製造方法では、上述したように、反応性スパッタリングにより抵抗体層２を形成しているので、抵抗体層２のターゲットに含まれる元素の比率は、ターゲット組成とほぼ同じとなる。そのため、抵抗体層２の化学組成を制御することが可能となる。
　抵抗体層形成工程と、第１の高窒素含有層形成工程とにおいて、抵抗体層と、第１の高窒素含有層とにおけるＮ原子百分率を、例えば、成膜ガスに含まれる窒素ガスの比率で制御してもよい。つまり、抵抗体層形成工程よりも第１の高窒素含有層形成工程において、成膜ガスに含まれる窒素ガスの比率を高めることによって、第１の高窒素含有層におけるＮ原子百分率を抵抗体層よりも高くできる。
　あるいは、抵抗体層と、第１の高窒素含有層とにおけるＮ原子百分率を反応性スパッタリングにおける印加パルスのｏｎ－ｄｕｔｙ比で制御してもよい。つまり、抵抗体層形成工程よりも第１の高窒素含有層形成工程において、反応性スパッタリングにおける印加パルスのｏｎ－ｄｕｔｙ比を小さくして、パルスをより鋭くしてもよい。例えば、パルスのｏｎ－ｄｕｔｙ比は、５０％以下であってもよい。パルスのｏｎ－ｄｕｔｙ比が小さいほど、プラズマ中の窒素分子が窒素原子に解離する比率が上がり、薄膜の窒素含有量を高めることが出来る。これによって、第１の高窒素含有層におけるＮ原子百分率を抵抗体層よりも高くできる。
　また、本実施の形態に係るチップ抵抗器１０の製造方法では、上述したように、抵抗体層形成工程にて形成した抵抗体層２と第１の高窒素含有層２１とに対して熱処理工程を実行している。これにより、第１の高窒素含有層２１の表面に表面酸窒化層２２が形成される。
　なお、本実施の形態に係るチップ抵抗器１０の製造方法では、抵抗体層の抵抗値を調整するための抵抗体層のパターンを形成するパターン形成工程をさらに含んでもよい。また、端面電極、裏面電極等の電極パターンを形成する工程、第１保護膜及び第２保護膜を形成する工程、抵抗値調整のためのレーザトリミング工程、電圧エージング工程、洗浄工程、分割工程等を含んでもよい。
　（４）チップ抵抗器の特性
（実施例）
　図２の実施の形態の構成で、抵抗体層２の膜厚Ｆｔ１を５ｎｍとし、高窒素含有層２１の膜厚Ｆｔ２を３０ｎｍとした。実施例では、抵抗体層のＮ原子百分率は、３８原子％であり、第１の高窒素含有層のＮ原子百分率は、４２原子％であった。
（比較例１）
　図６の従来の構成で、抵抗体層２の膜厚Ｆｔ１を５ｎｍとした。比較例１では、抵抗体層のＮ原子百分率は、３８原子％であった。
（比較例２）
　図６の従来の構成で、抵抗体２の膜厚Ｆｔ１を１０ｎｍとした。比較例２では、抵抗体層のＮ原子百分率は、３８原子％であった。
　実施例、比較例１、比較例２において、いずれも熱処理工程の熱処理温度を４００℃から７００℃の範囲で変えて、チップ抵抗器を作製した。
＜測定＞
　チップ抵抗器の抵抗値は、抵抗計を用いて四端子法で測定した。
　チップ抵抗器のＴＣＲは、チップ抵抗器の抵抗値を、雰囲気温度を変化させて測定する。測定温度は、４０℃、７５℃、１１０℃の３条件とした。測定温度に対する抵抗値の変化の傾きを算出し、傾きを４０℃での抵抗値で除した値をＴＣＲ［ｐｐｍ／Ｋ］とした。
　次に、本実施の形態に係るチップ抵抗器１０の実施例、比較例１、比較例２の各特性について、図４から図５を参照して説明する。
　（４．１）ＴＣＲ
　まず、特性１のＴＣＲについて、図４を参照して説明する。図４の横軸は、熱処理工程の熱処理温度である。図４の縦軸は、抵抗体層２のＴＣＲである。
　実施例では、熱処理温度が５５０℃と６００℃の間でＴＣＲがゼロとなる。５５０℃と６００℃との間での、熱処理温度に対するＴＣＲの変化率は２ｐｐｍ／Ｋ／熱処理温度℃である。比較例１では熱処理温度を上げると一旦ＴＣＲが正に変化するが、熱処理温度がさらに上がるとＴＣＲが負に変化してゼロに調整することはできなかった。比較例２では１４ｐｐｍ／Ｋ／℃熱処理温度℃であった。
　本実施の形態に係るチップ抵抗器１０によれば、熱処理温度に対するＴＣＲの変化率を小さくすることが出来る。すなわち、熱処理工程において例えば熱処理炉での温度ばらつきが生じた場合でもＴＣＲのシフトする量を小さくすることが可能であり、よりＴＣＲをゼロに近づけることが可能である。たとえば、±５℃の温度ばらつきが生じた場合でもＴＣＲは±１０ｐｐｍ／Ｋ以下にすることが出来る。
　（４．２）抵抗値
　次に、特性２の抵抗値について、図５を参照して説明する。図５の横軸は、熱処理工程の熱処理温度である。図５の縦軸は、チップ抵抗器の抵抗値である。
　実施例では、前述のＴＣＲがゼロとなる熱処理温度範囲５５０から６００℃で、熱処理温度に対する抵抗値の変化率は０．３％／熱処理温度℃であった。比較例２ではＴＣＲがゼロとなる熱処理温度範囲６５０から７００℃で、２．１％／熱処理温度℃であった。比較例１は、温度範囲６５０から７００℃で、４．０％／熱処理温度℃であった。
　本実施の形態の実施例に係るチップ抵抗器１０によれば、熱処理温度に対する抵抗値の変化率を小さくすることが出来る。すなわち、熱処理工程において、例えば熱処理炉での温度ばらつきが生じた場合でもＴＣＲのシフトする量が小さくすることが可能であり、よりＴＣＲをゼロに近づけることが可能である。たとえば、±５℃の温度ばらつきが生じた場合でも抵抗値は±１．５％以下にすることが出来る。
　５　変形例
　上述の実施の形態は、本開示の様々な実施形態の一つに過ぎない。上述の実施の形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。以下、上述の実施の形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。
　（５．１）変形例１
　上述の実施の形態の実施例では、抵抗体層２の上層に第１の高窒素含有層２１ａを設けているが、さらに図３に示すとおり、抵抗層体２の下層に第２の高窒素含有層２１ｂを設けてもよい。変形例１に係るチップ抵抗器１０ａでは、絶縁基板１と抵抗体層２との間に存在する凹凸や空孔（図示せず）により絶縁基板１の側から成長する表面酸窒化層（図示せず）の成長を抑制し、膜厚Ｆｔ１がより薄い場合においても、ＴＣＲをゼロに調整し、比抵抗を所定の値に調整することが可能となる。
　（まとめ）
　以上説明したように、第１の態様に係るチップ抵抗器１０は、絶縁基板１と、絶縁基板１の上に設けられたＣｒ、Ｓｉ及びＮを含む合金からなる抵抗体層２と、抵抗体層２の上層に設けられ、Ｎ原子百分率が抵抗体層よりも高い合金からなる第１の高窒素含有層２１ａと、を備える。
　上記態様に係るチップ抵抗器によれば、抵抗体２の高抵抗と低ＴＣＲとを両立することが可能となる。
　なお、本開示においては、前述した様々な実施の形態及び／又は実施例のうちの任意の実施の形態及び／又は実施例を適宜組み合わせることを含むものであり、それぞれの実施の形態及び／又は実施例が有する効果を奏することができる。
１　絶縁基板
２　抵抗体
３　上面電極
４　第１保護膜
５　第２保護膜
６　端面電極
７　メッキ層
８　裏面電極
１０　チップ抵抗器
２１　高窒素含有層
２２　表面酸窒化層
Ｆｔ１　膜厚 

Claims (9)

  1. 　絶縁基板と、
    　前記絶縁基板の上に設けられたＣｒ、Ｓｉ及びＮを含む合金からなる抵抗体層と、
    　前記抵抗体層の上層に、Ｎ原子百分率が前記抵抗体層よりも高い合金からなる第１の高窒素含有層と、
    を備える、チップ抵抗器。
  2. 　前記絶縁基板と前記抵抗体層との間に、Ｎ原子百分率が前記抵抗体層よりも高い合金からなる第２の高窒素含有層を備える、請求項１に記載のチップ抵抗器。
  3. 　前記第１の高窒素含有層の膜厚が１０００ｎｍ以下である、請求項１または２に記載のチップ抵抗器。
  4. 　前記第１の高窒素含有層の合金の組成が、Ｎ原子百分率で４０原子％以上である、請求項１から３のいずれか一項に記載のチップ抵抗器。
  5. 　前記第１の高窒素含有層の合金が、Ｃｒ、Ｎｂ、Ｔａ、Ａｌ、Ｓｉを含む群から選ばれた少なくとも一つを含む、請求項１から４のいずれか一項に記載のチップ抵抗器。
  6. 　前記第１の高窒素含有層のＯ、Ｎを除く合金の組成比が、前記抵抗体層のＯ、Ｎを除く合金の組成比に対して、各構成元素について±５原子％の範囲で一致する、請求項１から５のいずれか一項に記載のチップ抵抗器。
  7. 　絶縁基板を用意する工程と、
    　窒素を含む成膜ガスの雰囲気下で反応性スパッタリングによって、Ｃｒ、Ｓｉ、及びＮを含む合金からなる抵抗体層を前記絶縁基板の上に成膜する抵抗体層形成工程と、
    　窒素を含む成膜ガスの雰囲気下で反応性スパッタリングによって、Ｃｒ、Ｓｉ、及びＮを含み、Ｎ原子百分率が前記抵抗体層よりも高い合金からなる第１の高窒素含有層を前記抵抗体層の上に成膜する第１の高窒素含有層形成工程と、
    　酸素を含む雰囲気下で５００℃以上７００℃以下の温度範囲において熱処理を行って、前記抵抗体層の抵抗の温度変化を示す抵抗温度係数（ＴＣＲ）を調整すると共に、前記第１の高窒素含有層の表面の一部を酸化して酸化層を形成する熱処理工程と、
    を含む、チップ抵抗器の製造方法。
  8. 　前記抵抗体層形成工程と、前記第１の高窒素含有層形成工程とにおいて、前記抵抗体層と、前記第１の高窒素含有層とにおけるＮ原子百分率を前記成膜ガスに含まれる窒素ガスの比率で制御する、
    請求項７に記載のチップ抵抗器の製造方法。
  9. 　前記抵抗体層形成工程と、前記第１の高窒素含有層形成工程とにおいて、前記抵抗体層と、前記第１の高窒素含有層とにおけるＮ原子百分率を前記反応性スパッタリングにおける印加パルスのｏｎ－ｄｕｔｙ比で制御する、
    請求項７に記載のチップ抵抗器の製造方法。
PCT/JP2022/028781 2021-08-06 2022-07-26 チップ抵抗器、及びチップ抵抗器の製造方法 WO2023013478A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP22852901.2A EP4383283A1 (en) 2021-08-06 2022-07-26 Chip resistor and method for manufacturing chip resistor
CN202280053596.4A CN117795629A (zh) 2021-08-06 2022-07-26 片式电阻器以及片式电阻器的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021130065A JP2023024027A (ja) 2021-08-06 2021-08-06 チップ抵抗器、及びチップ抵抗器の製造方法
JP2021-130065 2021-08-06

Publications (1)

Publication Number Publication Date
WO2023013478A1 true WO2023013478A1 (ja) 2023-02-09

Family

ID=85154536

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/028781 WO2023013478A1 (ja) 2021-08-06 2022-07-26 チップ抵抗器、及びチップ抵抗器の製造方法

Country Status (4)

Country Link
EP (1) EP4383283A1 (ja)
JP (1) JP2023024027A (ja)
CN (1) CN117795629A (ja)
WO (1) WO2023013478A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022176A (ja) * 2015-07-07 2017-01-26 Koa株式会社 薄膜抵抗器及びその製造方法
WO2019188584A1 (ja) * 2018-03-28 2019-10-03 パナソニックＩｐマネジメント株式会社 抵抗器
JP2020170843A (ja) 2019-04-01 2020-10-15 パナソニックＩｐマネジメント株式会社 チップ抵抗器、及びチップ抵抗器の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022176A (ja) * 2015-07-07 2017-01-26 Koa株式会社 薄膜抵抗器及びその製造方法
WO2019188584A1 (ja) * 2018-03-28 2019-10-03 パナソニックＩｐマネジメント株式会社 抵抗器
JP2020170843A (ja) 2019-04-01 2020-10-15 パナソニックＩｐマネジメント株式会社 チップ抵抗器、及びチップ抵抗器の製造方法

Also Published As

Publication number Publication date
CN117795629A (zh) 2024-03-29
EP4383283A1 (en) 2024-06-12
JP2023024027A (ja) 2023-02-16

Similar Documents

Publication Publication Date Title
US5680092A (en) Chip resistor and method for producing the same
WO2019124458A1 (ja) ひずみゲージ、センサモジュール
US4434544A (en) Multilayer circuit and process for manufacturing the same
CN108701516B (zh) 片式电阻器及其制造方法
WO2019065840A1 (ja) ひずみゲージ
JP2020170843A (ja) チップ抵抗器、及びチップ抵抗器の製造方法
JP3473485B2 (ja) 薄膜抵抗体およびその製造方法
CN111406196B (zh) 应变片
WO2023013478A1 (ja) チップ抵抗器、及びチップ抵抗器の製造方法
KR100965329B1 (ko) 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판
JPH08138902A (ja) チップ抵抗器およびその製造方法
JP2021156815A (ja) ひずみゲージ
US20170011826A1 (en) Thin-film resistor and method for producing the same
JP4760177B2 (ja) 薄膜チップ形電子部品およびその製造方法
WO2024106408A1 (ja) 抵抗器及び抵抗器の製造方法
JP2007027299A5 (ja)
US20230411051A1 (en) Chip resistor and method for producing same
JPH071722B2 (ja) 薄膜抵抗体
Kirby Applications of resistive thin films in electronics
JPWO2018147136A1 (ja) 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
WO2022149529A1 (ja) ひずみゲージ
CN107993782A (zh) 一种低电阻温度系数的复合薄膜电阻及其制备方法
JP2022096873A (ja) 抵抗器
CN116368345A (zh) 应变传感器、功能性薄膜及其制造方法
JP2022031016A (ja) 抵抗体、抵抗体の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22852901

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280053596.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022852901

Country of ref document: EP

Effective date: 20240306